JP2004214268A - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP2004214268A
JP2004214268A JP2002379331A JP2002379331A JP2004214268A JP 2004214268 A JP2004214268 A JP 2004214268A JP 2002379331 A JP2002379331 A JP 2002379331A JP 2002379331 A JP2002379331 A JP 2002379331A JP 2004214268 A JP2004214268 A JP 2004214268A
Authority
JP
Japan
Prior art keywords
silicon carbide
junction
semiconductor device
carbide semiconductor
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002379331A
Other languages
English (en)
Other versions
JP3963151B2 (ja
Inventor
Hideaki Tanaka
秀明 田中
Masakatsu Hoshi
正勝 星
Tronnamchai Kleison
トロンナムチャイ クライソン
Tetsuya Hayashi
哲也 林
Saichiro Kaneko
佐一郎 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2002379331A priority Critical patent/JP3963151B2/ja
Publication of JP2004214268A publication Critical patent/JP2004214268A/ja
Application granted granted Critical
Publication of JP3963151B2 publication Critical patent/JP3963151B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】高耐圧な炭化珪素ダイオードを提供すること。
【解決手段】SiC基板1上に形成された第一導電型のSiCエピタキシャル層2の第一主面側にSiCエピタキシャル層2とはバンドギャップの異なる半導体材料からなる第一の半導体領域7とSiCエピタキシャル層2との間に形成される第一の接合を有し、SiC基板1と接するように形成された金属電極である裏面(カソード)電極5を有し、第一の半導体領域7と接することによりキャリアに対するエネルギー障壁を形成する材料からなるショットキー電極3と第一の半導体領域7との間に形成される第二の接合を有する炭化珪素半導体装置であって、前記第一の接合によって形成されるダイオードと前記第二の接合によって形成されるダイオードとが、極性を同一方向にして直列に接続されていることを特徴とする炭化珪素半導体装置を構成する。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は炭化珪素半導体装置に関する。
【0002】
【従来の技術】
【非特許文献】「パワーデバイス・パワーICハンドブック 電気学会 高性能高機能パワーデバイス・パワーIC調査専門委員会 編 コロナ社 p.12〜21」。
【0003】
従来の炭化珪素を用いた高耐圧のダイオードを得るための接合としては、上記非特許文献に記載されるPN接合と、ショットキー接合とがある。上記非特許文献では、これらの接合は、シリコンを基本として記述されているが、炭化珪素においても広く適用されている。
【0004】
【発明が解決しようとする課題】
ショットキー接合を炭化珪素へ適用し、高耐圧なダイオードを実現するためには、ショットキー電極端部における電界集中を緩和するために、ショットキー電極端部に電界緩和領域として拡散層を形成する必要があるが、この拡散層を形成する際の1500℃以上の高温熱処理によって炭化珪素基板表面が劣化し、劣化した炭化珪素基板表面には良好なショットキー接合が形成できず、高耐圧なダイオードを実現することが難しいという問題があった。
【0005】
本発明の目的は、上記課題を解決し、高耐圧な炭化珪素ダイオードを提供することにある。
【0006】
【課題を解決する手段】
上記課題を解決するため、本発明は、炭化珪素半導体基体上、前記炭化珪素半導体基体とはバンドギャップの異なる半導体材料と前記炭化珪素半導体基体との間に第一の接合を有する炭化珪素半導体装置であって、前記半導体材料と接することによりキャリアに対するエネルギー障壁を形成する材料と前記半導体材料との間に形成される第二の接合を有し、前記第一の接合によって形成されるダイオードと前記第二の接合によって形成されるダイオードとが、極性を同一方向にして直列に接続されている炭化珪素半導体装置を構成する。
【0007】
【発明の効果】
本発明の実施により、高耐圧な炭化珪素ダイオードを提供することが可能となる。
【0008】
【発明の実施の形態】
以下に、本発明の実施の形態について、図面を用いて説明する。
【0009】
(第1の実施形態)
まず、本発明の第1の実施形態について、図1及び図2に従って説明する。
【0010】
図1は本発明の第1の実施形態による炭化珪素半導体装置の断面図である。
【0011】
図1において、N型のSiC基板1の上にN型のSiCエピタキシャル層2を形成することにより第一導電型であるN型の炭化珪素半導体基体が形成されている。すなわち、炭化珪素半導体基体がSiC基板1とSiCエピタキシャル層2とから構成されている。この炭化珪素半導体基体上、第一主面側すなわちSiCエピタキシャル層2側に、炭化珪素半導体基体とはバンドギャップの異なる半導体材料であるN型の多結晶シリコンすなわちポリシリコンからなる第一の半導体領域7が形成され、SiCエピタキシャル層2と第一の半導体領域7との間に第一の接合が形成されている。第一の半導体領域7の上面には、ポリシリコンと接することによりキャリアに対するエネルギー障壁を形成する材料である、ポリシリコンとショットキー接触する金属からなるショットキー電極3が形成され、第一の半導体領域7とショットキー電極3との間に第二の接合が形成されている。第一の半導体領域7の上方、ショットキー電極3の上面には表面(アノード)電極4(以下、単に表面電極4という)が形成されている。また、SiC基板1の裏面には裏面(カソード)電極5(以下、単に裏面電極5という)が金属等の導体材料によって形成されている。
【0012】
以下に、本実施形態による炭化珪素半導体装置の具体的な動作について、図1中のA点からB点にいたるエネルギーバンド構造を示した図2を用いて説明する。
【0013】
図2の(a)は熱平衡状態、すなわち表面電極4、裏面電極5のいずれも接地とした状態におけるエネルギーバンド構造を示している。このエネルギーバンド構造からも判るように、本実施形態の構造の場合、第一の半導体領域7とSiCエピタキシャル層2と間の第一の接合(以下、ヘテロ接合と呼ぶ)における障壁20によるダイオードと、第一の半導体領域7とショットキー電極3との間の第二の接合であるショットキー接合における障壁22によるダイオードとが、極性を同一方向にして、すなわち、順方向を同一方向(したがって逆方向も同一方向)にして直列に接続された状態になる。このため、表面電極4に然るべき正の電圧を印加し、裏面電極5を接地の状態にすると、電子が裏面電極5からSiC基板1、SiCエピタキシャル層2、第一の半導体領域7、ショットキー電極3を経て表面電極4へと流れる。つまり、本半導体装置は、この場合に、ダイオードの順方向特性を示す。
【0014】
次に、表面電極4を接地、裏面電極5に正の高電圧を印加した状態、すなわち逆方向電圧印加時の場合、エネルギーバンド構造は図2の(b)のように変化する。この際、ヘテロ接合界面に生じた障壁20により電子21は遮られ、遮断状態を保持する。また、ヘテロ接合界面に蓄積された電子21によって、電界がシールドされるため、SiCエピタキシャル層2と比較して、第一の半導体領域7には電界が殆ど及ばない。つまり、第一の半導体領域7の電位はショットキー電極3の電位と限りなく等しくなり、接地に近い状態になる。そのため、第一の半導体領域7とショットキー電極3のエネルギーバンド構造は、図2の(a)の熱平衡状態と殆ど変わらない。よって、本半導体装置に対して逆方向に高い電圧が印加されても、第一の半導体領域7はブレークダウンを起こさずに遮断状態を保持する。なお、この遮断状態において、蓄積された電子21の一部が、ヘテロ接合界面に生じた障壁20をトンネリングすることで、第一の半導体領域7からSiCエピタキシャル層2へと移動しようとするが、第一の半導体領域7とショットキー電極3の界面に発生したショットキー障壁により、ショットキー電極3から第一の半導体領域7への電子の供給が遮られるため、ヘテロ接合によるダイオードは擬似的に開放状態になり、電子は第一の半導体領域7からSiCエピタキシャル層2へは流れない。そのため、本素子は高い遮断性を有している。なお、前述のように、逆方向に高電圧が印加された状態でも、第一の半導体領域7には電界が殆ど及ばないため、所定のショットキー接合によるダイオードの耐圧でも充分に効果がある。
【0015】
従来技術においては、ショットキー接合を炭化珪素へ適用し、高耐圧なダイオードを実現するためには、ショットキー電極端部における電界集中を緩和するために、図7に示すように、ショットキー電極端部に電界緩和領域6として拡散層を形成する必要がある。炭化珪素に拡散層を形成するには、イオン注入法が用いられている。しかしながら、炭化珪素にイオン注入を用いて不純物を導入する場合、基板を高温に保持した状態で注入を行う高温イオン注入や、注入後の不純物の活性化に1500℃以上の高温熱処理が必要になる。これらの高温プロセスは炭化珪素基板表面の劣化を招く。ショットキー接合は、接触する基板の表面状態の影響を受け易く、劣化した炭化珪素基板表面には良好なショットキー接合が形成できない。そのため、高耐圧なダイオードを実現することが難しいという問題があった。
【0016】
これに対して、本実施形態による炭化珪素半導体装置は、その製造工程において、SiCへのイオン注入が不要であり、上記の1500℃以上の高温熱処理を必要とせず、簡便なプロセスで製造することができる。すなわち、本実施形態による炭化珪素半導体装置は、1500℃以上の高温熱処理を必要としない簡便なプロセスで製造することができ、しかも、高耐圧ダイード特性を有している。
【0017】
また、本実施形態においては、SiCとバンドギャップの異なる半導体材料にポリシリコンを用いているため、伝導度制御やエッチングなどのプロセスが容易になる。
【0018】
さらに、本実施形態による炭化珪素半導体装置における第一の接合であるヘテロ接合によるダイオードは、金属固有の仕事関数で耐圧が一義的に決まるショットキーダイオードとは異なり、半導体材料の導電型、及び不純物濃度を変えることにより任意の耐圧を得ることができるという特徴を有する。
【0019】
さらに、半導体材料と第二の接合を形成する材料に、半導体材料とショットキー接触する金属を用いているため、より簡便なプロセスで、遮断性の高い高耐圧なダイオードを実現できる。
【0020】
(第2の実施形態)
次に、本発明の第2の実施形態について、図3に従って説明する。
【0021】
図3は本発明の第2の実施形態による炭化珪素半導体装置の断面図である。
【0022】
図3において、N型のSiC基板1の上にN型のSiCエピタキシャル層2を形成することにより第一導電型であるN型の炭化珪素半導体基体が形成されている。この炭化珪素半導体基体上、第一主面側に、炭化珪素半導体基体とはバンドギャップの異なる半導体材料であるN型のポリシリコンからなる第一の半導体領域7が形成され、SiCエピタキシャル層2と第一の半導体領域7との間に第一の接合が形成されている。第一の半導体領域7の上面には、ポリシリコンと接することによりキャリアに対するエネルギー障壁を形成する材料である、ポリシリコンとショットキー接触する金属からなるショットキー電極3が形成され、第一の半導体領域7とショットキー電極3との間に第二の接合が形成されている。第一の半導体領域7の上方、ショットキー電極3の上面には表面電極4が形成されている。また、SiC基板1の裏面には裏面電極5が形成されている。
【0023】
本実施形態による炭化珪素半導体装置は、さらに、SiCエピタキシャル層2の所定の位置に電界緩和領域6を有し、この電界緩和領域6は表面電極4と同電位になるように電気的に接続され、したがって、表面電極4と同電位であるショットキー電極3と同電位に固定されている。
【0024】
本実施形態による炭化珪素半導体装置は、第1の実施形態の動作及び効果に加えて、逆方向電圧印加時に、表面電極4、したがってショットキー電極3と同電位に固定された電界緩和領域6とSiCエピタキシャル層2との間のPN接合にも逆方向に電圧が印加され、その接合界面からSiCエピタキシャル層2側に空乏層が伸び、第一の接合であるヘテロ接合界面に掛かる電界を緩和するため、逆方向電圧印加時における漏れ電流が、より低減され、さらに遮断性を向上することができ、遮断状態を実現するのがさらに容易となる。すなわち、オフ性(遮断特性)をより向上することができる。
【0025】
なお、本実施形態においては電界緩和領域6を誘電体にて形成しているが、電界緩和領域6を第二導電型であるP型のSiCで形成してもよく、また、電界緩和領域6が第一の半導体領域7と同電位になるように電気的に接続されていてもよく、上記と同様の効果を得ることができる。
【0026】
(第3の実施形態)
次に、本発明の第3の実施形態について、図4に従って説明する。
【0027】
図4は本発明の第3の実施形態による炭化珪素半導体装置の断面図である。
【0028】
図4において、N型のSiC基板1上にN型のSiCエピタキシャル層2を有する炭化珪素半導体基体上に、溝(トレンチ)12(以下、単に溝12という)が形成され、その溝12を充填するようにN型のポリシリコンからなる第一の半導体領域7、及びポリシリコンとショットキー接触する金属からなるショットキー電極3が形成され、ショットキー電極3の上面には表面電極4が形成されている。また、SiC基板1の裏面には裏面電極5が形成されている。
【0029】
本実施形態による炭化珪素半導体装置は、第1の実施形態の動作及び効果に加えて、溝12部の側壁に沿ってヘテロ接合が形成されているため、溝12部を形成しない場合と比較して、素子単位面積あたりのヘテロ接合面積を大きくすることができ、オン抵抗(順方向抵抗)を下げることができる。
【0030】
なお、上記第1〜第3の実施形態のいずれにおいても、ショットキー電極3の上面に表面電極4を有する構造になっているが、ショットキー電極3のみの構造でも同様の効果を得ることができる。
【0031】
(第4の実施形態)
次に、本発明の第4の実施形態について、図5に従って説明する。
【0032】
図5は本発明の第4の実施形態による炭化珪素半導体装置の断面図である。
【0033】
図5において、N型のSiC基板1上にN型のSiCエピタキシャル層2を有する炭化珪素半導体基体上に、N型のポリシリコンからなる第一の半導体領域7が形成され、その第一の半導体領域7に接するように、N型のポリシリコンに接することによりキャリアに対するエネルギー障壁を形成する材料であるP型のポリシリコンからなる第二の半導体領域8が形成されている。SiCエピタキシャル層2と第二の半導体領域8は層間絶縁膜13を介して電気的に絶縁されている。第二の半導体領域8の上面には表面電極4が形成されている。また、SiC基板1の裏面には裏面電極5が形成されている。
【0034】
以下に、本実施形態によるの具体的な動作について説明する。
【0035】
本実施形態による炭化珪素半導体装置は、第一の接合である、第一の半導体領域7とSiCエピタキシャル層2との間のヘテロ接合によるダイオードと、第二の接合である、第一の半導体領域7と第二の半導体領域8と間のPN接合によるダイオードとが、極性を同一方向にして、すなわち、順方向を同一方向(したがって逆方向も同一方向)にして、直列に接続された状態になっており、このため、表面電極4に然るべき正の電圧を印加し、裏面電極5を接地の状態にすると、電子が裏面電極5からSiC基板1、SiCエピタキシャル層2、第一の半導体領域7、第二の半導体領域8を経て表面電極4へと流れる。つまり、この炭化珪素半導体装置は、この場合に、ダイオードの順方向特性を示す。
【0036】
次に、表面電極4を接地し、裏面電極5に正の高電圧を印加した状態、すなわち逆バイアス状態の場合、図2の(b)に示したように、第一の半導体領域7とSiCエピタキシャル層2との間のヘテロ接合に生じた障壁20により電子21は遮られ、遮断状態を保持する。なお、この遮断状態において、蓄積された電子21の一部が、ヘテロ接合界面に生じた障壁20をトンネリングすることで、第一の半導体領域7からSiCエピタキシャル層2へと移動しようとするが、第一の半導体領域7と第二の半導体領域8との間のPN接合によって、第二の半導体領域8から第一の半導体領域7への電子の供給が遮られるため、ヘテロ接合によるダイオードは擬似的に開放状態になり、電子21は第一の半導体領域7からSiCエピタキシャル層2へは流れない。そのため、本炭化珪素半導体装置は高い遮断性を有している。なお、前述のように、逆方向に高電圧が印加された状態でも、第一の半導体領域7に及ぶ電界が小さいため、PN接合による所定のダイオードの耐圧でも充分に効果がある。
【0037】
本実施形態においては、第二の接合によるダイオードがPN接合ダイオードであるため、第二の接合によるダイオードがショットキーダイオードの場合と比較して遮断性が向上し、オフ性のより高い高耐圧なダイオードを実現できる。
【0038】
(第5の実施形態)
次に、本発明の第5の実施形態について、図6に従って説明する。
【0039】
図6は本発明の第5の実施形態による炭化珪素半導体装置の断面図である。
【0040】
図6において、N型のSiC基板1上にN型のSiCエピタキシャル層2を有する炭化珪素半導体基体上に、N型のポリシリコンからなる第一の半導体領域7が形成され、第一の半導体領域7と接するようにP型のポリシリコンからなる第二の半導体領域8が形成されている。また、第二の半導体領域8に接するようにN型のポリシリコンからなる高濃度コンタクト領域9が形成されている。第二の半導体領域8及び高濃度コンタクト領域9は層間絶縁膜13によってSiCエピタキシャル層2とは電気的に絶縁されている。第二の半導体領域8上にはゲート絶縁膜10を介してゲート電極11が形成されている。また、高濃度コンタクト領域9に接するように表面電極4が形成されている。さらに、SiC基板1の裏面には裏面電極5が形成されている。
【0041】
本実施形態による炭化珪素半導体装置は、第一の接合である、第一の半導体領域7とSiCエピタキシャル層2との間のヘテロ接合によるダイオード、第二の接合である、第一の半導体領域7と第二の半導体領域8との間のPN接合によるダイオード及び第二の半導体領域8と高濃度コンタクト領域9との間のPN接合によるダイオードが直列に接続された状態になっている。なお、第一の接合によるダイオードと第二の接合によるダイオードとは極性を同一方向にして接続され、第二の半導体領域8と高濃度コンタクト領域9との間のPN接合によるダイオードは、それらとは逆方向の極性を有するように接続されている。
【0042】
以下に、本実施形態による炭化珪素半導体装置の具体的な動作について説明する。
【0043】
表面電極4を接地し、裏面電極5に正の高電圧を印加した状態、すなわち逆バイアス状態における動作は、第4の実施形態における炭化珪素半導体装置の動作と同様に、良好な遮断状態が保持される。
【0044】
次に、裏面電極5を接地し、ゲート電極11及び表面電極4に然るべき正の電圧を印加した場合、ゲート電極11から印加された電圧によりP型の第二の半導体領域8が反転し、電子が裏面電極5からSiC基板1、SiCエピタキシャル層2、第一の半導体領域7、第二の半導体領域8を経て表面電極4へと流れる。つまり、この炭化珪素半導体装置はダイオードの順方向特性を示す。この場合に、ゲート絶縁膜10とゲート電極11が、キャリアに対するエネルギー障壁を形成する材料である第二の半導体領域8の構成材料の導電型を反転させる手段となる。
【0045】
ここで、ポリシリコン中に形成されたPN接合(上記第一の接合以外の接合)によるダイオードは、第二の半導体領域8が反転することにより消失するため、PN接合ダイオードによる電圧降下を低減することができ、オン電圧(順方向電流を流すための電圧)をより低くすることができる。
【0046】
さらに、この状態で、ゲート電極11に印加している正電圧を取り除くと、N型に反転していた第二の半導体領域8がP型になり、表面電極4と裏面電極5は電気的に絶縁され、遮断状態になる。すなわち、本実施形態による炭化珪素半導体装置は、ゲート電極11に印加する電圧によって電流をオン・オフする機能、すなわちスイッチ機能を有する。
【0047】
なお、本実施形態による炭化珪素半導体装置においては、第二の半導体領域8の構成材料の導電型を反転させる手段部であるスイッチ部にゲート絶縁膜10とゲート電極11からなるMIS構造のスイッチを用いているが、ショットキー金属からなるゲート電極を用いたMS構造のスイッチを用いてもよい。
【0048】
また、第1〜第5の実施形態のいずれにおいても、SiCとバンドギャップの異なる半導体として、ポリシリコンを使用しているが、SiCよりバンドギャップが狭い半導体材料であれば、単結晶シリコン、アモルファスシリコン等、いずれの材料を用いても同様の効果を得ることができる。
【0049】
また、第1〜第5の実施形態のいずれにおいても、第一導電型をN型、第二導電型をP型として説明しているが、第一導電型をP型、第二導電型をN型とした場合でも、同様の効果を得ることができる。
【0050】
【図面の簡単な説明】
【図1】本発明の第1の実施形態による炭化珪素半導体装置の断面図である。
【図2】第1の実施形態による炭化珪素半導体装置におけるエネルギーバンド構造を示した図である。
【図3】本発明の第2の実施形態による炭化珪素半導体装置の断面図である。
【図4】本発明の第3の実施形態による炭化珪素半導体装置の断面図である。
【図5】本発明の第4の実施形態による炭化珪素半導体装置の断面図である。
【図6】本発明の第5の実施形態による炭化珪素半導体装置の断面図である。
【図7】従来の技術による炭化珪素ショットキーダイオードの断面図である。
【符号の説明】
1…SiC基板、2…SiCエピタキシャル層、3…ショットキー電極、4…表面(アノード)電極、5…裏面(カソード)電極、6…電界緩和領域、7…第一の半導体領域、8…第二の半導体領域、9…高濃度コンタクト領域、10…ゲート絶縁膜、11…ゲート電極、12…溝(トレンチ)、13…層間絶縁膜、20…障壁、21…電子、22…ショットキー障壁。

Claims (7)

  1. 第一導電型の炭化珪素半導体基体の第一主面側に、前記炭化珪素半導体基体とはバンドギャップの異なる半導体材料と前記炭化珪素半導体基体との間に形成される第一の接合を有し、前記炭化珪素半導体基体と接するように形成された電極を有する炭化珪素半導体装置であって、前記半導体材料と接することによりキャリアに対するエネルギー障壁を形成する材料と前記半導体材料との間に形成される第二の接合を有し、前記第一の接合によって形成されるダイオードと前記第二の接合によって形成されるダイオードとが、極性を同一方向にして直列に接続されていることを特徴とする炭化珪素半導体装置。
  2. 前記キャリアに対するエネルギー障壁を形成する材料が、前記半導体材料とショットキー接触する金属であることを特徴とする請求項1に記載の炭化珪素半導体装置。
  3. 前記キャリアに対するエネルギー障壁を形成する材料が前記半導体材料と同一種類の材料であり、且つ、前記半導体材料と異なる導電型を有することを特徴とする請求項1に記載の炭化珪素半導体装置。
  4. 前記キャリアに対するエネルギー障壁を形成する材料の導電型を反転させる手段を有することを特徴とする請求項3に記載の炭化珪素半導体装置。
  5. 前記炭化珪素半導体基体の第一主面側の一部に溝が形成され、前記溝部に沿って、前記第一の接合及び第二の接合が形成されていることを特徴とする請求項1、2、3または4に記載の炭化珪素半導体装置。
  6. 前記炭化珪素半導体基体の所定の位置に、前記第一主面側に接するように、第二導電型の炭化珪素からなる電界緩和領域を有し、前記電界緩和領域は前記半導体材料、もしくは前記キャリアに対するエネルギー障壁を形成する材料と同電位になるように電気的に接続されていることを特徴とする請求項1、2、3、4または5に記載の炭化珪素半導体装置。
  7. 前記半導体材料が単結晶シリコン、多結晶シリコンまたはアモルファスシリコンであることを特徴とする請求項1、2、3、4、5または6に記載の炭化珪素半導体装置。
JP2002379331A 2002-12-27 2002-12-27 炭化珪素半導体装置 Expired - Fee Related JP3963151B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002379331A JP3963151B2 (ja) 2002-12-27 2002-12-27 炭化珪素半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002379331A JP3963151B2 (ja) 2002-12-27 2002-12-27 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JP2004214268A true JP2004214268A (ja) 2004-07-29
JP3963151B2 JP3963151B2 (ja) 2007-08-22

Family

ID=32815860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002379331A Expired - Fee Related JP3963151B2 (ja) 2002-12-27 2002-12-27 炭化珪素半導体装置

Country Status (1)

Country Link
JP (1) JP3963151B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019768A (ja) * 2003-06-27 2005-01-20 New Japan Radio Co Ltd シリコンカーバイド半導体装置の製造方法
JP2007318092A (ja) * 2006-04-28 2007-12-06 Nissan Motor Co Ltd 半導体装置とその製造方法
KR100915266B1 (ko) * 2005-12-08 2009-09-03 닛산 지도우샤 가부시키가이샤 탄화규소 반도체 장치 및 그의 제조 방법
WO2012131878A1 (ja) * 2011-03-28 2012-10-04 トヨタ自動車株式会社 縦型半導体装置
US8643345B2 (en) 2009-03-31 2014-02-04 Fuji Electric Co., Ltd. Combined semiconductor rectifying device and the electric power converter using the same
CN113471290A (zh) * 2021-06-18 2021-10-01 电子科技大学 隧穿辅助导通的硅/碳化硅异质结mosfet功率器件
CN113972261A (zh) * 2021-10-11 2022-01-25 松山湖材料实验室 碳化硅半导体器件及制备方法
CN117497601A (zh) * 2023-12-28 2024-02-02 深圳天狼芯半导体有限公司 平面型碳化硅晶体管的结构、制造方法及电子设备

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4526243B2 (ja) * 2003-06-27 2010-08-18 新日本無線株式会社 シリコンカーバイド半導体装置の製造方法
JP2005019768A (ja) * 2003-06-27 2005-01-20 New Japan Radio Co Ltd シリコンカーバイド半導体装置の製造方法
KR100915266B1 (ko) * 2005-12-08 2009-09-03 닛산 지도우샤 가부시키가이샤 탄화규소 반도체 장치 및 그의 제조 방법
JP2007318092A (ja) * 2006-04-28 2007-12-06 Nissan Motor Co Ltd 半導体装置とその製造方法
US8643345B2 (en) 2009-03-31 2014-02-04 Fuji Electric Co., Ltd. Combined semiconductor rectifying device and the electric power converter using the same
JP5459403B2 (ja) * 2011-03-28 2014-04-02 トヨタ自動車株式会社 縦型半導体装置
WO2012131878A1 (ja) * 2011-03-28 2012-10-04 トヨタ自動車株式会社 縦型半導体装置
US9035415B2 (en) 2011-03-28 2015-05-19 Toyota Jidosha Kabushiki Kaisha Vertical semiconductor device comprising a resurf structure
CN113471290A (zh) * 2021-06-18 2021-10-01 电子科技大学 隧穿辅助导通的硅/碳化硅异质结mosfet功率器件
CN113471290B (zh) * 2021-06-18 2023-08-04 电子科技大学 隧穿辅助导通的硅/碳化硅异质结mosfet功率器件
CN113972261A (zh) * 2021-10-11 2022-01-25 松山湖材料实验室 碳化硅半导体器件及制备方法
CN117497601A (zh) * 2023-12-28 2024-02-02 深圳天狼芯半导体有限公司 平面型碳化硅晶体管的结构、制造方法及电子设备
CN117497601B (zh) * 2023-12-28 2024-05-07 深圳天狼芯半导体有限公司 平面型碳化硅晶体管的结构、制造方法及电子设备

Also Published As

Publication number Publication date
JP3963151B2 (ja) 2007-08-22

Similar Documents

Publication Publication Date Title
JP5613995B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5202308B2 (ja) 双方向遮断能力を有する高電圧炭化ケイ素mosバイポーラデバイスおよびその製造方法
JP5940235B1 (ja) 半導体装置
JP4210110B2 (ja) 半導体装置
KR100474214B1 (ko) 실리콘 카바이드 수평 채널이 버퍼된 게이트 반도체 소자
JP3573149B2 (ja) 炭化珪素半導体装置
JP6641488B2 (ja) 半導体装置
CN104835839A (zh) 半导体器件,制造其的方法及发射极与杂质区电连接的igbt
JP6560444B2 (ja) 半導体装置
JP2018022852A (ja) 半導体装置およびその製造方法
JP2016115847A (ja) 半導体装置
JP3826828B2 (ja) 炭化珪素半導体を用いた電界効果トランジスタ
JP2005259766A (ja) 半導体装置
JP4948784B2 (ja) 半導体装置及びその製造方法
JP5630552B2 (ja) 炭化珪素半導体装置およびその製造方法
JP3963151B2 (ja) 炭化珪素半導体装置
JP2015056644A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN113130650B (zh) 功率半导体器件及其制备工艺
JP4131193B2 (ja) 半導体装置
JP2008112774A (ja) ワイドバンドギャップ半導体を用いた絶縁ゲート型半導体装置およびその製造方法
JP2006066770A (ja) 半導体装置
JP3918742B2 (ja) 半導体装置
JP2006237116A (ja) 半導体装置
JP2004335919A (ja) 半導体装置及びその製造方法
JP3879697B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070406

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070501

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070514

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110601

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120601

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120601

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130601

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees