JPS6074582A - ピンチ整流器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景および概要 本発明は整流器に関し、詳しくは、高速電力スイッチン
グ動作に特に適した２端子半導体整流器に関する。

整流器は、特に電流を整流、すなわち交流を直流に変換
する電気素子である。更に詳しくいえば、整流器は、順
方向にバイアスされた時（すなわち、アノードがカソー
ドに対して正の電圧でバイアス３− された時）電流の流れに対して非常に低い抵抗を示し、
逆方向にバイアスされた時（すなわち、アノードがカソ
ードに対して負の電圧でバイアスされた時）電流の流れ
に対して非常に高い抵抗を示す。

一つの周知の整流器は、半導体ｐｉｎダイオードであり
、このダイオードは典型的にはＰ＋／Ｎ／Ｎ＋の半導体
層を有している。「Ｐ＋」および「Ｎ＋」層は、Ｐ導電
型ドーパントおよびＮ導電型ドーパントでそれぞれ高濃
度にドープされた半導体領域を構成している。中間のｒ
ＮＪ層は、電流を導通することなく高い逆電圧に耐える
ことができるようにＮ導電型ドーパントで比較的低濃度
にドープされている。

ｐｉｎダイオードの動作においては、電流が流れ始める
のに典型的には０．８乃至１．０ボルト（シリコン素子
の場合）の順方向バイアスが必要である。

この０．８乃至１．０ボルトの順方向電圧降下により、
順方向に導通している間、高レベルの不用な熱を発生す
るという好ましくない結果が生じる。従つ４− て、不用な熱の発生を制限するのに、より低い順方向電
圧降下を有する整流器が好ましいものである。

ｐｉｎダイオードは、ダイオード内の電流の流れが２種
類の電流キャリア、すなわち正孔と電子とに起因すると
いう理由で「バイポーラ」素子である。電流の流れが正
孔または電子の流れのみによるユニポーラ素子に比較し
て、バイポーラ素子は、バイポーラ素子内におけるター
ンオフ開始後、少数電流キャリア（すなわち、典型的な
ｐｉｎダイオードのｒＮＪ領域における正孔）が電子と
再結合する遅延があるので、ターンオフが遅い。バイポ
ーラ素子におけるこの遅いターンオフ速度のため、高速
スイッチング用途にはバイポーラ素子はユニポーラ素子
よりも適さない。

ｐ１ｎダイオードよりも低い順方向電圧および速いター
ンオフ速度を有するように開発された整流器がショット
キーダイオードである。典型的なショットキーダイオー
ドにおいては、ショットキー接触が第１の電極と半導体
材料からなる第１のＮ導電型層との間に形成されている
。この第１の層は、少なくともＮ導電型シリコンの場合
には約１Ｘ　１０’　／　ｃｙｎ　３以下のドーパント
濃度を有する。ショットキー接触は電流の流れに対して
電位障壁を示し、ｐ１ｎダイオードと同様に電流の流れ
を開始するのに順方向にバイアスしなければならない。

第１の層が前記値より高いドーパント濃度を有していた
場合には、前記第１の電極と第１の層との間にオーミッ
ク接触が生じ、これは電流の流れに対して電位障壁を呈
しないものであるう上記ショットキーダイオードにおい
ては、第１の層に隣接する一層高濃度にドープされた半
導体材料からなる第２のＮ導電型層と第２の電極との間
にオーミック接触が形成される。

ショットキーダイオードはｐｉｎダイオードよりも低い
順方向電圧降下および速いターンオフ速度を示すもので
はあるが、大きい逆方向漏洩電流を有し、この漏洩電流
は逆方向電圧の値が増大するとかなり増大するものであ
る。

従って、本発明の目的は、高レベルの逆方向漏洩電流を
有することなく、低い順方向電圧時下および速いターン
オフ速度を達成する整流器を提供することにある。

本発明の他の目的は、特に高速電力スイッチング用途に
適した整流器を提供することにある。

本発明の他の目的は、従来の半導体処理技術を使用して
形成することができ、低い順方向電圧降下および低い逆
方向漏洩電流を有するユニポーラ半導体整流器を提供す
ることにある。

上記目的は、ピンチ整流器において達成される。

このピンチ整流器は、好適実施例においてはＮ＋基板層
およびこの層の上に成長させたＮ−エピタキシャル層を
有する。Ｎ−エピタキシャル層の上部に隣接して、互い
に間隔をあけて設けられた複数のＰ＋領域部分により構
成される電流ピンチオフ手段が設けられ、隣り合うＰ＋
領域部分の間のＮ−エピタキシャル層内にそれぞれ導電
チャンネル部分を限定する。アノードが、電流ピンチオ
フ手段とＮ−エピタキシャル層内の導電チャンネル部分
との上部に設けられる。このアノードは、電７− 流ピンチオフ手段とオーミック接触を形成し、しかもＮ
−エピタキシャル層内の導電チャンネル部分とショット
キー接触を形成している。

電流ピンチオフ手段は、Ｐ＋領域部分からそれぞれＮ−
エピタキシャル層内に伸びる空乏領域部分を誘起するの
に有効である。電流ピンチオフ手段のＰ＋領域部分は互
いに十分に近づけて間隔をあけて配設され、このためピ
ンチ整流器を十分な逆電圧でバイアスした時、Ｎ−エピ
タキシャル層内に誘起された空乏領域部分は導電チャン
ネル部分をピンチオフするように互いに合併する。低い
大きさの逆電圧においては、アノードとＮ−エピタキシ
ャル層との間のショットキー接触が、ピンチ整流器によ
る電流の導通を防止する。

本発明の他の実施例では、上述したＰ＋領域部分よりも
むしろ電流ピンチオフ手段として導電性材料を使用する
。この材料はＮ−エピタキシャル層とショットキー接触
を形成する。本発明の更に他の実施例では、アノードと
Ｎ−エピタキシャル層との間に挾まれた高濃度にドープ
されたＮ導電８− 型領域を有しており、これにより上述したショットキー
接触よりもむしろＮ−エピタキシャル層に対しオーミッ
ク接触を形成している。

本発明の新規な特徴は特許請求の範囲に記載されている
が、本発明の他の目的および特徴とともに、図面を参照
した以下の説明からよりよく理解されよう。

好適実施例の説明 第１図には、本発明の第１の実施例のピンチ整流器１０
０の断面図が示されている。ピンチ整流器１００はＮ導
電型にドープされ、好ましくはシリコンで形成されてい
る第１および第２の半導体層１０２および１０４を有す
る。第１の層１０２はその導電性を増加するように高濃
度にドープされたバルク基板で構成することが好ましい
。第２の層１０４は、基板１０２上にエピタキシャル成
長させた低濃度にドープ処理された層で構成することが
好ましく、層１０４の厚さおよびドーパント濃度は、本
技術分野において専門知識を有する者に明らかなように
整流器１００の逆方向降服電圧を決定する。基板１０２
の下側にはアルミニウムのような電極１０６が設けられ
ており、この電極はピンチ整流器１００のカソードを形
成し、高濃度にドープされた層１０２とオーミック接触
を形成する。

本発明によれば、ピンチ整流器１００は、複数の半導体
領域部分１０８を有する。この半導体領域部分はエピタ
キシャル層１０４の上部に隣接し、ＰＩ導電型高濃度に
ドープされている。このＰ＋領域部分１０８は、本明細
書で「電流ピンチオフ手段」と称するものを構成し、そ
の目的は第３図乃至第５図に関連して後で説明する。Ｐ
＋領域部分１０８の各々に隣接して、アルミニウムから
なる別の電極１１０が設けられ、この電極はピンチ整流
器１００のアノードを構成する。アノード１１０がＰ＋
領域部分１０８とオーミック接触を形成するように、Ｐ
＋領域部分１０８は好ましくは１ｘ　１０１８／　ｃｍ
　３以上のドーパント濃度を有する。

ピンチ整流器１００は更にアノード１１０とエピタキシ
ャル層１０４との間に挾まれた第３の半導体層部分１１
２を有する。この第３の半導体層部分１１２はＮ導電型
に高濃度にドープされており、このためアノード１１０
がエピタキシャル層１０４に対しオーミック接触する。

Ｐ＋領域部分１０８と第３の半導体層部分１１２との好
ましい構造が第２図に示されている。第２図においては
、ピンチ整流器１００の３次元の六角形の部分図が示さ
れているが、アノード１１０の一部は整流器の詳細部分
をよく示すために取り除かれている。この好ましい構造
においては、Ｎ中層部分１１２は、密に間隔をおいて配
列された複数の個々の領域で構成され、例えば、Ｎ＋領
域部分１１４が６つの他の同様な部分によって対称的に
囲まれる。従って、Ｐ＋領域部分１０８は、対称的に設
けられたＮ＋層部分１１２を相互接続する領域を構成し
ている。しかしながら、他の構造のもの、例えばＮ＋層
部分１１２が矩形または平行な細長い領域で形成される
ようなものを使用してもよい。

第１図または第２図のＰ＋領域部分１０８の機能は、以
下第３図乃至第５図を参照してピンチ整流器１００の動
作を説明することにより詳しく理解で１１− きるであろう。

第３図は１．ピンチ整流器１００がゼロ電圧でバイアス
された時、すなわちアノード１１０がカソード１０６に
電気的に短絡された時のピンチ整流器１０゜の電気的状
態を示しているものである。このゼロバイアス状態にお
いては、Ｐ＋領域部分１０８は、Ｐ＋領域部分１０８か
らそれぞれ層１０４内に伸びる空乏領域部分１１４をエ
ピタキシャル層１０４内に誘起する。この空乏領域部分
１１４は、より高濃度にドープされたＰ＋領域部分１０
８および反対の導電型のＮ一層１０４の間の固有の電位
差から生じるものである。隣り合う空乏領域部分１１４
は、矢印１１６で示す位置において、好ましくはＮ＋層
部分１１２とエビタキャル層１０４との間の界面１１８
において互いに合併する。これは、Ｎ中層部分１１２の
直径が十分に小さいことを必要とする。この直径は典型
的には、少なくともＰ＋領域部分が１ｘ１０＋ｓ／　Ｃ
Ｉ　”の濃度にドープ処理され、Ｎ−エピタキシャル領
域１０４が１０″／ｃＴＩ１３の濃度にドープされてい
る場合には、０．６ミクロンである。隣り合う空１２− 乏領域部分１１４が界面１１８の所で合併することはそ
れほど重要なことではない。しかしながら、これらの空
乏領域部分１１４が界面１１８の所で合併しない場合に
は、逆方向漏洩電流が理想的な値よりも大きくなり、ま
た隣り合う空乏領域部分１１４がゼロバイアスおよび低
い順方向バイアス電圧（すなわち、アノード１１０がカ
ソード１０６よりわずかに正にバイアスされた場合）に
おいて合併する場合には、理想的な順方向電圧降下より
高い電圧降下が生じる。

第４図は、順方向にバイアスされた場合のピンチ整流器
１００の電気的状態を示すものである。この順方向バイ
アス状態においては、空乏領域部分１１４は、第３図に
示したようなゼロバイアス状態における空乏領域部分よ
りも大きさが減少している。第４図においては、隣り合
う空乏領域部分１１４は合併せずに隔たっていて、隣り
合う空乏部分１１４間のエピタキシャル層１０４内に導
電チャンネル部分１２０が形成される。チャンネル部分
１２０は空乏化されていないので、これらはピンチ整流
器１００を通って電流を流すことができる。

第５図は、ピンチ整流器１００が逆方向にバイアスされ
た時、すなわちアノード１１０がカソード１０６に対し
て負電圧でバイアスされた時のピンチ整流器１００の動
作を示すものである。この逆バイアス状態においては、
隣り合う空乏領域部分１１４は、第４図に示すような導
電チャンネル部分１２０をピンチオフすべく、符号１２
２で示すように互いに合併する。従って、ピンチ整流器
１００は、逆バイアス状態にある間は、少なくともピン
チ整流器１００が電圧降服する程（すなわち、なだれ降
服によって制御することができない電流の流れが生じる
程）十分に逆バイアスされない限り、電流を導通せず、
このときの逆方向漏洩電流は典型的には１０マイクロア
ンペア程度の極めて低いレベルである。

第６図を参照すると、本発明の他の実施例のピンチ整流
器２００の一部が示されている。ピンチ整流器２００に
おいては、基板を構成する層２０２、エピタキシャル層
２０４およびカソード２０６は、それぞれピンチ整流器
１００（第１図）の基板の層１０２、■ビタキシャル層
１０４およびカソード１０６に本質的に同じである。

ピンチ整流器２００においては、アノード２３０を形成
するため導電性材料は、エピタキシャル層２０４とショ
ットキー接触部分２３２を形成するように選択される。

アノード２３０用の適切な材料は、例えばアルミニウム
、或いはＰまたはＮ導電型に高濃度にドープされたケイ
素化合物である。ショットキー接触部分２３２を設けた
ことにより、Ｐ＋領域部分２３４の形成がピンチ整流器
１００（第１図）のＰ＋領域部分１０８の形成よりも簡
単になる。ピンチ整流器２００の動作については第７図
乃至第９図を参照して次に説明する。

第７図は、ゼロバイアス状態におけるピンチ整流器２０
０の動作を示しているものである。電流ピンチオフ手段
としてのＰ＋領域部分２３４からそれぞれエピタキシャ
ル層２０４に、空乏領域部分２３６が伸びている。空乏
領域部分は、互いに対し隔たっているものとして図示さ
れている。導電チャンネル部分２３８が隣り合う対の空
乏領域部分２３６間１５− に存在している。しかしながら、これらの導電チャンネ
ル部分２３８は、ピンチ整流器２００がわずかに逆バイ
アスされた時には、ピンチ整流器２００を通って電流を
導通させることはできない。これは、ショットキー接触
部分２３２が少なくとも低レベルの逆電圧に対しては（
第９図に関連して更に説明するように）電流の流れを遮
断するからである。

このため、Ｐ＋領域部分２３４を製造する際、下記の理
由によりピンチ整流器１００（第１図）のＰ＋領域部分
の横方向の範囲に比較して、Ｐ＋領域部分２３４の横方
向の範囲に関する条件が厳しくない。

すなわち、ピンチ整流器２００のゼロバイアス状態にお
ける隣り合う空乏領域部分２３６の間隔には許容誤差が
存在するからである。一つの極端な場合として、隣り合
う空乏領域部分２３６を合併させてもよく、また他の極
端な場合として、隣り合う空乏領域部分２３６がまだ合
併しない程度にピンチ整流器２００を逆バイアスした時
にショットキー接触部分２３２が好ましくないほど高レ
ベルの逆方向漏洩電流を防止する限りにおいて、隣り合
う空乏領１６− 酸部分２３６を可能な限り互いから大きく隔てることが
できるからである。

第８図は、順方向にバイアスされた状態におけるピンチ
整流器２００の動作を示しているものである。このよう
な状態においては、空乏領域部分２３６は大きさがゼロ
バイアス状態（第７図参照）の場合よりも減少している
。導電チャンネル部分２３８に電流を流すために、ピン
チ整流器２００に加える順方向バイアス電圧はショット
キー接触部分２３２によって形成される電位障壁に打勝
つためのしきい値レベルを越えなければならない。

整流器２００における順方向電圧降下を最小にするため
に、整流器２００に電流を導通させるために必要な順方
向しきい値電圧はできる限り低いことが好ましい。この
ために、ショットキー接触部分２３２のショットキー障
壁の高さを低下させる技術を利用することが好ましい。

一つの適切な技術はシャノン（Ｓ　ｈａｎｎｏｎ）の技
術である。これをピンチ整流器２００に応用する時°に
は非常に薄い高濃度にドープされたＮｉｍ１電型領域が
アノード２３０とＮ−エピタキシャル層２０４との間に
設けられる。

ピンチ整流器２００に応用される別の適切な技術には、
反応性イオンエツチング等によりＮ−エピタキシャル層
２０４に表面損傷を作ることも含まれる。

上述した技術は次の文献ニジニー・エム・シャノンの論
文「Ｃｏｎｔｒｏｌ　ｏｆ　３ｃｈｏｔｔｋｙ　Ｂａｒ
ｒｉｅｒＨｅｉｏｈｔ　Ｕｓｉｎａ　Ｈｉｏｈｌｙ　Ｄ
ｏｐｅｄ　５ｕｒｆａｃｅＬａｙｅｒｓ　Ｊ　（３ｏｌ
ｉｄ　５ｔａｔｅ　Ｅｌｅｃｔｒｏｎｉｃｓ、　１９巻
、１９７６年、５３７−５４３頁）、並びにニス争アシ
ョク、ティー・ピー・チョウおよびビー・ジェー・バリ
ガの論文ｒＭｏｄｉｆｉｃａＨｏｎｏｆ　５ｃｈｏｔｔ
ｋｙＢａｒｒｉｅｒｓ　ｉｎ　ｓ　１ｌｉｃｏｎ　ｂｙ
　Ｒｅａｃｔｉｖｅ　Ｉ　ＯｎＥｔｃｈｉｎｇ　ｗｉｔ
ｈ　Ｎ　Ｆ３　Ｊ　（Ａｐｐｌ　、ＰｈＶｓ　、ｃｅｔ
ｔ　、、　４２巻、　８号、１９８３年　４月１５日、
　６８７−　６８９頁）にそれぞれ詳細に記載されてい
る。

しかしながら、ピンチ整流器２００が導通し始めるしき
い値電圧を低下させることは欠点が伴なう。

特に、しきい値を低下させるとショットキー接触部分２
３２を横切る逆方向漏洩電流が増加することになり、こ
れは隣り合う空乏領域部分２３６が第９図に示すように
整流器２００に十分な逆バイアスが加えられて互いに合
併するまで減少しない。

第９図には、十分に逆バイアスされた状態におけるピン
チ整流器２００の動作が示されている。隣り合う空乏領
域部分２３６が互いに合併して、第８図に示す導電チャ
ンネル部分２３８をピンチオフ状態にしていることがわ
かるであろう。ショットキー接触部分２３２がピンチ整
流器２００を流れる電流を阻止している限りにおいて、
隣り合う空乏領域部分２３６が低い値の逆バイアスで互
いに合併しなくても差支えない。

第１０図を参照すると、本発明の別の実施例のピンチ整
流器３００が示されている。整流器３００においては、
基板を構成する層３０２、エピタキシャル層３０４およ
びカソード３０６は、ピンチ整流器１００　（第１図）
の層１０２、エピタキシャル層１０４およびカソード層
１０６とそれぞれ本質的に同じである。

ピンチ整流器３００において、電流ピンチオフ手段とし
ての電極部分３３０が第１のエピタキシャル１９一 層３０４の上部に隣接し、第１のエピタキシャル層３０
４とショットキー接触部分３３１を形成している。

電流ビ〕／チオフ用の電極部分３３０を形成するための
適切な材料は例えばアルミニウムまたはタングステンで
ある。

第２のエピタキシャル層部分３３２が第１のエピタキシ
ャル層３０４の上部および付随的に電極部分３３０の一
部分の上に形成されている。好ましくはアルミニウムを
被着することにより形成されるアノード３３６が第２の
エピタキシャル層３３２および電極部分３３０の両者の
上部に設けられている。アノード３３６が第２のエピタ
キシャル層３３２にオーミック接触するように、第２の
エピタキシャル層３３２の上部３３３は高濃度にドープ
されている。これは、アノード３３６が第２のエピタキ
シャル層３３２の上に形成される前に達成されているこ
とが好ましい。代りの実施例（図示せず）においては、
第２のエピタキシャル層３３２は高濃度にドープされた
部分３３３を有していす、その化リアノード３３６とシ
ョットキー接触を形成する。

＝２０− ピンチ整流器３００の動作を第１１図乃至第１３図を参
照して次に説明する。

第１１図は、ゼロバイアス状態において第１０図に示さ
れているピンチ整流器３００の実施例の動作を示すもの
である。チャンネルをピンチオフするための電極部分３
３０とエピタキシャル層との間のショットキー接触部分
３３１に存在する電位障壁により、空乏領域部分３３８
が電極部分３３０から第１および第２のエピタキシャル
層３０４および３３２にそれぞれ伸びている。隣り合う
空乏領域部分３３８は、ゼロバイアスにおいてかろうじ
て合併していることが好ましく、このため空乏領域は非
常に低い値の順方向バイアスで分離し、その結果順方向
電圧降下が低くなる。一方、隣り合う空乏領域部分３３
８が逆バイアスされた状態においてのみ合併するような
場合には、少なくとも隣り合う空乏領域部分３３８が互
いに合併するように十分な逆バイアスが供給されるまで
は、かなりのレベルの逆方向漏洩電流が生じる。

第１２図には、順方向バイアス状態におけるピンチ整流
器３００の動作が示されている。この状態においては、
隣り合う空乏領域部分３３８が分離されており、このた
め導電チャンネル部分３４０は空乏状態になく、従って
電流を流すことができる。

第１３図は、逆バイアス状態におけるピンチ整流器３０
０の動作を示しているものである。この状態においては
、隣り合う空乏領域部分３３８は互いに合併しており、
その結果第１２図に示す導電チャンネル部分３４０はピ
ンチオフ状態になる。このピンチオフ状態においては、
少なくとも整流器３００にか）る逆バイアス電圧がその
逆方向降服電圧を越えるまでは電流を導通せず、このと
きの逆方向漏洩電流は典型的には１０マイクロアンペア
のような小さい値である。

第１４図を参照すると、本発明の別の実施例のピンチ整
流器４００が示されている。第１４図では、詳細を明瞭
にするために部分的に破断されている。

基板を構成する層４０２およびカソード４０６は、ピン
チ整流器１００（第２図）の層１０２およびカソード１
０６と本質的に同じである。Ｐ＋領域部分４０８は、Ｎ
＝エピタキシャル層４０４の中に埋込まれていることを
除いてピンチ整流器１００（第２図）のＰ＋領域部分１
０８に類似している。第１４図の構成では、基板４０２
上にＮ−エピタキシャル層４０４を２段階に分けて形成
し、第１段階の後で且つ第２段階の前にＰ＋領域部分４
０８を形成する。

Ｐ＋領域部分４０８は、低抵抗接続４２０によって概略
して示されているようにアノード４２０に直列に接続さ
れている。図示されてないけれども、実際のピンチ整流
器４００においては、この接続はアノード４１０の一部
を直接Ｐ＋領域部分４０８の一部分上に形成することに
よって達成される。

Ｎ−■ビタキシャル層４０４の上部４２４が十分に低い
抵抗率を有する場合には、Ｎ−エピタキシャル層４０４
とアノード４１０との間の接触部４２２はオーミック接
触を形成している。代りに、上部４２４が十分に高い抵
抗率を有し、アノード４１０を構成する導電材料がショ
ットキー接触を形成するように選択されている場合には
、接触部４２２はショットキー接触を形成する。上部４
２４が適当な抵抗率２３− を有するように選択し、アノード４１０の材料を接触部
４２２がショットキー接触を形成するように選択するこ
とは、本技術分野に専門知識を有するものにとって明か
なことであろう。

ピンチ整流器４００は、接触部４２２がオーミック接触
である場合にはピンチ整流器１００（第１図乃至第５図
）と本質的に同じように動作し、接触部４２２がショッ
トキー接触である場合にはピンチ整流器３００（第６図
乃至第９図）と本質的に同じように動作する。基本的な
相違は、第３図において示すように空乏領域部分がＰ十
領域部分の一部分のみを囲んでいるのに対して、ピンチ
整流器４００においてはＮ−エピタキシャル層４０４内
の空乏領域部分（図示せず）がＰ＋領域部分４０８を完
全に囲んでいることである。

以上、順方向電圧降下が低く、逆方向漏洩電流の小さい
高速ユニポーラ素子を構成するピンチ整流器について説
明した。従って、これらのピンチ整流器は特に高速雷カ
スイツチング動作に適しているものである。

２４一 本発明を特定の実施例に関して説明したが、多くの変更
や置換を行なえることは本技術分野に専門知識を有する
者にとって明かなことであろう。

例えば、相補型のピンチ整流器を作ることもでき、この
場合にはＮ導電型材料とＰ導電型材料とを相互に置き換
える。更に、ガリウムヒ素または他の半導体材料を利用
したピンチ整流器を作ることもできるであろう。従って
、本発明の真の精神および範囲内に入るようにこのよう
なすべての変更および置換は特許請求の範囲に含まれる
ことを理解すべきである。

【図面の簡単な説明】

第１図は、本発明の一実施例によるピンチ整流器の部分
概略断面図であり、 第２図は、第１図のピンチ整流器の部分破断斜視図であ
り、 第３図乃至第５図は、種々のバイアス状態における第１
図のピンチ整流器の電気的状態を示す第１図に類似した
図であり、 第６図は、本発明の他の実施例によるピンチ整流器の部
分概略断面図であり、 第７図乃至第９図は、種々のバイアス状態における第６
図のピンチ整流器の電気的状態を示す第６図に類似した
図であり、 第１０図は、本発明の更に他の実施例によるピンチ整流
器の部分概略断面図であり、 第１１図乃至第１３図は、種々のバイアス状態における
第１０図のピンチ整流器の電気的状態を示す第１０図に
類似した図であり、 第１４図は、本発明の別の実施例によるピンチ整流器の
部分破断斜視図である。 特許出願人

Claims (1)

1. 【特許請求の範囲】 １、一方の導電型の第１の半導体層と、前記第１の層の
   下側に隣接する第１の電極と、前記第１の層の上に配置
   され、前記第１の層よりも高い抵抗率を有する一方の導
   電型の第２の半導体層と、 前記第２の層の上部に隣接し、互いに間隔をあけて配置
   された部分を有し、多対の隣り合う該部分間の前記第２
   の閣内にそれぞれ導電チャンネル部分を限定する電流ピ
   ンチオフ手段と、前記第２の層の上部および前記電流ピ
   ンチオフ手段に接続された第２の電極とを有し、前記電
   流ピンチオフ手段は、前記第２の層内において前記電流
   ピンチオフ手段の前記部分からそれぞれ前記第２の層内
   に伸びる空乏領域部分を誘起する作用を有し、 前記電流ピンチオフ手段の部分は、逆電圧またはゼロ電
   圧でピンチ整流器をバイアスした時に隣り合う空乏領域
   部分が互いに合併して各導電チャンネル部分をピンチオ
   フするように、互いに十分に近接して間隔をあけて配置
   されているピンチ整流器。 ２、特許請求の範囲第１項記載のピンチ整流器において
   、前記電流ピンチオフ手段の部分の各々が、前記第２の
   層の上部に隣接する反対の導電型の半導体領域部分で構
   成されている前記ピンチ整流器。 ３、特許請求の範囲第２項記載のピンチ整流器において
   、前記第２の電極が、前記第２の層内の各導電チャンネ
   ル部分とショットキー接触部分を形成する前記ピンチ整
   流器。 ４、特許請求の範囲第３項記載のピンチ整流器において
   、前記電流ピンチオフ手段は、逆電圧でピンチ整流器を
   バイアスした時のみ前記空乏領域部分を互いに合併させ
   て各導電チャンネル部分をピンチオフするように作用す
   る前記ピンチ整流器。 ５、特許請求の範囲第２項記載のピンチ整流器においで
   、前記第２の電極と前記第２の層との間に隣接して配設
   された一方の導電型の第３の半導体層部分を有し、前記
   第３の層部分は、前記第２の電極が前記第３の層部分に
   より前記第２の層にオーミック接続されるように十分低
   い抵抗率を有するものである前記ピンチ整流器。 ６、特許請求の範囲第５項記載のピンチ整流器において
   、前記電流ピンチオフ手段は、ゼロ電圧でピンチ整流器
   をバイアスした時に前記空乏領域部分を互いに合併させ
   て各導電チャンネル部分をピンチオフするように作用す
   る前記ピンチ整流器。 ７、特許請求の範囲第１項記載のピンチ整流器において
   、前記電流ピンチオフ手段の部分が、前記第２の層の上
   部に隣接し、前記第２の層とショットキー接触部分を形
   成する導電材料部分を有する前記ピンチ整流器。 ８、特許請求の範囲第７項記載のピンチ整流器において
   、前記第２の電極と第２の層との間に隣接して配設され
   た一方の導電型の第３の半導体層部分を有し、前記第３
   の層部分は、前記第２の電極が前記第３の層部分により
   前記第２の層にオーミック接続されるように十分に低い
   抵抗率を有するものである前記ピンチ整流器。 ９、特許請求の範囲第１項記載のピンチ整流器において
   、前記電流ピンヂオフ手段の部分が、別々の導電チャン
   ネル部を形成するように配置された反対の導電型の相互
   接続された半導体領域を有する前記ピンチ整流器。 １０、特許請求の範囲第１項記載のピンチ整流器におい
   て、前記第２の電極が直接前記電流ピンチオフ手段に隣
   接している前記ピンチ整流器。