JP2000216409A - 整流装置およびパルス幅変調モ―タ制御回路 - Google Patents
整流装置およびパルス幅変調モ―タ制御回路Info
- Publication number
- JP2000216409A JP2000216409A JP8627A JP2000008627A JP2000216409A JP 2000216409 A JP2000216409 A JP 2000216409A JP 8627 A JP8627 A JP 8627A JP 2000008627 A JP2000008627 A JP 2000008627A JP 2000216409 A JP2000216409 A JP 2000216409A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- rectifier
- trenches
- shallow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 36
- 230000000903 blocking effect Effects 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 9
- 238000005036 potential barrier Methods 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 7
- 230000005684 electric field Effects 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 239000000370 acceptor Substances 0.000 claims description 2
- 238000000926 separation method Methods 0.000 claims description 2
- 238000011084 recovery Methods 0.000 abstract description 19
- 230000004888 barrier function Effects 0.000 description 7
- 239000000969 carrier Substances 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000004088 simulation Methods 0.000 description 4
- 241001354791 Baliga Species 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Abstract
低い順電圧降下、優れた逆回復特性、高電流密度および
逆阻止電圧をもたらす整流装置を提供する。 【解決手段】 この装置は、N+領域(52)上にN-ド
リフト層(50)を有する。多くのトレンチ構造(5
4,56)がN+領域に対向するドリフト層内に窪みと
して形成され、それぞれのメサ領域(57)が各対のト
レンチを分離する。各トレンチ構造は、酸化側壁(5
8,60,62,64)、トレンチ底部の浅いP+領域
(66,68)、およびトレンチの頂部とその浅いP+
領域との間に導電性材料(70,72)を含む。金属層
(76,78)がトレンチ構造とメサ領域とに接触して
ショットキーコンタクト(78)を形成する。
Description
関する。
は高電圧に失敗なく適応することがますます要求されて
いる。たとえば、可変速度のパルス幅変調(PWM)モ
ータ制御回路は、典型的には多数のトランジスタをスイ
ッチとして採用し、それらの各々はそれぞれにわたって
接続されるフライバック整流器を有し、これらのスイッ
チは連続して閉じられてモータに可変周波数のAC電力
を与える。このタイプの適用例における整流器は、順バ
イアスをかけると大きな電流を導通させ、逆バイアスを
かけると高電圧を阻止することが要求される。この制御
回路の効率を最大化させるには、フライバック整流器が
低い順電圧降下VFDを有することが理想である。この整
流器はまた、切換え速度を増すためには小さな蓄積電荷
Qnを有するべきであり、付随するスイッチング装置に
かかる応力を減じるためにはピーク逆電流IRPの小さい
「緩やかな(soft)」回復が必要とされる。
電流および逆阻止特性を提供するために、多数のパワー
整流装置が用いられている。このような装置の一例であ
るP−i−N整流器を図1に示す。N型ドリフト層10
が、N+層12とP+層14との間にある(X+は少なく
とも1×1018/cm3のキャリア濃度を表わし、X-は
5×1016/cm3より少ないキャリア濃度を表わ
す)。P+領域およびN+領域上の金属は、それぞれこの
整流器のアノード16およびカソード18を提供する。
数の少数キャリアをドリフト領域10へ注入し、このド
リフト領域の抵抗を大幅に下げ、整流器が高電流密度を
有し得るようにする。P−i−N整流器のドリフト領域
10は通常厚く、その結果、高い「阻止(blocking)電
圧」、すなわち整流器がブレークダウンせずに適応でき
る逆電圧が生じる。これらの特性により、P−i−N整
流器はハイパワーでの適用に対して有用となる。
かの欠点を有する。J. Baligaによる「パワー半導体装
置(Power Semiconductor Devices)」(PWS Publishin
g Co. 1996年)の153頁に記載のように、P−
i−N整流器には、定常状態下よりもターンオン時の方
がそのVFDが高いという「順電圧オーバーシュート」現
象という欠点がある。これは、能動素子として用いられ
るバイポーラトランジスタのエミッタ−ベース接合にわ
たってより高いVFDが生じ、そのブレークダウン電圧を
超えるかもしれないので、パワー回路においては重大な
問題となり得る。
よる前述の著書の154頁に記載のようにその逆回復特
性が不完全なことである。逆回復は、整流器がそのオン
状態からその逆阻止状態へと切換わると起こる。この遷
移を遂げるには、順導通中にドリフト領域に蓄積された
少数キャリア電荷を除去しなければならず、これには、
注入された少数キャリアを多数キャリアと再結合させる
必要がある。再結合の間、いくらかの逆電流が、最終的
にゼロまで減退する前に装置中を流れる。順導通中に非
常に多くの正孔がドリフト領域に注入されるので、再結
合はP−i−N整流器においてゆっくり進み、よって逆
回復特性は不十分なものになる。
装置は、図2に示され、Baligaによる前述の著書の18
7〜192頁に記載の「併合P−i−N/ショットキー
(MPS)」整流器である。P−i−N整流器と同様、
この装置はN+領域22上にN型ドリフト領域20を有
する。しかしながら、ドリフト領域上の連続したP+層
の代わりに、2つの物理的に分離したP+領域24、2
6がドリフト領域20内に拡散される。金属層28およ
び30はそれぞれ整流器のアノードおよびカソードを提
供する。アノード28と薄くドープされたドリフト領域
20との間の界面はショットキーコンタクト32を形成
し、ショットキーコンタクトの下の領域をここではショ
ットキー領域34と呼ぶ。
び26は正孔をドリフト領域20へ注入する。この結
果、ドリフト領域の導電率変調がP−i−N整流器と類
似した態様で生じ、これが電流に対するその抵抗を減じ
る。ショットキーコンタクト32の障壁の高さはこの構
造のP+−N接合の高さより低く、ショットキー領域の
広さが十分であれば、より低い障壁の高さがより低いV
FDを装置に与えつつ、著しい量の電流がそこを通って流
れるであろう。MPS整流器はまた、逆回復特性を向上
させる。ショットキー領域と直列の抵抗を減じるのに必
要な注入レベルはP−i−N整流器で観察されるものほ
ど大きくなく、結果的に、MPS整流器内に蓄積された
電荷はP−i−N整流器に見られるものより小さくな
る。
欠点を有する。逆バイアスをかけると、この装置のショ
ットキーコンタクト32は強い電界にさらされる。保護
されていなければ、このショットキーコンタクトは「障
壁の高さを低くする効果」を表わし、これにより逆電流
が低くされた障壁を介して装置にわたって漏れてしま
う。これは、P+領域間の空間を減じることで押し止め
ることができるが、そうするとこの装置もP−i−Nの
構造と似通ったものになり始め、順電圧降下が増し、シ
ョットキー領域がもたらす利点のいくつかが失われる。
残念ながら、この空間は、装置を製造するときに生じる
横方向の拡散が原因で、制御するのが難しい。
れる。この整流器はハイパワー・スイッチングへの適用
に特に好適であり、低い順電圧降下およびより優れた逆
回復特性とともに高電流密度および逆阻止電圧をもたら
す。
ト層を有する。1対のトレンチがN +領域に対向するド
リフト層内に窪みとして形成され、これらのトレンチは
メサ領域によって分離される。酸化側壁が各トレンチの
外側に並ぶ。浅いP+領域が各トレンチの底部からドリ
フト層へと延びる。これらのトレンチは各々、トレンチ
の頂部とその浅いP+領域との間に導電経路をもたらす
導電性材料を含む。この整流器のアノードは2つのトレ
ンチ内の導電性材料およびメサ領域に接触する金属層に
よって提供され、この構造のN+領域上の金属はこの装
置のカソードとしての役割を果たす。
ットキーコンタクトをもたらす。順バイアスをかける
と、浅いP+領域がドリフト領域へ正孔を注入して、そ
の抵抗を下げ、ショットキーとP+領域との両方にわた
る順導通を可能にする。ショットキーコンタクトの障壁
の高さが低いことにより、この装置の順電圧降下は低く
なる。逆バイアスをかけると、浅いP+領域および酸化
側壁のまわりに空乏領域が形成され、ショットキーコン
タクトを遮蔽するショットキー領域にわたってポテンシ
ャル障壁をもたらし、よって高い逆阻止電圧を与え、逆
漏れ電流を大幅に減じる。ショットキー領域の存在によ
り、除去すべき蓄積された電荷の量もまた減じられ、こ
の装置の逆回復性能をさらに向上させる。
よびメサ領域の両方の幅が正確に制御できるようにな
り、この装置の順電圧降下および逆回復特性を特定の適
用の要求に合わせることが可能になる。
容量を与えるために並列で製造される。この方法で製造
された装置は、1200ボルトを超える逆阻止電圧で5
0Aの電流をたった0.5cm2の大きさのダイ上に保
持している。これらの特性により、この新規な整流装置
は、たとえばPWMモータ制御回路中のトランジスタス
イッチにわたるフライバックダイオードとして、ハイパ
ワーでの適用に好適なものになる。
の詳細な説明を添付の図面とともに参照することにより
当業者には明らかになるであろう。
を図3に示す。所望の厚さのN-ドリフト層50がN+領
域52上にある。N+領域に対向するドリフト層50内
に1対のトレンチ54、56が垂直に窪みとして形成さ
れ、これらはメサ領域57によって分離される。トレン
チの各々は酸化側壁58、60、62および64を有す
る。ここに用いられるように、トレンチは、その側壁が
ドリフト層50の頂面に対してほぼ垂直であるとき「垂
直に窪みとして形成」される。各トレンチの底部は浅い
P+領域66、68であり、導電性材料70、72が各
トレンチ頂部とそれらにそれぞれ対応するP+領域との
間にある。金属層74はメサ領域57、側壁58、6
0、62、64、および2つのトレンチ54、56の導
電性材料70、72と接触する。別の金属層76はN+
領域52と接触する。
びカソードとしての役割を果たす金属層74および76
を有する整流器を形成する。アノード74に印加された
電圧はトレンチ54および56の底部でそれらのそれぞ
れの導電性材料70および72を介して浅いP+領域と
導通される。金属層74とドリフト層50のメサ領域5
7との間の界面はショットキーコンタクト78を形成す
る。
ド76に印加した電圧に対して正の電圧をアノード74
に印加したときの整流器の動作を図4に示す。浅いP+
領域66、68はドリフト層50内に正孔を注入し、こ
れがその直列抵抗を減じる。2つのP+領域間の分離が
両極性(ambipolar)拡散長より小さい限り、ショット
キーコンタクト78下に著しい導電率変調が生じるであ
ろう。これにより、この整流器のショットキー領域にお
ける順導通は大きく向上し、その結果順電流の大部分が
ショットキーコンタクトを介して運ばれ(電流80)、
残りの順電流(電流82)はP+−N接合にわたって搬
送される。ショットキーコンタクトの障壁の高さはP+
−N接合の高さよりも低いので、整流器の順電圧降下V
FDは低くなる。
ード74に印加された電圧より大きい電圧をカソード7
6に与えたときの整流器の動作を図5に示す。ドリフト
層50の厚さおよびドーピング密度が整流器の逆阻止電
圧を決定する。装置にかかる電圧がVFDより下に落ちる
と、空乏領域84が埋込まれたP+領域66および68
のまわり、ならびにトレンチの酸化側壁58、60、6
2、64のまわりに形成され始める。空乏領域が成長す
るにつれて、それらはショットキーコンタクト78下に
ポテンシャル障壁を形成し、これがこの装置にかかる電
圧によって生じる高電界からコンタクトを遮蔽する。こ
れは障壁の高さを低くする効果を抑止し、よってこの装
置は非常に低い逆漏れ電流を達成することが可能にな
る。
重要な利点が得られる。トレンチ54および56の酸化
側壁58、60、62、64はP型ドーパントが側方向
に拡散するのを防ぎ、トレンチ底部のP+領域は横方向
の拡散を減じるために浅く作られる。これらの要素は結
合して、明確な、かつ正確に位置付けられた高アスペク
ト比のP+領域の製造を可能にする。これにより、この
整流器のショットキー/P+比、すなわちショットキー
領域の面積とP+領域の面積との比が非常にうまく制御
できるようになり、その性能特性を特定の適用に合わせ
ることが可能になる。垂直でない窪みとして形成された
トレンチ、すなわち傾斜または湾曲した側壁を有するト
レンチを採用する装置もここに述べた利点のいくつかを
提供するが、装置のショットキー/P+比を最適に制御
するという理由から、ドリフト層50内に垂直に窪みと
して形成されたトレンチが好ましい。
ョットキーコンタクトより下に、酸化側壁とともに窪み
として形成することにより、逆バイアスによって生じる
ポテンシャル障壁の電圧(典型的にはeVで表わされ
る)をMPS整流器などの従来の装置に見られるものよ
り高くすることができ、これがその遮蔽効果を大きく向
上させる。また、少数キャリアは浅いP+領域によって
のみ注入されるので、P境界領域(すなわちP+−N界
面)の正孔の濃度はP−i−N整流器などのショットキ
ーコンタクトのない装置のものより小さくなる。これが
装置に逆バイアスをかけたときに除去すべき蓄積電荷の
量を減じ、よってこれが整流器のピーク逆電流IRPの増
幅を減じ、かつ逆回復特性を急ではなく緩やかなものに
し、この新規な構造のこれら両方の結果により、PWM
モータ制御回路のスイッチングトランジスタなど、この
整流器とともに用いられる構成要素にかかる応力が減じ
られる。除去すべき蓄積された電荷の量を少なくするこ
とにより、この整流器はまた、順導通と逆阻止状態との
間でより迅速に切換わることもできるようになる。
び72は、好ましくは、金属層74と浅いP+領域66
および68との間に抵抗の低い導通経路をもたらすよう
にアクセプタで濃くドープされたポリシリコンである。
トレンチへの充填が容易であることからポリシリコンが
好まれるが、トレンチへの充填が可能であり優れた導電
率を提供し得る他の材料を用いてもよい。
として形成されたP+領域および酸化側壁によってもた
らされる、より高いポテンシャル障壁によって、より低
い逆漏れ電流をもたらす。トレンチは好ましくは約1μ
mと3μmとの間の深さを有する。シミュレーション結
果は、P−i−N整流器が提供するものとほぼ同等の非
常に低い逆漏れ電流(整流器の面積0.5cm2に対し
て100nA)をもたらす約3μmの深さを有するトレ
ンチの深さとともに逆漏れ電流も減少するということを
示している。
深さしかなく、これは順バイアスをかけると横方向拡散
を制限しつつ少数キャリアを適切に供給する。
定されない。代替する実施例が図6に示され、ここでは
材料の各々がそれぞれ対応する逆の極性と交換されてい
る。ここでは、P-ドリフト層100はP+領域102上
にあり、1対のトレンチ104、106はP+領域に対
向するドリフト層内に垂直に窪みとして形成され、これ
らのトレンチはメサ領域109によって分離される。各
トレンチは酸化側壁108、110および112、11
4を有し、またその底部にそれぞれの浅いN+領域11
6、118を有し、導電性材料120(好ましくはドナ
ーで濃くドープされているポリシリコン)で充填され
る。金属層122はメサ領域109、側壁108、11
0、112、114および各トレンチ内の導電性材料1
20と接触し、別の金属層124はP+領域と接触す
る。金属層122とメサ領域109との間の界面はショ
ットキーコンタクト126を形成する。この実施例で
は、金属層124はこの整流器のアノードとして、また
金属層122はそのカソードとしての役割を果たす。こ
の装置の動作は図3のものと類似しているが、この実施
例では電子が正孔ではなく少数キャリアであり、順導通
の方向が逆転されるという点が異なる。
料上で所望の厚さまで成長したエピタキシャル層である
パンチスルー(EPI)ウェハ上か(N+バルク基板5
2上にエピタキシャルドリフト層50がある図3と同
様)、または非パンチスルー(NPT)ウェハ上に製造
され得る。NPTウェハを用いる一実施例を図7に示
す。ここでは、N-ドリフト領域130はバルク基板材
料であり、N+領域132は、オーム接触の抵抗を低く
するように背面から注入されているリンまたは砒素など
の材料からなる非常に薄い(0.5μm以下)層であ
り、その他の構造は図3に示すものと同様、酸化側壁を
有する1対のトレンチ134およびドリフト層130内
に窪みとして形成された浅いP+領域とを含む。
るときには複数の要因を考慮すべきである。EPIウェ
ハはNPTウェハより高価であるが、N-エピタキシャ
ル層の厚さおよびドーピング濃度が制御されているの
で、これらはより低い順電圧降下を提供する。NPTベ
ースの装置はEPIベースの装置より電子注入効率がよ
り低く、この性質は、蓄積された電荷を操作してより優
れた逆回復特性をもたらすために用いられ得る。対照的
に、EPIベースの装置において蓄積された電荷を調整
するためには、寿命制御が用いられる。
器が100A/cm2を超える電流密度に適応できると
いうことを示す。ハイパワーの整流器を提供するために
は、必要な電流保持能力をもたらすのに十分な面積を有
するダイにわたって図3から図7の構造が繰返される。
これは、ハイパワー整流器の一例として図8に断面図で
示される。ダイ150は、金属層156と158との間
に挟んで、N+層154上にN-ドリフト層152を有
し、これらの層の各々はダイのほぼ全長および幅にわた
って走行する。多くのトレンチ構造160はダイにわた
って周期的に間隔をあけられ、それらの各々は図3に示
すトレンチと同様、導電性材料162で充填され、酸化
側壁164およびその底部に浅いP+領域166を有す
る。トレンチ構造の中央点から隣接するトレンチ構造の
中心点までの領域は「セル」と呼ばれる。上述の各セル
機能内にある隣接するトレンチのそれぞれ半分は、装置
に順バイアスをかけると正孔をドリフト層152内へ注
入して、各ショットキーコンタクト下での導電率変調を
引き起こし、またショットキー領域にわたって対応する
順電流を生じる。装置に逆バイアスをかけると、各トレ
ンチ構造のまわりに空乏領域が形成され、各ショットキ
ーコンタクト下にポテンシャル障壁を形成する。
ダイにわたって配列され得る。構成例の1つが図9に示
され、これは図8の断面図に対応する平面図である(金
属層156、158およびN+層154は簡明のため図
示せず)。トレンチ構造160はダイ150の長さにわ
たって走行するチャネルを形成し、その幅にわたって周
期的に間隔をあけられる。
に示され、これもまた図8の断面図に対応する。ここで
は、トレンチ160は円筒形状であり、ダイ150内で
周期的に間隔をあけられる。図10に示す代替的構成
(P+領域およびショットキー領域が逆転される)もま
た可能であることに注目されたい。ショットキーコンタ
クトは、円筒状の酸化側壁に取囲まれた円形のものであ
ってもよく、ダイ150内で周期的に間隔をあけられ、
P+領域がショットキーコンタクト間の領域に窪みとし
て形成される。
単なる例示であり、他の多くのトレンチの形状および構
成が可能である。正方形のトレンチは避けた方がよい。
というのは、トレンチ角部に現れる高ピーク電界によ
り、装置が早くブレークダウンしてしまうという結果を
招き得るからである。
能に著しい影響を与える設計パラメータである。両者の
幅が整流器のブレークダウン電圧に影響し(より幅狭い
メサ領域またはより幅広いトレンチがブレークダウン電
圧を増す)、ショットキー/P+比はVFDおよび逆回復
電荷Qnに影響を与える。
4μmおよびトレンチの幅約2μmの整流器について、
VFD対電流密度のシミュレーショングラフを図11に示
す。この結果、ショットキー領域およびトレンチが装置
面積のそれぞれ約67%および33%を占める構造が生
じる。図11に見られるように、P+領域における電流
密度(短破線)は、ショットキー領域におけるもの(長
破線)よりも非常に低い。実線は装置にわたる総電流密
度を示す。
び商業用「早期回復型」のP−i−N整流器(線17
2)それぞれについての電流対時間のグラフを図2に示
し、これは整流器が順電流50Aを保持しつつターンオ
フされると電流に何が起こるかを表わす。蓄積された電
荷Qnの量は2つの装置についてほぼ同じである
は大幅に小さくなる(〜27A対〜74A)。さらに、
新規な整流器は、P−i−N整流器の急な回復特性とは
対照的に緩やかな回復特性をもたらす。より低いIRPお
よび緩やかな回復は、整流器を通る電流にさらされる付
随構成要素にかかる応力を減じる助けとなる。
図13に示す。Baligaによる前述の著書の575〜57
7頁に記載のように、PWNモータ制御回路178のさ
まざまな周波数のAC電力を6つのスイッチングトラン
ジスタおよび6つのフライバックダイオードを用いて3
相のACモータ180に与える。各スイッチはトーテム
ポール構成で接続された2つのトランジスタからなり、
1つのスイッチ(すべてのスイッチの典型)は高電圧D
Cバスと接地との間に直列で接続された1対のトランジ
スタ182、184からなり、この発明に従ったフライ
バックダイオード150が各トランジスタにわたって接
続される。スイッチングトランジスタはゲート駆動回路
186によって駆動され、これは各スイッチのオン状態
およびオフ状態について持続時間を調整することによ
り、モータへの電力を調節する。モータ制御回路への適
用において、絶縁性ゲートバイポーラトランジスタ(I
GBT)が典型的にはスイッチングトランジスタとして
用いられ、これはそれらの逆阻止電圧が高く切換特性が
優れているためであり、またそれらはスナバ回路を必要
としないからである。この発明に従った整流器150
は、それらのより優れた順電圧降下、逆回復、および逆
阻止特性により、モータ制御回路において使用するのに
好適である。これらの要素は結合してモータ制御回路の
効率を向上させ、かつスイッチングトランジスタにかか
る応力を減じる。
の当業者には周知の従来の手段を用いて製造される。こ
の装置のトレンチ構造は、P−i−NまたはNPS整流
器などの他のタイプの整流器を製造するときには不要な
処理工程を必要とするが、製造がさらに複雑になること
も、ハイパワーへの適用に用いるときの装置の性能が大
きく向上していることから、相殺される。
てきたが、当業者には多くの変形例および代替する実施
例が考えられるであろう。したがって、この発明は添付
の請求項によってのみ限定されることを意図する。
である。
る。
である。
作を表わす断面図である。
作を表わす断面図である。
面図である。
の断面図である。
った、この発明に従った整流器の複数セルの実現を表わ
す断面図である。
表わす一実施例の平面図である。
を表わす別の実施例の平面図である。
度のシミュレーショングラフ図である。
器との逆回復特性を表わすグラフ図である。
ムポールスイッチ回路の概略図である。
レンチ、57 メサ領域、58,60,62,64 酸
化側壁、66,68 浅いP+領域、70,72 導電
性材料、74,76 金属層、78 ショットキーコン
タクト。
Claims (23)
- 【請求項1】 整流装置であって、 N+層と、 前記装置に第1の接続点を提供する前記N+層上の第1
の金属層と、 前記第1の金属層に対向する前記N+層上のN-ドリフト
層と、 前記N+層に対向する前記ドリフト層内に垂直に窪みと
して形成された第1の対のトレンチとを含み、前記トレ
ンチはメサ領域によって分離され、前記装置はさらに、 前記トレンチの各々の側部に並んで前記トレンチの各々
に酸化側壁を形成する酸化層と、 前記トレンチの各々の底部のそれぞれの浅いP+領域
と、 各トレンチの頂部からそのそれぞれの浅いP+領域まで
電流を導通させるための前記トレンチの各々内の導電性
材料と、 前記メサ領域、前記導電性材料、および前記酸化側壁を
接触させる第2の金属層とを含み、前記第2の金属層は
前記メサ領域とのその界面にショットキーコンタクトを
形成し、前記第2の金属層は前記装置に対して第2の接
続点を提供し、 前記装置の構造は、装置に順バイアスをかける前記接続
点にわたって印加された電圧が前記ドリフト領域におい
て導電率変調を生じさせて、電流が前記第2の接続点か
ら前記第1の接続点へ前記ショットキーコンタクトおよ
び前記浅いP+領域を介して流れるように配置され、ま
た、装置に逆バイアスをかける前記接続点にわたって印
加された電圧が前記側壁に沿っておよび前記浅いP+領
域のまわりに前記ショットキーコンタクトを高電界から
遮蔽するポテンシャル障壁をもたらし、それによって逆
漏れ電流を減じる空乏領域を生成するように配置され
る、整流装置。 - 【請求項2】 前記導電性材料がアクセプタで濃くドー
プされているポリシリコンである、請求項1に記載の整
流装置。 - 【請求項3】 前記浅いP+領域間の分離がそれらの両
極性拡散長より小さい、請求項1に記載の整流装置。 - 【請求項4】 前記浅いP+領域のドーピングレベルが
少なくとも1×101 8キャリア/cm3である、請求項
1に記載の整流装置。 - 【請求項5】 前記N+層がバルク基板材料であり、前
記N-ドリフト層が前記N+層上に成長したエピタキシャ
ル層である、請求項1に記載の整流装置。 - 【請求項6】 前記N-ドリフト層がバルク基板材料で
あり、前記N+層が前記N-層の背面に注入される、請求
項1に記載の整流装置。 - 【請求項7】 前記トレンチの各々の深さが約1μmか
ら3μmの間である、請求項1に記載の整流装置。 - 【請求項8】 前記浅いP+領域が横方向拡散を制限す
るように約0.5μmの厚さである、請求項1に記載の
整流装置。 - 【請求項9】 前記トレンチの各々の幅がほぼ同じであ
り、前記メサ領域の幅がトレンチより約2倍広い、請求
項1に記載の整流装置。 - 【請求項10】 前記トレンチの各々の幅が約2μmで
あり、前記メサ領域の幅が約4μmである、請求項9に
記載の整流装置。 - 【請求項11】 前記トレンチの各々の垂直な中心点の
間の構造が整流器セルを含み、前記ドリフト領域に窪み
として形成され前記第1の対のトレンチを有する所定の
領域内に周期的に間隔をあけられた複数のさらなるトレ
ンチをさらに含み、前記さらなるトレンチの各々は酸化
側壁と、その底部に浅いP+領域と、電流をトレンチ頂
部からその浅いP+領域まで導通させるための導電性材
料とを有し、前記さらなるトレンチの各々における導電
性材料および側壁が前記第2の金属層と接触し、前記さ
らなるトレンチの各々が前記整流器セルのさらなる1つ
を形成し、前記さらなる整流器セルが前記装置に順バイ
アスをかけると前記整流装置の電流保持容量を増やす、
請求項1に記載の整流装置。 - 【請求項12】 整流装置であって、 P+層と、 前記装置に第1の接続点を提供する前記P+層上の第1
の金属層と、 前記P+層上のP-ドリフト層と、 前記P+層に対向する前記P-層内に垂直に窪みとして形
成された1対のトレンチとを含み、前記トレンチはメサ
領域によって分離され、前記装置はさらに、 前記トレンチの各々の側面に並んで前記トレンチの各々
において酸化側壁を形成する酸化層と、 前記トレンチの各々の底部のそれぞれの浅いN+領域
と、 電流を各トレンチの頂部からそのそれぞれの浅いN+領
域まで導通させるための前記トレンチの各々内の導電性
材料と、 前記メサ領域、前記導電性材料、および前記酸化側壁を
接触させる第2の金属層とを含み、前記第2の金属層は
前記メサ領域とのその界面にショットキーコンタクトを
形成し、前記第2の金属層は前記装置に第2の接続点を
提供し、 前記装置の構造は、前記接続点にわたって印加され装置
に順バイアスをかける電圧が前記ドリフト領域において
導電率変調を生じて、電流を前記第1の接続点から前記
第2の接続点へ前記ショットキーコンタクトおよび前記
浅いN+領域を介して流れるようにするように配置さ
れ、また、前記接続点にわたって印加され装置に逆バイ
アスをかける電圧が前記側壁に沿って、および前記N+
領域のまわりに、前記ショットキーコンタクトを高電界
から遮蔽することによって逆漏れ電流を減じるポテンシ
ャル障壁を提供する空乏領域を前記メサ領域内に生成す
るように配置される、整流装置。 - 【請求項13】 前記導電性材料がドナーで濃くドープ
されているポリシリコンである、請求項12に記載の整
流装置。 - 【請求項14】 ハイパワー整流装置であって、 N+層と、 前記装置に第1の接続点を提供する前記N+層上の第1
の金属層と、 前記N+層上のN-ドリフト層と、 前記N+層に対向する前記ドリフト層内に垂直に窪みと
して形成され、前記ドリフト層にわたって周期的に間隔
をあけられた複数のトレンチとを含み、前記トレンチの
対はすべてそれぞれのメサ領域によって分離され、前記
装置はさらに、 前記トレンチの各々の側部に並んで前記トレンチの各々
に酸化側壁を形成する酸化層と、 前記トレンチの各々の底部のそれぞれの浅いP+領域
と、 各トレンチの頂部からそのそれぞれの浅いP+領域まで
電流を導通させるための前記トレンチの各々内の導電性
材料と、 前記メサ領域、前記トレンチの各々における酸化側壁お
よび導電性材料の各々と接触する第2の金属層とを含
み、前記第2の金属層はそれが前記メサ領域と接触する
ところにショットキーコンタクトを形成し、前記第2の
金属層は前記装置に対して第2の接続点を提供し、 前記装置の構造は、前記接続点にわたって印加され装置
に順バイアスをかける電圧が前記ドリフト領域において
導電率変調を生じさせて、電流が前記第2の接続点から
前記第1の接続点へ前記ショットキーコンタクトおよび
前記浅いP+領域を介して流れるように配置され、ま
た、前記接続点にわたって印加され装置に逆バイアスを
かける電圧が前記側壁に沿っておよび前記P+領域のま
わりに、前記ショットキーコンタクトを高電界から遮蔽
するポテンシャル障壁をもたらすことによって逆漏れ電
流を減じる空乏領域を生成するように配置される、ハイ
パワー整流装置。 - 【請求項15】 前記装置が前記ドリフト層、前記N+
層ならびに前記第1および前記第2の金属層が前記ダイ
の長さおよび幅にわたって走行する、請求項14に記載
のハイパワー整流装置。 - 【請求項16】 前記トレンチの各々が前記ダイの長さ
にわたって走行するチャネルであり、前記トレンチが前
記ダイの幅にわたって周期的に間隔をあけられる、請求
項15に記載のハイパワー整流装置。 - 【請求項17】 前記トレンチの各々が垂直軸のまわり
でほぼ円筒状であり、前記トレンチが前記ダイ内で周期
的に間隔をあけられる、請求項15に記載のハイパワー
整流装置。 - 【請求項18】 前記N+層がバルク基板材料であり、
前記N-ドリフト層が前記N+層上で所望の厚さまで成長
したエピタキシャル層である、請求項15に記載のハイ
パワー整流装置。 - 【請求項19】 前記N-層がバルク基板材料であり、
前記N+層が前記N-層の背面内に注入され、約0.5μ
mより小さい厚さを有する、請求項15に記載のハイパ
ワー整流装置。 - 【請求項20】 前記ドリフト層の厚さが少なくとも1
200ボルトの前記装置に対して逆阻止電圧を与えるの
に十分である、請求項14に記載のハイパワー整流装
置。 - 【請求項21】 前記ダイの表面積が約0.5cm2で
あり、前記整流装置が順バイアスをかけた時少なくとも
50Aの電流に適応できる、請求項14に記載のハイパ
ワー整流装置。 - 【請求項22】 パルス幅変調モータ制御回路であっ
て、 電源電圧と接地との間にトーテムポール構成で接続され
た少なくとも1対のスイッチングトランジスタを含み、
前記トランジスタ間の接合がACモータへの接続に適し
た出力を与え、前記回路はさらに、 前記スイッチングトランジスタの各々にわたって接続さ
れたフライバックダイオードを含み、前記整流器の各々
は、 N+層と、 前記N+層上の第1の金属層と、 前記N+層上のN-ドリフト層と、 前記N+層に対向する前記ドリフト層内に垂直に窪みと
して形成され、そこにわたって周期的に間隔をあけられ
た複数のトレンチとを含み、前記トレンチの各対はそれ
ぞれのメサ領域によって分離され、前記整流器はさら
に、 前記トレンチの各々の側部に並んで前記トレンチの各々
において酸化側壁を形成する酸化層と、 前記トレンチの各々の底部のそれぞれの浅いP+領域
と、 電流を各トレンチの頂部からそのそれぞれの浅いP+領
域まで導通させるための前記トレンチの各々内の導電性
材料と、 前記メサ領域、前記トレンチの各々における側壁および
導電性材料の各々と接触する第2の金属層とを含み、前
記第2の金属層は前記メサ領域と接触するショットキー
コンタクトを形成し、前記第2の金属層は前記装置に対
して第2の接続点を提供し、 前記装置の構造は、前記接続点にわたって印加され整流
器に順バイアスをかける電圧が前記ドリフト領域におい
て導電率変調を生じさせて、前記第2の接続点から前記
第1の接続点へ前記ショットキーコンタクトおよび前記
浅いP+領域を介して電流を流すように配置され、ま
た、前記接続点にわたって印加され装置に逆バイアスを
かける電圧が前記側壁に沿っておよび前記浅いP+領域
のまわりに、前記ショットキーコンタクトを高電界から
遮蔽するポテンシャル障壁をもたらすことによって逆漏
れ電流を減じる空乏領域を生成するように配置され、前
記装置はさらに、 前記スイッチングトランジスタの各々のオン状態および
オフ状態を制御して前記モータに与えられる電力を調節
するゲート駆動回路を含む、ハイパワー整流装置。 - 【請求項23】 前記トランジスタが絶縁ゲートバイポ
ーラトランジスタ(IGBT)である、請求項22に記
載のパルス幅変調モータ制御回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/232787 | 1999-01-19 | ||
US09/232,787 US6252288B1 (en) | 1999-01-19 | 1999-01-19 | High power trench-based rectifier with improved reverse breakdown characteristic |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000216409A true JP2000216409A (ja) | 2000-08-04 |
Family
ID=22874584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8627A Pending JP2000216409A (ja) | 1999-01-19 | 2000-01-18 | 整流装置およびパルス幅変調モ―タ制御回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6252288B1 (ja) |
EP (1) | EP1022843A3 (ja) |
JP (1) | JP2000216409A (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002076371A (ja) * | 2000-06-12 | 2002-03-15 | Fuji Electric Co Ltd | 半導体装置 |
JP2008519447A (ja) * | 2004-11-08 | 2008-06-05 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 半導体装置及びその使用乃至製造方法 |
JP2008523596A (ja) * | 2004-12-10 | 2008-07-03 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 半導体デバイスおよび半導体デバイスの製造方法 |
JP2009521817A (ja) * | 2005-12-27 | 2009-06-04 | キュースピード セミコンダクター インコーポレーテッド | 超高速リカバリダイオード |
JP2009130002A (ja) * | 2007-11-20 | 2009-06-11 | Nippon Inter Electronics Corp | Jbsおよびmosfet |
JP2010147399A (ja) * | 2008-12-22 | 2010-07-01 | Shindengen Electric Mfg Co Ltd | トレンチショットキバリアダイオード |
JP2010539719A (ja) * | 2007-09-21 | 2010-12-16 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 半導体装置 |
US8629525B2 (en) | 2005-11-15 | 2014-01-14 | Power Integrations, Inc. | Second contact schottky metal layer to improve GaN schottky diode performance |
US8633094B2 (en) | 2011-12-01 | 2014-01-21 | Power Integrations, Inc. | GaN high voltage HFET with passivation plus gate dielectric multilayer structure |
JP2014150286A (ja) * | 2008-05-21 | 2014-08-21 | Cree Inc | 電流サージ能力を有する接合型バリアショットキーダイオード |
US8916929B2 (en) | 2004-06-10 | 2014-12-23 | Power Integrations, Inc. | MOSFET having a JFET embedded as a body diode |
US8928037B2 (en) | 2013-02-28 | 2015-01-06 | Power Integrations, Inc. | Heterostructure power transistor with AlSiN passivation layer |
US8940620B2 (en) | 2011-12-15 | 2015-01-27 | Power Integrations, Inc. | Composite wafer for fabrication of semiconductor devices |
US11469333B1 (en) | 2020-02-19 | 2022-10-11 | Semiq Incorporated | Counter-doped silicon carbide Schottky barrier diode |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6252258B1 (en) * | 1999-08-10 | 2001-06-26 | Rockwell Science Center Llc | High power rectifier |
JP2001168351A (ja) * | 1999-12-13 | 2001-06-22 | Fuji Electric Co Ltd | 半導体装置 |
JP2001284584A (ja) * | 2000-03-30 | 2001-10-12 | Toshiba Corp | 半導体装置及びその製造方法 |
JP3860705B2 (ja) * | 2000-03-31 | 2006-12-20 | 新電元工業株式会社 | 半導体装置 |
GB0102734D0 (en) * | 2001-02-03 | 2001-03-21 | Koninkl Philips Electronics Nv | Bipolar diode |
JP2002270840A (ja) * | 2001-03-09 | 2002-09-20 | Toshiba Corp | パワーmosfet |
DE10235198B4 (de) * | 2001-08-02 | 2011-08-11 | Fuji Electric Systems Co., Ltd. | Leistungs-Halbleitergleichrichter mit ringförmigen Gräben |
GB0120595D0 (en) * | 2001-08-24 | 2001-10-17 | Koninkl Philips Electronics Nv | A semiconductor rectifier |
JP4865166B2 (ja) * | 2001-08-30 | 2012-02-01 | 新電元工業株式会社 | トランジスタの製造方法、ダイオードの製造方法 |
US6855970B2 (en) * | 2002-03-25 | 2005-02-15 | Kabushiki Kaisha Toshiba | High-breakdown-voltage semiconductor device |
US6998694B2 (en) * | 2003-08-05 | 2006-02-14 | Shye-Lin Wu | High switching speed two mask Schottky diode with high field breakdown |
US7238976B1 (en) * | 2004-06-15 | 2007-07-03 | Qspeed Semiconductor Inc. | Schottky barrier rectifier and method of manufacturing the same |
DE102004046697B4 (de) * | 2004-09-24 | 2020-06-10 | Infineon Technologies Ag | Hochspannungsfestes Halbleiterbauelement mit vertikal leitenden Halbleiterkörperbereichen und einer Grabenstruktur sowie Verfahren zur Herstellung desselben |
US7719080B2 (en) * | 2005-06-20 | 2010-05-18 | Teledyne Scientific & Imaging, Llc | Semiconductor device with a conduction enhancement layer |
WO2007075996A2 (en) * | 2005-12-27 | 2007-07-05 | Qspeed Semiconductor Inc. | Apparatus and method for a fast recovery rectifier structure |
US7893754B1 (en) | 2009-10-02 | 2011-02-22 | Power Integrations, Inc. | Temperature independent reference circuit |
US8634218B2 (en) * | 2009-10-06 | 2014-01-21 | Power Integrations, Inc. | Monolithic AC/DC converter for generating DC supply voltage |
US8310845B2 (en) * | 2010-02-10 | 2012-11-13 | Power Integrations, Inc. | Power supply circuit with a control terminal for different functional modes of operation |
US9117739B2 (en) | 2010-03-08 | 2015-08-25 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
US8816468B2 (en) | 2010-10-21 | 2014-08-26 | Vishay General Semiconductor Llc | Schottky rectifier |
US8461646B2 (en) | 2011-02-04 | 2013-06-11 | Vishay General Semiconductor Llc | Trench MOS barrier schottky (TMBS) having multiple floating gates |
US9331065B2 (en) | 2011-05-17 | 2016-05-03 | Semiconductor Components Industries, Llc | Semiconductor diode and method of manufacture |
US8502336B2 (en) | 2011-05-17 | 2013-08-06 | Semiconductor Components Industries, Llc | Semiconductor diode and method of manufacture |
DE102011080258A1 (de) * | 2011-08-02 | 2013-02-07 | Robert Bosch Gmbh | Super-Junction-Schottky-Oxid-PiN-Diode |
US9224852B2 (en) * | 2011-08-25 | 2015-12-29 | Alpha And Omega Semiconductor Incorporated | Corner layout for high voltage semiconductor devices |
US8680613B2 (en) | 2012-07-30 | 2014-03-25 | Alpha And Omega Semiconductor Incorporated | Termination design for high voltage device |
US8785279B2 (en) * | 2012-07-30 | 2014-07-22 | Alpha And Omega Semiconductor Incorporated | High voltage field balance metal oxide field effect transistor (FBM) |
JP2014531752A (ja) | 2011-09-11 | 2014-11-27 | クリー インコーポレイテッドCree Inc. | 改善したレイアウトを有するトランジスタを備える高電流密度電力モジュール |
US9373617B2 (en) | 2011-09-11 | 2016-06-21 | Cree, Inc. | High current, low switching loss SiC power module |
US8680587B2 (en) | 2011-09-11 | 2014-03-25 | Cree, Inc. | Schottky diode |
US9640617B2 (en) * | 2011-09-11 | 2017-05-02 | Cree, Inc. | High performance power module |
CN102437200B (zh) * | 2011-12-06 | 2017-03-15 | 上海集成电路研发中心有限公司 | 一种frd器件结构及其制造方法 |
US9853140B2 (en) * | 2012-12-31 | 2017-12-26 | Vishay-Siliconix | Adaptive charge balanced MOSFET techniques |
US9455621B2 (en) | 2013-08-28 | 2016-09-27 | Power Integrations, Inc. | Controller IC with zero-crossing detector and capacitor discharge switching element |
US9667154B2 (en) | 2015-09-18 | 2017-05-30 | Power Integrations, Inc. | Demand-controlled, low standby power linear shunt regulator |
US9602009B1 (en) | 2015-12-08 | 2017-03-21 | Power Integrations, Inc. | Low voltage, closed loop controlled energy storage circuit |
US9629218B1 (en) | 2015-12-28 | 2017-04-18 | Power Integrations, Inc. | Thermal protection for LED bleeder in fault condition |
CN106129126A (zh) * | 2016-08-31 | 2016-11-16 | 上海格瑞宝电子有限公司 | 一种沟槽肖特基二极管及其制备方法 |
CN109190419B (zh) * | 2018-09-03 | 2020-06-16 | 深圳福鸽科技有限公司 | 按键加密电路及方法 |
CN113471301B (zh) * | 2020-03-31 | 2023-10-17 | 比亚迪半导体股份有限公司 | 一种沟槽肖特基二极管及其制备方法 |
CN113851525A (zh) * | 2021-09-18 | 2021-12-28 | 中山大学 | 一种GaN基沟槽金属氧化物肖特基势垒二极管及其制备方法 |
CN115223868B (zh) * | 2022-09-15 | 2023-01-03 | 深圳芯能半导体技术有限公司 | 一种高压快恢复二极管及其制备方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4982260A (en) | 1989-10-02 | 1991-01-01 | General Electric Company | Power rectifier with trenches |
JP3076638B2 (ja) * | 1991-09-03 | 2000-08-14 | 新電元工業株式会社 | 整流用半導体装置 |
FR2693604B1 (fr) * | 1992-07-10 | 1994-10-07 | Sgs Thomson Microelectronics | Convertisseur commandé par impulsions et commande électrique de moteur. |
US5612567A (en) * | 1996-05-13 | 1997-03-18 | North Carolina State University | Schottky barrier rectifiers and methods of forming same |
JP3618517B2 (ja) * | 1997-06-18 | 2005-02-09 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
-
1999
- 1999-01-19 US US09/232,787 patent/US6252288B1/en not_active Expired - Lifetime
-
2000
- 2000-01-14 EP EP00100735A patent/EP1022843A3/en not_active Withdrawn
- 2000-01-18 JP JP8627A patent/JP2000216409A/ja active Pending
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002076371A (ja) * | 2000-06-12 | 2002-03-15 | Fuji Electric Co Ltd | 半導体装置 |
US8916929B2 (en) | 2004-06-10 | 2014-12-23 | Power Integrations, Inc. | MOSFET having a JFET embedded as a body diode |
JP2008519447A (ja) * | 2004-11-08 | 2008-06-05 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 半導体装置及びその使用乃至製造方法 |
JP2008523596A (ja) * | 2004-12-10 | 2008-07-03 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 半導体デバイスおよび半導体デバイスの製造方法 |
US8629525B2 (en) | 2005-11-15 | 2014-01-14 | Power Integrations, Inc. | Second contact schottky metal layer to improve GaN schottky diode performance |
JP2012142590A (ja) * | 2005-12-27 | 2012-07-26 | Qspeed Semiconductor Inc | 超高速リカバリダイオード |
JP2009521817A (ja) * | 2005-12-27 | 2009-06-04 | キュースピード セミコンダクター インコーポレーテッド | 超高速リカバリダイオード |
US8497563B2 (en) | 2007-09-21 | 2013-07-30 | Robert Bosch Gmbh | Semiconductor device and method for its manufacture |
JP2010539719A (ja) * | 2007-09-21 | 2010-12-16 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 半導体装置 |
JP2009130002A (ja) * | 2007-11-20 | 2009-06-11 | Nippon Inter Electronics Corp | Jbsおよびmosfet |
JP2014150286A (ja) * | 2008-05-21 | 2014-08-21 | Cree Inc | 電流サージ能力を有する接合型バリアショットキーダイオード |
JP2010147399A (ja) * | 2008-12-22 | 2010-07-01 | Shindengen Electric Mfg Co Ltd | トレンチショットキバリアダイオード |
US8633094B2 (en) | 2011-12-01 | 2014-01-21 | Power Integrations, Inc. | GaN high voltage HFET with passivation plus gate dielectric multilayer structure |
US8940620B2 (en) | 2011-12-15 | 2015-01-27 | Power Integrations, Inc. | Composite wafer for fabrication of semiconductor devices |
US8928037B2 (en) | 2013-02-28 | 2015-01-06 | Power Integrations, Inc. | Heterostructure power transistor with AlSiN passivation layer |
US11469333B1 (en) | 2020-02-19 | 2022-10-11 | Semiq Incorporated | Counter-doped silicon carbide Schottky barrier diode |
Also Published As
Publication number | Publication date |
---|---|
EP1022843A2 (en) | 2000-07-26 |
US6252288B1 (en) | 2001-06-26 |
EP1022843A3 (en) | 2001-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000216409A (ja) | 整流装置およびパルス幅変調モ―タ制御回路 | |
US7518197B2 (en) | Power semiconductor device | |
US5702961A (en) | Methods of forming insulated gate bipolar transistors having built-in freewheeling diodes and transistors formed thereby | |
US6365462B2 (en) | Methods of forming power semiconductor devices having tapered trench-based insulating regions therein | |
US9012954B2 (en) | Adjustable field effect rectifier | |
US6392273B1 (en) | Trench insulated-gate bipolar transistor with improved safe-operating-area | |
EP0854518A1 (en) | Trench insulated gate bipolar transistor | |
EP1203411A1 (en) | High power rectifier | |
WO1998057378A9 (en) | Latch-up free power mos-bipolar transistor | |
KR20040058318A (ko) | 더 깊은 트렌치계 소오스 전극 안으로 신장하는 교차트렌치계 게이트 전극을 구비한 종형 mosfet 및 그제조방법 | |
US6399998B1 (en) | High voltage insulated-gate bipolar switch | |
WO2006036236A1 (en) | High voltage fet with conductivity modulation | |
US20150187877A1 (en) | Power semiconductor device | |
KR100514398B1 (ko) | 실리콘 카바이드 전계제어 바이폴라 스위치 | |
EP2232559B1 (en) | Adjustable field effect rectifier | |
US9806152B2 (en) | Vertical insulated gate turn-off thyristor with intermediate p+ layer in p-base | |
JPH10163469A (ja) | ダイオードおよびその駆動方法 | |
US8067797B2 (en) | Variable threshold trench IGBT with offset emitter contacts | |
JPH09186323A (ja) | 電力用絶縁ゲートバイポーラトランジスタ | |
JP2000243756A (ja) | 水平バイポーラ型電界効果トランジスタ及びその製造方法 | |
JP2000311998A (ja) | 絶縁ゲートターンオフサイリスタ | |
KR20230117856A (ko) | 반도체 소자 및 이를 포함하는 3상 인버터 | |
JP2009158643A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060403 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060821 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060824 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061121 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070403 |