功率二极管的器件结构
技术领域
本发明涉及一种半导体器件结构,具体涉及一种功率二极管的器件结构。
背景技术
功率二极管器件是不断发展的功率-电子系统的内在驱动力,具有节约能源、动态控制、噪音减少的优点。功率半导体主要应用于对能源与负载之间的能量进行控制,并且应当拥有精度高、速度快和功耗低的特点。
现有的PIN(P+-N--N+)二极管如图1所示,包括元胞101、终端区102,终端区102设置于元胞101的外围;器件的阴极由器件背面引出,器件阴极的上方为终端区102和元胞101的N型衬底10,N型衬底10的上方为N型外延区20;器件的阳极位于N型外延区20的表面,N型外延区20内分布有多块P型重掺杂区40,P型重掺杂区40与N型外延区20间隔交替排列;器件的阳极上方有金属引线60,金属引线60分别通过接触孔50与元胞101区域内的P型重掺杂区40接触;金属引线60、接触孔50、P型重掺杂区40与N型外延区20以及N型衬底10形成PIN功率二极管。
这种PIN二极管在使用过程中,反向偏压时,其I区内的电场成梯形分布,可以承受较大的反向击穿电压;正向开启时,其I区内充满了少数载流子致使电阻下降,可以承受较大的导通电流。但是,开启过程中充满I区的少数载流子,在器件关闭时需要有较长的时间将这些载流子进行释放,这就是通常所说的电流拖尾现象。
由于PIN二极管存在这部分额外的损耗,导致器件不能应用于高端的绿色节能产品中。为解决这一问题,常用的方法是工艺上使用电子伏兆,或对I区进行掺金或铂,以制造缺陷,从而能够在器件关断时利用这些缺陷快速释放少数载流子。但是由于缺陷的存在,会影响器件开启时的导通能力;而使用金或铂重金属,不仅容易污染设备,而且会增加制造成本。
发明内容
本发明所要解决的技术问题是提供一种功率二极管的器件结构,它可以降低电流拖尾现象。
为解决上述技术问题,本发明功率二极管的器件结构的技术解决方案为:
包括元胞、终端区,终端区设置于元胞的外围;器件的阴极由器件背面引出,器件阴极的上方为终端区和元胞的N型衬底,N型衬底的上方为N型外延区;器件的阳极位于N型外延区的表面,N型外延区内分布有多块P型重掺杂区,P型重掺杂区与N型外延区间隔交替排列;所述器件的阳极上方有金属引线,金属引线分别通过掺杂区接触孔、外延区接触孔与元胞区域内的P型重掺杂区和N型外延区交替并行接触;所述金属引线、掺杂区接触孔、P型重掺杂区与N型外延区以及N型衬底形成PIN功率二极管;所述金属引线、外延区接触孔与N型外延区以及N型衬底形成金属半导体接触的肖特基二极管。
所述P型重掺杂区与N型外延区之间有场氧化膜,场氧化膜的表面与P型重掺杂区的水平方向之间的夹角不大于30度。
所述外延区接触孔的横向尺寸不小于掺杂区接触孔的横向尺寸。
所述元胞区域内的P型重掺杂区的面积比外延区接触孔的面积至少大一个数量级。
所述P型重掺杂区的形状是方形、圆形、矩形、六边形中的一种或几种。
所述外延区接触孔的形状是圆形、方形或者长条形。
所述掺杂区接触孔、外延区接触孔内为钨栓,或者是直接填入的金属。
本发明可以达到的技术效果是:
本发明在器件正向导通时,由于肖特基二极管的开启阈值电压低,能够提高整个器件的开启速度。
本发明在器件反向阻断时,PIN二极管的N型外延区中形成大面积的耗尽区,使肖特基二极管被耗尽区隔离,因此不存在击穿的风险。
本发明在器件开启阶段,N型外延区充满了少数载流子,在关断后通过肖特基二极管快速释放,能够降低电流拖尾现象,降低器件的损耗。
本发明能够实现功率二极管器件的高耐压能力,快速开启,以及反向关断时的快速恢复,降低开关损耗。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是现有技术PIN二极管器件结构的示意图;
图2是本发明功率二极管的器件结构的示意图;
图3是本发明的器件在反向偏压下的阻断原理示意图;
图4、图5是场氧化膜的表面与P型重掺杂区的水平方向之间不同的夹角所形成的耗尽层的示意图。
图中附图标记说明:
101为元胞, 102为终端区,
10为N型衬底, 20为N型外延区,
30为场氧化膜, 40为P型重掺杂区,
50为接触孔, 51为掺杂区接触孔,
52为外延区接触孔, 60为金属引线。
具体实施方式
如图2所示,本发明功率二极管的器件结构,包括元胞101、终端区102,终端区102设置于元胞101的外围;
器件的阴极由器件背面引出,器件阴极的上方为终端区102和元胞101的N型衬底10,N型衬底10的上方为N型外延区20;
器件的阳极位于N型外延区20的表面,N型外延区20内分布有多块P型重掺杂区40,P型重掺杂区40与N型外延区20间隔交替排列;
P型重掺杂区40的形状可以是方形、圆形、矩形、六边形中的一种或几种。
器件的阳极上方有金属引线60,金属引线60分别通过掺杂区接触孔51、外延区接触孔52与元胞101区域内的P型重掺杂区40和N型外延区20交替并行接触;
外延区接触孔52的形状可以是圆形、方形,也可以是长条形。
掺杂区接触孔51、外延区接触孔52内可以为钨栓,也可以是直接填入的金属。
金属引线60、掺杂区接触孔51、P型重掺杂区40与N型外延区20以及N型衬底10形成PIN功率二极管;
金属引线60、外延区接触孔52与N型外延区20以及N型衬底10形成金属半导体接触的肖特基二极管;为了确保外延区接触孔52与N型外延区20的接触效率,提高金属填入的均一性,外延区接触孔52的横向尺寸不小于掺杂区接触孔51的横向尺寸;
元胞101区域内的P型重掺杂区40的面积比外延区接触孔52的面积至少大一个数量级。
本发明在反向偏压下的阻断原理如图3所示,在器件反向阻断时,PIN二极管的N型外延区20中形成大面积的耗尽区,使肖特基二极管被耗尽区隔离,因此不存在击穿的风险。
在元胞区域为了进一步提高器件的耐压能力,P型重掺杂区40与N型外延区20之间有场氧化膜30,场氧化膜30的表面与P型重掺杂区40的水平方向之间的夹角θ不大于30度。
场氧化膜30的表面与P型重掺杂区40的水平方向之间的夹角θ大小不同,会形成不同厚度的耗尽层。如图4所示,当夹角θ为90度时,耗尽层为带形。如图4所示,当夹角θ不大于30度时,由于浓度较高的P型重掺杂区40需要提供额外多的P型杂质来与相同面积的N型外延区20进行耗尽,因此在P型重掺杂区40侧的场氧化膜边界处的耗尽区将增厚,从而实现提高击穿电压的作用。