CN105140112B - 一种功率二极管及其制备方法 - Google Patents
一种功率二极管及其制备方法 Download PDFInfo
- Publication number
- CN105140112B CN105140112B CN201510353667.4A CN201510353667A CN105140112B CN 105140112 B CN105140112 B CN 105140112B CN 201510353667 A CN201510353667 A CN 201510353667A CN 105140112 B CN105140112 B CN 105140112B
- Authority
- CN
- China
- Prior art keywords
- area
- areas
- preparation
- layer
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 84
- 150000002500 ions Chemical class 0.000 claims description 69
- 239000000377 silicon dioxide Substances 0.000 claims description 42
- 229910052710 silicon Inorganic materials 0.000 claims description 37
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 36
- 239000010703 silicon Substances 0.000 claims description 36
- 230000000873 masking effect Effects 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 30
- 238000002513 implantation Methods 0.000 claims description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 24
- 229910052757 nitrogen Inorganic materials 0.000 claims description 20
- 239000002019 doping agent Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 12
- 238000002347 injection Methods 0.000 claims description 12
- 239000007924 injection Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 6
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 claims description 6
- 239000003638 chemical reducing agent Substances 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 6
- 230000008020 evaporation Effects 0.000 claims description 6
- 238000001704 evaporation Methods 0.000 claims description 6
- 239000001257 hydrogen Substances 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000003795 chemical substances by application Substances 0.000 claims description 3
- 238000011084 recovery Methods 0.000 abstract description 26
- 230000002441 reversible effect Effects 0.000 abstract description 22
- 239000000463 material Substances 0.000 abstract description 13
- 239000000203 mixture Substances 0.000 description 5
- 230000002829 reductive effect Effects 0.000 description 5
- 239000000243 solution Substances 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000004153 renaturation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种功率二极管，包括从下到上依次设置的阴极N+区、耐压层和阳极P+区，阴极N+区包括横向设置的两个N+区，N+区中间设置有N区。还公开了该功率二极管的制备方法，将P+区的Si材料用SiGe材料代替，且阴极设置为N+/N/N+结构，大大降低了反向恢复峰值电流，有效缩短了二极管的反向恢复时间，能够同时获得更低的通态压降和更快的开关速度。且利用穿通设计减小漂移区厚度，不仅有利于降低通态压降，而且有利于降低存储电荷和由此引起的反向恢复功耗；该功率二极管的制备方法采用外延和多次离子注入相结合来保证形成较好的N+区和N区，极大的节约了能源并提升电能利用率。
Description
技术领域
本发明属于半导体器件技术领域，涉及一种功率二极管，本发明还涉及该功率二极管的制备方法。
背景技术
电力电子器件是一种能够实现电能高效率应用和精确控制的电力半导体器件，是电力电子技术的基础。日益严重的能源和环境问题使得人们对电能的变换效率、品质愈来愈关注，也引导了功率器件沿着高效率、高频率、高耐压、高功率、集成化、智能化等方向迅速发展。在许多工作条件下，这些器件需要一个与之反并联的二极管以提供续流通道，减少电容的充放电时间，同时抑制因负载电流瞬时反向而感应的高电压。其中续流二极管的反向特性对施加于有源元件的尖峰电压及电路的效率产生很大影响，要求具有良好的快速和软恢复特性。
二极管和一般开关的不同在于，“开”与“关”由所加电压的极性决定。传统的功率二极管虽然具有较低的正向压降、较好的阻断能力、造价低廉、制作简单，然而它的反向恢复性能较差。为减少开态时的贮存电荷量获得较快的开关速度，常利用金和铂的扩散以及通过高能电子辐照等引入复合中心的方法减少少子寿命，这样又会造成二极管的硬恢复特性差及漏电流较大，同时也不易于集成。
发明内容
本发明的目的是提供一种功率二极管，解决了现有二极管存在的反向恢复性能差的问题。
本发明的另一目的是提供上述功率二极管的制备方法。
本发明所采用的第一种技术方案是：一种功率二极管，包括从下到上依次设置的阴极N+区、耐压层和阳极P+区，阴极N+区包括横向设置的两个N+区，N+区中间设置有N区。
本发明第一种技术方案的特点还在于：
阳极P+区的掺杂剂为B离子和Ge离子，Ge离子的浓度为0.5×1022cm-2～1×1022cm-2，N+区和N区的掺杂剂为P离子。
阴极N+区和阳极P+区均采用欧姆接触形成电极。
耐压层厚度为10um～13um，宽度为6um～12um。
N+区厚度为3um～5um，宽度为2um～4um。
N区厚度为0.8um～1.2um，宽度为5um～7um。
本发明所采用的第二种技术方案是：功率二极管的制备方法，该功率二极管包括从下到上依次设置的阴极N+区、耐压层和阳极P+区，阴极N+区包括横向设置的两个N+区，N+区中间设置有N区；
阳极P+区的掺杂剂为B离子和Ge离子，Ge离子的浓度为0.5×1022cm-2～1×1022cm-2；
N+区和N区的掺杂剂为P离子；
阴极N+区和阳极P+区均采用欧姆接触形成电极；
耐压层厚度为10um～13um，宽度为6um～12um；
N+区厚度为3um～5um，宽度为2um～4um；
N区厚度为0.8um～1.2um，宽度为5um～7um；
具体按照以下步骤实施：
步骤1：制备衬底；
步骤2：在步骤1的衬底上生长一层二氧化硅，在二氧化硅上涂一层光刻胶构成掩蔽层；
步骤3：对步骤2的掩蔽层进行刻蚀，使衬底两侧需要注入P离子的N+区裸露出来；
步骤4：对步骤3裸露出来的衬底进行P离子注入，注入剂量为1.2×1017cm-2；
步骤5：刻蚀掩蔽层剩余的二氧化硅和光刻胶；
步骤6：使用氮气，在900～1100℃下退火4～6分钟；
步骤7：外延本征硅；
步骤8：在步骤7的本征硅表面生长一层厚度为2～4um二氧化硅，在二氧化硅上涂一层光刻胶构成掩蔽层；
步骤9：对步骤8的掩蔽层进行刻蚀，使两个N+区之间需要注入P离子的N区裸露出来；
步骤10：对步骤9裸露出来本征硅进行P离子注入，注入剂量为1.2×1013cm-2；
步骤11：刻蚀掉掩蔽层剩余的二氧化硅和光刻胶；
步骤12：重复步骤2～5；
步骤13：使用氮气，在1000～1200℃下退火45～55分钟，完成N+区和N区的制备；
步骤14：沿径向进行反转，反转之后首先进行B离子注入，注入剂量为1×1016cm-2，然后进行Ge离子注入，注入剂量为0.5×1019cm-2～1×1019cm-2；
步骤15：使用氮气，在800～1000℃下退火1～3分钟，完成阳极P+区的制备；
步骤16：双面蒸铝形成阴极和阳极欧姆接触，并作二氧化硅钝化保护，最终形成功率二极管。
本发明第二种技术方案的特点还在于：
步骤1中制备衬底使用沿<111>方向生长的硅单晶制作厚度为13.0～13.1的衬底。
步骤7中外延本征硅的具体方法为：在1100～1300℃高温下使用氢气作为还原剂，外延时间为9～11min，形成厚度为0.9～1.1um的本征硅区。
本发明的有益效果是：一种功率二极管，将P+区的Si材料用SiGe材料代替，且阴极设置为N+/N/N+结构，大大降低了反向恢复峰值电流，有效缩短了二极管的反向恢复时间，能够同时获得更低的通态压降和更快的开关速度。且利用穿通设计减小漂移区厚度，不仅有利于降低通态压降，而且有利于降低存储电荷和由此引起的反向恢复功耗；该功率二极管的制备方法采用外延和多次离子注入相结合来保证形成较好的N+区和N区，极大的节约了能源并提升电能利用率。
附图说明
图1是本发明一种功率二极管的结构示意图；
图2是本发明制备功率二极管的流程图；
图3是不同二极管的反向恢复特性对比曲线；
图4是本发明一种功率二极管中Ge含量对二极管反向恢复特性的影响；
图5是本发明一种功率二极管中Ge含量对二极管反向阻断特性的影响；
图6是本发明一种功率二极管中Ge含量对二极管正向导通特性的影响。
图中，1.阴极N+区，2.耐压层，3.阳极P+区，4.N+区，5.N区。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
本发明一种功率二极管的结构如图1所示，包括从下到上依次设置的阴极N+区1、耐压层2和阳极P+区3，阴极N+区1包括横向设置的两个N+区4，N+区4中间设置有N区5，阳极P+区3的掺杂剂为B离子和Ge离子，Ge离子的浓度为0.5×1022cm-2～1×1022cm-2，N+区4和N区5的掺杂剂为P离子，耐压层2厚度为10um～13um，宽度为6um～12um，N+区4厚度为3um～5um，宽度为2um～4um，N区5厚度为0.8um～1.2um，宽度为5um～7um，阴极N+区1和阳极P+区3均采用欧姆接触形成电极。
功率二极管的制备方法，包括从下到上依次设置的阴极N+区1、耐压层2和阳极P+区3，阴极N+区1包括横向设置的两个N+区4，N+区4中间设置有N区5，阳极P+区3的掺杂剂为B离子和Ge离子，Ge离子的含量为10％～20％，N+区4和N区5的掺杂剂为P离子，耐压层2厚度为10um～13um，宽度为6um～12um，N+区4厚度为3um～5um，宽度为2um～4um，N区5厚度为0.8um～1.2um，宽度为5um～7um，阴极N+区1和阳极P+区3均采用欧姆接触形成电极；
具体按照以下步骤实施，如图2所示：
步骤1：制备衬底；
制备衬底使用沿<111>方向生长的硅单晶制作厚度为13.0～13.1um的衬底；
步骤2：在步骤1的衬底上生长一层二氧化硅，在二氧化硅上涂一层光刻胶构成掩蔽层；
步骤3：对步骤2的掩蔽层进行刻蚀，使衬底两侧需要注入P离子的N+区4裸露出来；
步骤4：对步骤3裸露出来的衬底进行P离子注入，注入剂量为1.2×1017cm-2；
步骤5：刻蚀掩蔽层剩余的二氧化硅和光刻胶；
步骤6：使用氮气，在900～1100℃下退火4～6分钟；
步骤7：外延本征硅；
外延本征硅的具体方法为：在1100～1300℃高温下使用氢气作为还原剂，外延时间为9～11min，形成厚度为0.9～1.1um的本征硅区；
步骤8：在步骤7的本征硅表面生长一层厚度为2～4um二氧化硅，在二氧化硅上涂一层光刻胶构成掩蔽层；
步骤9：对步骤8的掩蔽层进行刻蚀，使两个N+区4之间需要注入P离子的N区5裸露出来；
步骤10：对步骤9裸露出来本征硅进行P离子注入，注入剂量为1.2×1013cm-2；
步骤11：刻蚀掉掩蔽层剩余的二氧化硅和光刻胶；
步骤12：重复步骤2～5；
步骤13：使用氮气，在1000～1200℃下退火45～55分钟，完成N+区4和N区5的制备；
步骤14：沿径向进行反转，反转之后首先进行B离子注入，注入剂量为1×1016cm-2，然后进行Ge离子注入，注入剂量为0.5×1019cm-2～1×1019cm-2；
步骤15：使用氮气，在800～1000℃下退火1～3分钟，完成阳极P+区3的制备；
步骤16：双面蒸铝形成阴极和阳极欧姆接触，并作二氧化硅钝化保护，最终形成功率二极管。
实施例1
功率二极管的制备方法，该功率二极管包括从下到上依次设置的阴极N+区1、耐压层2和阳极P+区3，阴极N+区1包括横向设置的两个N+区4，N+区4中间设置有N区5，阳极P+区3的掺杂剂为B离子和Ge离子，Ge离子的含量为10％～20％，N+区4和N区5的掺杂剂为P离子，耐压层2厚度为10um，宽度为6um，N+区4厚度为3um，宽度为2um，N区5厚度为0.8um，宽度为5um，阴极N+区1和阳极P+区3均采用欧姆接触形成电极；
具体按照以下步骤实施，如图2所示：
步骤1：制备衬底；
制备衬底使用沿<111>方向生长的硅单晶制作厚度为13.0um的衬底；
步骤2：在步骤1的衬底上生长一层二氧化硅，在二氧化硅上涂一层光刻胶构成掩蔽层；
步骤3：对步骤2的掩蔽层进行刻蚀，使衬底两侧需要注入P离子的N+区4裸露出来；
步骤4：对步骤3裸露出来的衬底进行P离子注入，注入剂量为1.2×1017cm-2；
步骤5：刻蚀掩蔽层剩余的二氧化硅和光刻胶；
步骤6：使用氮气，在900℃下退火4分钟；
步骤7：外延本征硅；
外延本征硅的具体方法为：在1100℃高温下使用氢气作为还原剂，外延时间为9min，形成厚度为0.9um的本征硅区；
步骤8：在步骤7的本征硅表面生长一层厚度为2um二氧化硅，在二氧化硅上涂一层光刻胶构成掩蔽层；
步骤9：对步骤8的掩蔽层进行刻蚀，使两个N+区4之间需要注入P离子的N区5裸露出来；
步骤10：对步骤9裸露出来本征硅进行P离子注入，注入剂量为1.2×1013cm-2；
步骤11：刻蚀掉掩蔽层剩余的二氧化硅和光刻胶；
步骤12：重复步骤2～5；
步骤13：使用氮气，在1000℃下退火45分钟，完成N+区4和N区5的制备；
步骤14：沿径向进行反转，反转之后首先进行B离子注入，注入剂量为1×1016cm-2，然后进行Ge离子注入，注入剂量为1×1019cm-2；
步骤15：使用氮气，在800℃下退火1分钟，完成阳极P+区3的制备；
步骤16：双面蒸铝形成阴极和阳极欧姆接触，并作二氧化硅钝化保护，最终形成功率二极管。
实施例2
功率二极管的制备方法，该功率二极管包括从下到上依次设置的阴极N+区1、耐压层2和阳极P+区3，阴极N+区1包括横向设置的两个N+区4，N+区4中间设置有N区5，阳极P+区3的掺杂剂为B离子和Ge离子，Ge离子的浓度为0.5×1022cm-2～1×1022cm-2，N+区4和N区5的掺杂剂为P离子，耐压层2厚度为12um，宽度为9um，N+区4厚度为4um，宽度为3um，N区5厚度为1um，宽度为6um，阴极N+区1和阳极P+区3均采用欧姆接触形成电极；
具体按照以下步骤实施，如图2所示：
步骤1：制备衬底；
制备衬底使用沿<111>方向生长的硅单晶制作厚度为13.05um的衬底；
步骤2：在步骤1的衬底上生长一层二氧化硅，在二氧化硅上涂一层光刻胶构成掩蔽层；
步骤3：对步骤2的掩蔽层进行刻蚀，使衬底两侧需要注入P离子的N+区4裸露出来；
步骤4：对步骤3裸露出来的衬底进行P离子注入，注入剂量为1.2×1017cm-2；
步骤5：刻蚀掩蔽层剩余的二氧化硅和光刻胶；
步骤6：使用氮气，在1000℃下退火5分钟；
步骤7：外延本征硅；
外延本征硅的具体方法为：在1200℃高温下使用氢气作为还原剂，外延时间为10min，形成厚度为1um的本征硅区；
步骤8：在步骤7的本征硅表面生长一层厚度为3um二氧化硅，在二氧化硅上涂一层光刻胶构成掩蔽层；
步骤9：对步骤8的掩蔽层进行刻蚀，使两个N+区4之间需要注入P离子的N区5裸露出来；
步骤10：对步骤9裸露出来本征硅进行P离子注入，注入剂量为1.2×1013cm-2；
步骤11：刻蚀掉掩蔽层剩余的二氧化硅和光刻胶；
步骤12：重复步骤2～5；
步骤13：使用氮气，在1000～1200℃下退火50分钟，完成N+区4和N区5的制备；
步骤14：沿径向进行反转，反转之后首先进行B离子注入，注入剂量为1×1016cm-2，然后进行Ge离子注入，注入剂量为0.5×1019cm-2；
步骤15：使用氮气，在900℃下退火2分钟，完成阳极P+区3的制备；
步骤16：双面蒸铝形成阴极和阳极欧姆接触，并作二氧化硅钝化保护，最终形成功率二极管。
实施例3
功率二极管的制备方法，该功率二极管包括从下到上依次设置的阴极N+区1、耐压层2和阳极P+区3，阴极N+区1包括横向设置的两个N+区4，N+区4中间设置有N区5，阳极P+区3的掺杂剂为B离子和Ge离子，Ge离子的浓度为0.5×1022cm-2～1×1022cm-2，N+区4和N区5的掺杂剂为P离子，耐压层2厚度为10um～13um，宽度为6um～12um，N+区4厚度为3um～5um，宽度为2um～4um，N区5厚度为0.8um～1.2um，宽度为5um～7um，阴极N+区1和阳极P+区3均采用欧姆接触形成电极；
具体按照以下步骤实施，如图2所示：
步骤1：制备衬底；
制备衬底使用沿<111>方向生长的硅单晶制作厚度为13.1um的衬底；
步骤2：在步骤1的衬底上生长一层二氧化硅，在二氧化硅上涂一层光刻胶构成掩蔽层；
步骤3：对步骤2的掩蔽层进行刻蚀，使衬底两侧需要注入P离子的N+区4裸露出来；
步骤4：对步骤3裸露出来的衬底进行P离子注入，注入剂量为1.2×1017cm-2；
步骤5：刻蚀掩蔽层剩余的二氧化硅和光刻胶；
步骤6：使用氮气，在1100℃下退火6分钟；
步骤7：外延本征硅；
外延本征硅的具体方法为：在1300℃高温下使用氢气作为还原剂，外延时间为11min，形成厚度为1.1um的本征硅区；
步骤8：在步骤7的本征硅表面生长一层厚度为4um二氧化硅，在二氧化硅上涂一层光刻胶构成掩蔽层；
步骤9：对步骤8的掩蔽层进行刻蚀，使两个N+区4之间需要注入P离子的N区5裸露出来；
步骤10：对步骤9裸露出来本征硅进行P离子注入，注入剂量为1.2×1013cm-2；
步骤11：刻蚀掉掩蔽层剩余的二氧化硅和光刻胶；
步骤12：重复步骤2～5；
步骤13：使用氮气，在1200℃下退火55分钟，完成N+区4和N区5的制备；
步骤14：沿径向进行反转，反转之后首先进行B离子注入，注入剂量为1×1016cm-2，然后进行Ge离子注入，注入剂量为0.8×1019cm-2；
步骤15：使用氮气，在1000℃下退火3分钟，完成阳极P+区3的制备；
步骤16：双面蒸铝形成阴极和阳极欧姆接触，并作二氧化硅钝化保护，最终形成功率二极管。
一种功率二极管，将P+区的Si材料用SiGe材料代替，且阴极设置为N+/N/N+结构，大大降低了反向恢复峰值电流，有效缩短了二极管的反向恢复时间，能够同时获得更低的通态压降和更快的开关速度。且利用穿通设计减小漂移区厚度，不仅有利于降低通态压降，而且有利于降低存储电荷和由此引起的反向恢复功耗；该功率二极管的制备方法采用外延和多次离子注入相结合来保证形成较好的N+区和N区，极大的节约了能源并提升电能利用率。
图3是不同二极管的反向恢复特性对比曲线，从图中可以看出，具有SiGe材料的二极管和Si材料的二极管的反向恢复峰值电流都明显比PiN二极管的小了很多，且反向恢复时间也有很大程度的缩减。再单独对比SiGe材料的二极管和Si材料的二极管，可看出SiGe材料的二极管比Si二极管的反向恢复时间缩短了三分之一以上，恢复特性也有很大的提高。
图4到图6是功率二极管中Ge含量对二极管反向恢复特性、反向阻断特性和正向导通特性的影响，从图中可以看出，随着Ge含量的增加，反向恢复时间明显变短，30％Ge含量的二极管比同结构的Si二极管的反向恢复时间缩短了三分之一以上，Si二极管不但反向恢复时间最长，软恢复特性也最差。随着Ge含量增加，不仅反向恢复时间变短，软恢复特性也增加了很多，30％Ge含量的软恢复因子是10％含量的1.67倍。但是，从材料生长角度考虑，由于Si和Ge的晶格失配率为4.17％，应变SiGe层的厚度存在一个临界厚度。当SiGe薄膜的厚度超过临界厚度时，应变被弛豫，产生失配位错，从而破坏了材料和器件的物理性能。Ge含量的增加会导致临界厚度的变小，因此Ge的含量不能一味增加，综合考虑10％-20％Ge含量比较合理。
Claims (5)
1.功率二极管的制备方法，其特征在于，该功率二极管包括从下到上依次设置的阴极N+区(1)、耐压层(2)和阳极P+区(3)，所述阴极N+区(1)包括横向设置的两个N+区(4)，所述N+区(4)中间设置有N区(5)；
具体按照以下步骤实施：
步骤1：制备衬底；
步骤2：在步骤1的衬底上生长一层二氧化硅，在二氧化硅上涂一层光刻胶构成掩蔽层；
步骤3：对步骤2的掩蔽层进行刻蚀，使衬底两侧需要注入P离子的N+区(4)裸露出来；
步骤4：对步骤3裸露出来的衬底进行P离子注入，注入剂量为1.2×1017cm-2；
步骤5：刻蚀掩蔽层剩余的二氧化硅和光刻胶；
步骤6：使用氮气，在900～1100℃下退火4～6分钟；
步骤7：外延本征硅；
步骤8：在步骤7的本征硅表面生长一层厚度为2～4um二氧化硅，在二氧化硅上涂一层光刻胶构成掩蔽层；
步骤9：对步骤8的掩蔽层进行刻蚀，使两个N+区(4)之间需要注入P离子的N区(5)裸露出来；
步骤10：对步骤9裸露出来本征硅进行P离子注入，注入剂量为1.2×1013cm-2；
步骤11：刻蚀掉掩蔽层剩余的二氧化硅和光刻胶；
步骤12:重复步骤2～5；
步骤13：使用氮气，在1000～1200℃下退火45～55分钟，完成N+区(4)和N区(5)的制备；
步骤14：沿径向进行反转，反转之后首先进行B离子注入，注入剂量为1×1016cm-2，然后进行Ge离子注入，注入剂量为0.5×1019cm-2～1×1019cm-2；
步骤15：使用氮气，在800～1000℃下退火1～3分钟，完成阳极P+区(3)的制备；
步骤16：双面蒸铝形成阴极和阳极欧姆接触，并作二氧化硅钝化保护，最终形成功率二极管。
2.根据权利要求1所述的功率二极管的制备方法，其特征在于，所述N+区(4)厚度为3um～5um，宽度为2um～4um，所述N区(5)厚度为0.8um～1.2um，宽度为5um～7um。
3.根据权利要求1所述的功率二极管的制备方法，其特征在于，所述阳极P+区(3)的掺杂剂为B离子和Ge离子，所述Ge离子的浓度为0.5×1022cm-2～1×1022cm-2，所述N+区(4)和N区(5)的掺杂剂为P离子。
4.根据权利要求1所述的功率二极管的制备方法，其特征在于，所述步骤1中制备衬底使用沿<111>方向生长的硅单晶制作厚度为13.0～13.1um的衬底。
5.根据权利要求1所述的功率二极管的制备方法，其特征在于，所述步骤7中外延本征硅的具体方法为：在1100～1300℃高温下使用氢气作为还原剂，外延时间为9～11min，形成厚度为0.9～1.1um的本征硅区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510353667.4A CN105140112B (zh) | 2015-06-24 | 2015-06-24 | 一种功率二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510353667.4A CN105140112B (zh) | 2015-06-24 | 2015-06-24 | 一种功率二极管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105140112A CN105140112A (zh) | 2015-12-09 |
| CN105140112B true CN105140112B (zh) | 2018-09-25 |
Family
ID=54725418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510353667.4A Active CN105140112B (zh) | 2015-06-24 | 2015-06-24 | 一种功率二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105140112B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109659236B (zh) * | 2018-12-17 | 2022-08-09 | 吉林华微电子股份有限公司 | 降低vdmos恢复时间的工艺方法及其vdmos半导体器件 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1172351A (zh) * | 1997-06-13 | 1998-02-04 | 清华大学 | 大功率快速软恢复二极管siod管芯结构 |
| CN1173046A (zh) * | 1997-06-13 | 1998-02-11 | 清华大学 | 大功率软恢复隧道二极管spbd管芯结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000332263A (ja) * | 1999-05-17 | 2000-11-30 | Fuji Electric Co Ltd | スイッチングダイオード |
-
2015
- 2015-06-24 CN CN201510353667.4A patent/CN105140112B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1172351A (zh) * | 1997-06-13 | 1998-02-04 | 清华大学 | 大功率快速软恢复二极管siod管芯结构 |
| CN1173046A (zh) * | 1997-06-13 | 1998-02-11 | 清华大学 | 大功率软恢复隧道二极管spbd管芯结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105140112A (zh) | 2015-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102569067B (zh) | 一种平面高压超快软恢复二极管的制造方法 | |
| CN102354704B (zh) | 具有高反向阻断性能肖特基二极管制造方法 | |
| CN101740641B (zh) | 一种半导体器件 | |
| CN103000698B (zh) | 一种SiC结势垒肖特基二极管及其制作方法 | |
| CN102779840B (zh) | 一种具有终端深能级杂质层的igbt | |
| CN104241338B (zh) | 一种SiC金属氧化物半导体晶体管及其制作方法 | |
| CN102544114B (zh) | 一种积累型槽栅二极管 | |
| CN102723363B (zh) | 一种vdmos器件及其制作方法 | |
| CN103746002B (zh) | 一种台阶形沟槽-场限环复合终端结构 | |
| CN101540283A (zh) | 场限环结构的4H-SiC PiN/肖特基二极管制作方法 | |
| CN103943688B (zh) | 一种肖特基势垒二极管器件结构及其制作方法 | |
| CN113571415B (zh) | Igbt器件及其制作方法 | |
| CN104037235A (zh) | 一种快速软恢复功率开关二极管及其制备方法 | |
| CN104409485A (zh) | 具有低反向传输电容抗闩锁结构的平面栅igbt及其制造方法 | |
| CN101859703B (zh) | 低开启电压二极管的制备方法 | |
| CN106601826A (zh) | 一种快恢复二极管及其制作方法 | |
| CN101866855B (zh) | 一种高压功率快恢复平面二极管芯片制造方法 | |
| CN102779839A (zh) | 一种具有深能级杂质注入的绝缘栅双极性晶体管 | |
| CN102709317B (zh) | 一种低开启电压二极管 | |
| CN102376777A (zh) | 具有低正向压降的结势垒型肖特基 | |
| CN110429077A (zh) | 一种适用于功率半导体器件的抗单粒子烧毁结构 | |
| CN105140112B (zh) | 一种功率二极管及其制备方法 | |
| CN103367140B (zh) | 一种基于碳化硅的脉冲功率半导体开关的制造方法 | |
| CN102456748A (zh) | 一种肖特基二极管及其制造方法 | |
| CN104103513A (zh) | 一种高反压肖特基二极管制造工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210119 Address after: Room 11228, 12 / F, unit 1, building 3, yicuiyuan Xi'an (phase II), east of Tangyan South Road, high tech Zone, Xi'an City, Shaanxi Province, 710065 Patentee after: Xi'an Guochuang Electronics Co.,Ltd. Address before: 710048 No. 5 Jinhua South Road, Shaanxi, Xi'an Patentee before: XI'AN University OF TECHNOLOGY |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240118 Address after: Room 702, Building D, Hesheng Jingguang Center, No. 11 Tangyan Road, High tech Zone, Xi'an City, Shaanxi Province, 710065 Patentee after: Xi'an Yansheng Electronic Technology Co.,Ltd. Address before: Room 11228, 12 / F, unit 1, building 3, yicuiyuan Xi'an (phase II), east of Tangyan South Road, high tech Zone, Xi'an City, Shaanxi Province, 710065 Patentee before: Xi'an Guochuang Electronics Co.,Ltd. |