JP2016046368A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2016046368A JP2016046368A JP2014169293A JP2014169293A JP2016046368A JP 2016046368 A JP2016046368 A JP 2016046368A JP 2014169293 A JP2014169293 A JP 2014169293A JP 2014169293 A JP2014169293 A JP 2014169293A JP 2016046368 A JP2016046368 A JP 2016046368A
- Authority
- JP
- Japan
- Prior art keywords
- region
- drift region
- groove
- semiconductor device
- electric field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】半導体装置100は、半導体基体1と、半導体基体1の主面に形成された第1導電型のドリフト領域2と、ドリフト領域2の主面からドリフト領域2との接合面に向かって形成された溝4と、少なくとも溝4の内部に埋め込まれ、ドリフト領域2との間にダイオードを形成するアノード電極9と、溝4の底部においてアノード電極9に接するように形成された第2導電型の電界緩和領域7と、電界緩和領域7とドリフト領域2に接し、ドリフト領域2よりも高濃度の第1導電型不純物を含む空乏層拡散防止領域6とを有する。
【選択図】図1
Description
[半導体装置の構成]
図1を参照して、本発明の第1実施形態に係る半導体装置100の構成を説明する。N型高濃度(N+型)の炭化珪素基体である半導体基体1の主面に、N型低濃度(N−型)のSiC層であるドリフト領域2が形成されている。ドリフト領域2の主面(半導体基体1と接する主面とは反対側の主面)からドリフト領域2の内部へ向けて溝4が選択的に形成されている。また、溝4の角部は丸く形成されている。
次に、図1に示す半導体装置100の基本的な動作について、図2(a)及び図2(b)を参照して説明する。
アノード電極9を基準としてカソード電極10に正の電圧を印加すると、ドリフト領域2とアノード電極9の間の障壁に阻まれ、アノード電極9側の電子はカソード電極10側に移動しないため通常電流は流れない。しかし、電界集中が起こる箇所から逆漏れ電流がカソード電極10からアノード電極9へ流れる。溝構造のダイオードの場合、溝4の角部に電界が集中し逆漏れ電流が流れるが、第1実施形態の構造では溝4の底部を覆うように形成された電界緩和領域7から空乏層11が広がり、溝4の角部の電界が緩和される。これにより、溝4の角部からの逆漏れ電流が抑制される。
アノード電極9を基準としてカソード電極10に負の電圧を印加するとドリフト領域2側の電子がアノード電極9側に移動し、アノード電極9からカソード電極10へ順方向電流13が流れる。この時、溝4の底部のPN接合によるバンド曲りに起因した電界緩和領域7からの空乏層12が残った状態となるが、空乏層拡散防止領域6が空乏層12の拡散を抑制するため、大きな順方向電流13を流すことができる。
次に、第1実施形態の半導体装置100の製造方法について、図5A〜図5Gを参照して説明する。
以上説明したように、第1実施形態によれば、溝4の底部においてアノード電極9に接するように電界緩和領域7が形成される。また、電界緩和領域7を覆うように空乏層拡散防止領域6が形成される。これにより、第1実施形態に係る半導体装置100は、電界緩和領域7の形成によって逆方向耐圧を向上させ、かつ、空乏層拡散防止領域6によって空乏層の広がりを抑制することにより、順方向電流を増加させることができる。
次に、図8を参照して、本発明の第2実施形態に係る半導体装置200について説明する。第2実施形態が第1実施形態と異なるのは、半導体装置200がトランジスタ及びダイオードを有することである。第1実施形態と重複する構成については符号を引用してその説明は省略することとし、以下、相違点を中心として説明を行う。
図8を参照して、第2実施形態に係る半導体装置200の構成を説明する。N型高濃度の炭化珪素基体である半導体基体1の主面に、N型低濃度のSiC層であるドリフト領域2が形成されている。
次に、図8に示す半導体装置200の基本的な動作について説明する。半導体装置200は、ソース電極31の電位を基準として、ドレイン電極30に所定の正の電位を印加した状態でゲート電極24の電位を制御することで、トランジスタとして機能する。すなわち、ゲート電極24とソース電極31間の電圧を所定の閾値電圧以上にすると、ゲート電極24の側面にゲート絶縁膜23を介して隣接するウェル領域20の側面(チャネル部)に反転層が形成される。これにより、トランジスタはオン状態となり、ドレイン電極30からソース電極31へ電流が流れる。
以上説明したように、第2実施形態によれば、溝22の内部にゲート電極24と共にアノード領域27が形成され、溝22の底面においてダイオードが形成される。導通時には、空乏層拡散防止領域28が電界緩和領域29から広がる空乏層を抑制する。これにより、半導体装置200は、ダイオードに流れる電流を増加させることができる。
2 ドリフト領域
3 絶縁膜マスク
4 溝
6 空乏層拡散防止領域
7 電界緩和領域
9 アノード電極
10 カソード電極
11、12、14 空乏層
20 ウェル領域
21 ソース領域
22 溝
23 ゲート絶縁膜
24 ゲート電極
25 層間絶縁膜
26 コンタクトホール
27 アノード領域
28 空乏層拡散防止領域
29 電界緩和領域
30 ドレイン電極
31 ソース電極
Claims (16)
- 半導体基体と、
前記半導体基体の主面に形成された第1導電型のドリフト領域と、
前記ドリフト領域の主面から、前記ドリフト領域との接合面に向かって形成された溝と、
少なくとも溝の内部に埋め込まれ、前記ドリフト領域との間にダイオードを形成するアノード電極と、
前記溝の底部において前記アノード電極に接するように形成された第2導電型の電界緩和領域と、
前記電界緩和領域と前記ドリフト領域に接し、前記ドリフト領域よりも高濃度の第1導電型不純物を含む空乏層拡散防止領域と、
を有することを特徴とする半導体装置。 - 前記アノード電極は、隣り合う前記溝で挟まれた前記ドリフト領域との間にもダイオードを形成することを特徴とする請求項1に記載の半導体装置。
- 前記空乏層拡散防止領域は、前記溝と接しない領域に形成されていることを特徴とする請求項1または2に記載の半導体装置。
- 前記空乏層拡散防止領域は、前記電界緩和領域と前記ドリフト領域との間に形成され、
前記電界緩和領域は、前記ドリフト領域と接しないことを特徴とする請求項1または2に記載の半導体装置。 - 前記電界緩和領域は、前記溝の角部に接していることを特徴とする請求項1〜4のいずれか1項に記載の半導体装置。
- 前記アノード電極は、前記ドリフト領域と異なる材料で形成され、前記ドリフト領域との間にユニポーラ型ダイオードを形成することを特徴とする請求項1〜5のいずれか1項に記載の半導体装置。
- 前記アノード電極は、前記ドリフト領域の材料と異なるバンドギャップの半導体材料で形成されていることを特徴とする請求項1〜6のいずれか1項に記載の半導体装置。
- 前記アノード電極は、前記溝を埋め込むように形成された第1アノード電極と、隣り合う前記溝で挟まれた前記ドリフト領域に接する第2アノード電極との2種類の電極から形成され、
前記第1アノード電極が前記ドリフト領域との間に作るエネルギー障壁の高さは、前記第2アノード電極が前記ドリフト領域との間に作るエネルギー障壁の高さより高いことを特徴とする請求項1〜7のいずれか1項に記載の半導体装置。 - 半導体基体と、
前記半導体基体の主面に形成された第1導電型のドリフト領域と、
前記ドリフト領域の主面から、前記ドリフト領域との接合面に向かって形成された溝と、
前記溝に接し、前記ドリフト領域に形成された第2導電型のウェル領域と、
前記ドリフト領域の主面に接し、前記ウェル領域に形成された第1導電型のソース領域と、
前記溝の側面にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極を被覆する層間絶縁膜と、
前記ウェル領域及び前記ソース領域に接続されたソース電極と、
前記ゲート電極に囲まれた内部に埋め込まれ、前記ドリフト領域との間にダイオードを形成するアノード領域と、
前記ゲート電極の底面に前記ゲート絶縁膜を介して形成された第2導電型の電界緩和領域と、
前記電界緩和領域と前記ドリフト領域に接し、前記ドリフト領域よりも高濃度の第1導電型不純物を含む空乏層拡散防止領域と、
前記半導体基体の主面に対向する裏面とオーミック接続されたドレイン電極と
を有することを特徴とする半導体装置。 - 請求項1〜8のいずれか1項に記載された半導体装置の製造方法であって、
前記ドリフト領域の主面に絶縁膜を堆積し、前記溝の形成部分に開口を有するレジストをマスクにして前記絶縁膜をエッチングしてハードマスクを作製する第1の工程と、
前記ハードマスクの前記開口から表出する前記ドリフト領域を選択的にエッチングして前記溝を形成する第2の工程と、
前記第2の工程の後に、第1導電型不純物と第2導電型不純物を連続して前記溝に注入して前記空乏層拡散防止領域及び前記電界緩和領域を形成する第3の工程と、
前記溝の側面に第1犠牲酸化膜を選択的に形成し、前記第1犠牲酸化膜をエッチングする第4の工程と
と備えることを特徴とする半導体装置の製造方法。 - 前記第2の工程の後、前記第3の工程の前に、前記溝の側面に第2犠牲酸化膜を形成し、前記第2犠牲酸化膜をエッチングすることにより、前記溝の角部の曲率半径を犠牲酸化前より大きくすることを特徴とする請求項10に記載の半導体装置の製造方法。
- 半導体基体と、
前記半導体基体の主面に形成された第1導電型のドリフト領域と、
前記ドリフト領域の主面から、前記ドリフト領域との接合面に向かって形成された溝と、
前記溝の底部の少なくとも端部に接するように形成された第2導電型の電界緩和領域と、
前記電界緩和領域並びに前記ドリフト領域に接し、前記ドリフト領域よりも高濃度の第1導電型不純物を含む空乏層拡散防止領域と、を有することを特徴とする半導体装置。 - 複数ある前記溝のうち、隣り合う前記溝の間には、前記ドリフト領域が少なくとも存在することを特徴とする請求項12に記載の半導体装置。
- 前記空乏層拡散防止領域は、前記溝と接しない領域に形成されていることを特徴とする請求項12または13に記載の半導体装置。
- 前記空乏層拡散防止領域は、前記電界緩和領域と前記ドリフト領域との間に形成され、
前記電界緩和領域は、前記ドリフト領域と接しないことを特徴とする請求項12または13に記載の半導体装置。 - 前記溝の底面の中央部が前記ドリフト領域に接するように前記電界緩和領域が形成され、前記電界緩和領域と前記ドリフト領域の間に前記空乏層拡散防止領域が形成されていることを特徴とする請求項12〜15のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014169293A JP6539026B2 (ja) | 2014-08-22 | 2014-08-22 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014169293A JP6539026B2 (ja) | 2014-08-22 | 2014-08-22 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016046368A true JP2016046368A (ja) | 2016-04-04 |
JP6539026B2 JP6539026B2 (ja) | 2019-07-03 |
Family
ID=55636670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014169293A Active JP6539026B2 (ja) | 2014-08-22 | 2014-08-22 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6539026B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110828555A (zh) * | 2019-11-18 | 2020-02-21 | 重庆大学 | 一种非对称异质结碳化硅槽型场氧功率mos器件 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009521817A (ja) * | 2005-12-27 | 2009-06-04 | キュースピード セミコンダクター インコーポレーテッド | 超高速リカバリダイオード |
JP2011253837A (ja) * | 2010-05-31 | 2011-12-15 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
WO2014061724A1 (ja) * | 2012-10-19 | 2014-04-24 | 日産自動車株式会社 | 半導体装置及びその製造方法 |
-
2014
- 2014-08-22 JP JP2014169293A patent/JP6539026B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009521817A (ja) * | 2005-12-27 | 2009-06-04 | キュースピード セミコンダクター インコーポレーテッド | 超高速リカバリダイオード |
JP2011253837A (ja) * | 2010-05-31 | 2011-12-15 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
WO2014061724A1 (ja) * | 2012-10-19 | 2014-04-24 | 日産自動車株式会社 | 半導体装置及びその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110828555A (zh) * | 2019-11-18 | 2020-02-21 | 重庆大学 | 一种非对称异质结碳化硅槽型场氧功率mos器件 |
Also Published As
Publication number | Publication date |
---|---|
JP6539026B2 (ja) | 2019-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6369173B2 (ja) | 縦型半導体装置およびその製造方法 | |
JP4727964B2 (ja) | 半導体装置 | |
JP5449094B2 (ja) | 半導体装置 | |
JP5787853B2 (ja) | 電力用半導体装置 | |
JP5482886B2 (ja) | 半導体装置 | |
JP6728953B2 (ja) | 半導体装置及びその製造方法 | |
US9082815B2 (en) | Semiconductor device having carrier extraction in electric field alleviating layer | |
JP6214680B2 (ja) | 炭化珪素半導体装置 | |
JP6099749B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP5136578B2 (ja) | 半導体装置 | |
JP2015118966A (ja) | 半導体装置 | |
JP2015079894A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2010040686A (ja) | 半導体装置およびその製造方法 | |
WO2020121371A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
US10985241B2 (en) | Semiconductor device and production method thereof | |
JP2017191817A (ja) | スイッチング素子の製造方法 | |
JP6211933B2 (ja) | 半導体装置 | |
JP2008153620A (ja) | 半導体装置 | |
JP2008251925A (ja) | ダイオード | |
US20150255629A1 (en) | Semiconductor device | |
JP2019096732A (ja) | 半導体装置 | |
JP2009038214A (ja) | 半導体装置 | |
JP5272323B2 (ja) | 半導体装置とその製造方法 | |
JP6539026B2 (ja) | 半導体装置及びその製造方法 | |
JP2018101668A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170330 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180122 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180419 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20180426 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20180615 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190607 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6539026 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |