JPH07302788A - シリコン基板中への浅溝・深溝形成方法 - Google Patents

シリコン基板中への浅溝・深溝形成方法

Info

Publication number
JPH07302788A
JPH07302788A JP6116083A JP11608394A JPH07302788A JP H07302788 A JPH07302788 A JP H07302788A JP 6116083 A JP6116083 A JP 6116083A JP 11608394 A JP11608394 A JP 11608394A JP H07302788 A JPH07302788 A JP H07302788A
Authority
JP
Japan
Prior art keywords
film
silicon
forming
silicon substrate
deep groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6116083A
Other languages
English (en)
Other versions
JP3321613B2 (ja
Inventor
Hiroshi Inokawa
洋 猪川
Toshio Kobayashi
敏夫 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP11608394A priority Critical patent/JP3321613B2/ja
Publication of JPH07302788A publication Critical patent/JPH07302788A/ja
Application granted granted Critical
Publication of JP3321613B2 publication Critical patent/JP3321613B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【目的】 レジストパタンの形成やそれに引き続く絶縁
膜のエッチングに困難性が少ない浅溝・深溝をシリコン
基板に形成する。 【構成】 シリコン基板1 上に酸化シリコン膜4および
多結晶シリコン膜5を形成する工程と、基板1上の素子形
成領域のみに多結晶シリコン膜5を残存させる工程と、
基板1 の全領域上に酸化シリコン膜7を形成する工程
と、基板1の深溝形成領域上の酸化シリコン膜4,7およ
び多結晶シリコン膜5 を選択的に除去する工程と、残存
した酸化シリコン膜7をマスクとして基板1中に深溝を形
成する工程と、基板1の全領域上の酸化シリコン膜7を除
去し、多結晶シリコン膜5 をマスクとして素子形成領域
外の浅溝形成領域の酸化シリコン膜4 を除去する工程
と、残存した酸化シリコン膜4をマスクとして基板1中に
浅溝を形成する工程とからなる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えば相補型MOS電
界効果トランジスタやバイポーラ型トランジスタの製造
に適用される深さの異なる2種類の溝(浅溝・深溝)を
同一シリコン基板中に形成するシリコン基板中への浅溝
・深溝形成方法に関するものである。
【0002】
【従来の技術】近年、シリコン集積回路の高性能化や高
密度化を図る目的でシリコン基板中に掘った溝で集積回
路内の構成要素を電気的に分離する方法が取られるよう
になってきた。しかも、より高度な要求を満足するため
に深さの異なる2種類の溝(浅溝・深溝)を形成する必
要が出てきた。
【0003】図23は、シリコン基板中への浅溝と深溝
とを使用した相補型電界効果トランジスタの構成の一例
を示す断面図である。同図において、シリコン基板1上
に逆導電型の高濃度不純物拡散層2を形成し、この不純
物拡散層2上に形成されたnウェル3′上の素子形成領
域A′には、p+ ソース・ドレイン拡散層15,ゲート
絶縁膜17およびゲート電極18により構成されるpチ
ャネルMOS電界効果トランジスタが形成されており、
pウェル3″上の素子形成領域A″には、n+ソース・
ドレイン拡散層16,ゲート絶縁膜17およびゲート電
極19により構成されるnチャネルMOS電界効果トラ
ンジスタが形成されている。
【0004】また、これらの素子形成領域A′と素子形
成領域A″との間に位置する領域Bには、逆導電型のn
ウェル3′とpウェル3″とを分離するための深溝が形
成されており、さらに領域Cにはそれぞれのnウェル
3′,pウェル3″の中で素子間を分離するための浅溝
が形成されている。また、相補型電界効果トランジスタ
以外でもバイポーラ型トランジスタにおいて、素子間の
分離に深溝が、素子内のベース・コレクタ間の分離に浅
溝がそれぞれ用いられるなど、浅溝・深溝を同一のシリ
コン基板中に形成する技術はシリコン集積回路の作製に
広い応用範囲を有している。
【0005】次に従来より用いられているシリコン基板
中への浅溝・深溝形成方法について図24〜図28およ
び図29〜図33を用いて説明する。図24〜図28
は、先に深溝を形成し、後に浅溝を形成する第1の形成
方法を説明する工程の断面図である。これらの図におい
て、先ず、図24に示すようにシリコン基板1上に逆導
電型の高濃度不純物拡散層2を形成し、この不純物拡散
層2上にシリコン層3をエピタキシャル成長する。これ
らの不純物拡散層2およびシリコン層3は必須ではない
が、浅溝・深溝を併用する高性能なシリコン集積回路で
は使用されることが多い。次にこのシリコン層3上に絶
縁膜7を熱酸化や化学的気相成長法(CVD法)などに
より形成し、この絶縁膜7上に公知のリソグラフィー技
術を用いて深溝形成用のレジストパタン8を形成する。
【0006】次に図25に示すようにこのレジストパタ
ン8をマスクにして絶縁膜7をエッチングし、レジスト
パタン8を除去し、次に絶縁膜7をマスクにして領域B
に高濃度不純物拡散層2を貫通する深さにエッチングし
て深溝を形成する。ここで必要に応じてイオン注入法に
より深溝の底部にチャネルカット不純物拡散層9を形成
する。次に図26に示すようにこの絶縁膜7上にリソグ
ラフィー技術を用いて素子形成領域を覆う浅溝形成用の
レジストパタン6を形成する。
【0007】次に図27に示すようにこのレジストパタ
ン6をマスクにして絶縁膜7をエッチングした後、レジ
ストパタン6を除去する。その後、図28に示すように
絶縁膜7をマスクにして領域Cに浅溝をエッチングし、
浅溝・深溝が同一基板中に形成された構造を得ていた。
【0008】図29〜図33は、先に浅溝を形成し、後
に深溝を形成する第2の形成方法を説明する工程の断面
図である。これらの図において、先ず、図29に示すよ
うにシリコン基板1上に逆導電型の高濃度不純物拡散層
2を形成し、この不純物拡散層2上にシリコン層3をエ
ピタキシャル成長する。前述したようにこれらの不純物
拡散層2およびシリコン層3は必須ではない。次にシリ
コン層3上に絶縁膜4を熱酸化やCVD法などにより形
成し、この絶縁膜4上に公知のリソグラフィー技術を用
いて素子形成領域を覆う浅溝形成用のレジストパタン6
を形成し、引き続いてこのレジストパタン6をマスクに
して絶縁膜4をエッチングする。
【0009】次に図30に示すようにレジストパタン6
を除去した後、絶縁膜4をマスクにして領域Cに浅溝を
エッチングする。次に図31に示すようにCVD法によ
り全面に絶縁膜7を形成し、リソグラフィー技術を用い
て深溝形成用のレジストパタン8を形成する。次に図3
2に示すようにこのレジストパタン8をマスクにして絶
縁膜7をエッチングし、レジストパタン8を除去する。
次に絶縁膜7をマスクにして高濃度不純物拡散層2を貫
通する深さにエッチングして深溝を形成し、必要に応じ
てイオン注入法により深溝の底部にチャネルカット不純
物拡散層9を形成する。
【0010】その後、絶縁膜7を除去し、図33に示す
ように浅溝・深溝が同一基板中に形成された構造を得て
いた。なお、引き続く工程で絶縁膜7をフィールド絶縁
膜の一部として利用する場合は、絶縁膜7を除去しなく
ても良い。
【0011】
【発明が解決しようとする課題】しかしながら、前述し
た従来の第1の形成方法においては、浅溝レジストパタ
ン6を形成するときに既に深溝が開口されているので、
このレジストパタン6を形成するレジストが深溝内に流
入するなどしてレジストパタン6を均一な厚さに塗布す
ることができなかった。この結果、素子形成領域のパタ
ン寸法を正確に形成することができないという問題があ
った。また、深溝領域Bの中に素子形成領域Aの端が存
在するようなパタン形成は事実上、不可能であった。
【0012】また、前述した従来の第2の形成方法にお
いては、深溝レジストパタン8を形成するときに下地に
浅溝深さと絶縁膜4の厚さとを加えた段差が存在するた
め、深溝領域Bと素子形成領域Aとが近い時に深溝領域
B内でレジスト厚さが不均一になってしまった。この結
果、深溝のパタン寸法を正確に形成することができない
という問題があった。また、同じく素子形成領域Aと深
溝領域Bとが近いときには、段差のある部分で絶縁膜7
の加工を行わなければならず、正確な加工ができなかっ
た。
【0013】したがって本発明は、前述した従来の課題
を解決するためになされたものであり、その目的は、レ
ジストパタンの形成やそれに引き続く絶縁膜のエッチン
グに困難性が少ないシリコン基板中への浅溝・深溝形成
方法を提供することにある。
【0014】
【課題を解決するための手段】このような目的を達成す
るために本発明は、浅溝レジストパタンを、厚さの薄い
シリコン膜やシリコン膜を最上層に持つ多層膜に一時的
に転写し、深溝レジストパタン形成と深溝エッチングと
を先に行った後、シリコン膜などに転写した浅溝パタン
を用いて浅溝エッチングを行うものである。
【0015】
【作用】本発明においては、浅溝レジストパタンを形成
する時と深溝レジストパタンを形成する時とのいずれの
場合においても、下地の段差が少ないため、正確なレジ
ストパタンの形成が可能である。また、パタン形成に引
き続くエッチングにおいても、段差が少ないため、問題
が生じ難い。これらの結果、浅溝と深溝との位置関係に
影響を受けずに正確な寸法で浅溝・深溝の形成を行うこ
とができる。
【0016】
【実施例】以下、本発明を図面に基づいて説明する。 (実施例1)図1〜図5は、本発明によるシリコン基板
中への浅溝・深溝形成方法の第1の実施例を説明する工
程の断面図である。先ず、図1に示すようにシリコン基
板1上に逆導電型の高濃度不純物拡散層2を形成し、こ
の不純物拡散層2上にシリコン層3をエピタキシャル成
長する。これらの不純物拡散層2およびシリコン層3は
必須ではないが、浅溝・深溝を併用する高性能なシリコ
ン集積回路では使用されることが多い。次にこのシリコ
ン層3上に酸化シリコン膜4を熱酸化または化学的気相
成長法(CVD法)などにより形成し、この酸化シリコ
ン膜4上にCVD法などにより多結晶シリコン膜5を形
成する。
【0017】この酸化シリコン膜4は、後で浅溝をエッ
チングする際のマスクとなるので、浅溝の深さに比較し
て薄くて良い。また、多結晶シリコン膜5は、後で酸化
シリコン膜4をエッチングする際のマスクとなるので、
酸化シリコン膜4よりさらに薄くて良い。これらの膜形
成に引き続き、公知のリソグラフィー技術を用いて素子
形成領域を覆う浅溝形成用のレジストパタン6を形成
し、このレジストパタン6をマスクにSiCl4 ,Cl
2 などの塩素系ガスを用いた反応性イオンエッチング法
(以下、塩素系RIE法という)により多結晶シリコン
膜5をエッチングする。なお、これらのパタン形成およ
びエッチングは、平坦面上で行われるため、下地の凹凸
に起因する問題は全く生じない。
【0018】次にレジストパタン6を除去した後に図2
に示すように多結晶シリコン膜5が形成された酸化シリ
コン膜4上にCVD法などを用いて表面全体に深溝エッ
チングのマスクとなる酸化シリコン膜7を形成し、この
酸化シリコン膜7上にリソグラフィー技術を用いて深溝
形成用レジストパタン8を形成する。このパタン形成を
行った時点での下地段差は、薄い多結晶シリコン膜5に
よるものだけなので、下地の凹凸に起因する問題は殆ど
生じない。
【0019】次に深溝レジストパタン8をマスクとして
CHF3 ,C26などのフロロカーボン系ガスを用いた
反応性イオンエッチング法(以下、フッ素系RIE法と
いう)により酸化シリコン膜7と酸化シリコン膜4とを
順次エッチングし、図3に示すようにシリコン層3の表
面を露出させた後、レジストパタン8を除去する。この
際、深溝領域と素子形成領域とが重なっている場合は、
酸化シリコン膜7のエッチングと酸化シリコン膜4のエ
ッチングとの間に塩素系RIE法により多結晶シリコン
膜5のエッチングを行う必要がある。引き続き、酸化シ
リコン膜7をマスクにして領域Bに深溝をエッチングす
る。このエッチングには塩素系RIE法を用い、高濃度
不純物拡散層2を貫通する深さにエッチングする。その
後、必要に応じてイオン注入法により深溝に底部にシリ
コン基板1と同導電型のチャネルカット不純物拡散層9
を形成する。
【0020】次に酸化シリコン膜7をフッ素系RIE法
によりエッチング除去し、図4に示すように多結晶シリ
コン膜5を露出させ、この多結晶シリコン膜5をマスク
にしてフッ素系RIE法により酸化シリコン膜4をエッ
チングする。なお、酸化シリコン膜7と酸化シリコン膜
4とのエッチングは途中で中断することなく、連続して
行うことができる。その後、図5に示すように酸化シリ
コン膜4をマスクにして塩素系RIE法によりシリコン
層3の領域Cに浅溝をエッチングし、浅溝・深溝が同一
基板中に形成された構造が得られる。なお、多結晶シリ
コン膜5は、浅溝エッチングの際に除去されてしまう。
【0021】なお、前述した実施例1では、絶縁膜とし
て単層の酸化シリコン膜4を用いたが、エッチング速度
などのフッ素系RIE法に対する性質が大幅に変わらな
ければ、多層の絶縁膜であっても良い。例えばこの絶縁
膜は、上層および下層がそれぞれCVD窒化シリコン膜
および膜厚の薄い熱酸化シリコン膜である2層膜または
上層,中間層および下層がそれぞれCVD酸化シリコン
膜,CVD窒化シリコン膜および熱酸化シリコン膜であ
る3層膜などが適用される。
【0022】(実施例2)図6〜図10は、前述した実
施例1における酸化シリコン膜4を、前述した3層膜に
置き換えた場合の実施例を説明する工程の断面図であ
る。これらの図において、図6〜図9に至る工程は、C
VD酸化シリコン膜,CVD窒化シリコン膜および熱酸
化シリコン膜のフッ素系RIE法に対する性質が相互に
大きくは変わらないので、実施例1と同じである。図1
0に至るシリコン層3への浅溝エッチングでは、シリコ
ンとの選択比が大きいCVD酸化シリコン膜4がエッチ
ングマスクの役目を果たしている。
【0023】本実施例によるシリコン基板中への浅溝・
深溝形成の後に行われる溝埋め込み,平坦化工程では、
窒化シリコン膜11が研磨平坦化における研磨ストッパ
ーの役目を果たす。また、窒化シリコン膜11は、熱燐
酸を用いて選択的に除去できるので、素子形成領域Aの
シリコン表面を露出させる際に有用である。また、窒化
シリコン膜11の下の薄い熱酸化シリコン膜10は、窒
化シリコン膜11の応力を緩和して素子形成領域Aのシ
リコン層3に格子欠陥が入るのを防止する。
【0024】(実施例3)図11〜図17は、本発明に
よるシリコン基板中への浅溝・深溝形成方法の第3の実
施例を説明する工程の断面図である。本実施例では、前
述した第1の実施例における酸化シリコン膜4を、上
層,中間層および下層がそれぞれCVD酸化シリコン
膜,多結晶シリコン膜および膜厚の薄い熱酸化シリコン
膜である3層膜に置き換えたものである。
【0025】先ず、図11に示すように実施例1と同様
にシリコン基板1上に高濃度不純物拡散層2とシリコン
層3とを形成する。さらにこのシリコン層3上に熱酸化
法により膜厚の薄い酸化シリコン膜10を、CVD法に
より多結晶シリコン膜12,酸化シリコン膜4,多結晶
シリコン膜5をそれぞれ順次形成する。この酸化シリコ
ン膜4は後で浅溝をエッチングする際のマスクとなるの
に加え、酸化シリコン膜10をエッチングする際のマス
クにもなるので、実施例1の場合よりも膜厚を厚く形成
する必要がある。
【0026】これらの膜形成に引き続き、公知のリソグ
ラフィー技術を用いて素子形成領域を覆う浅溝形成用の
レジストパタン6を形成し、このレジストパタン6をマ
スクにして塩素系RIEにより多結晶シリコン膜5をエ
ッチングする。これらのパタン形成およびエッチングは
平坦面上で行われるため、下地の凹凸に起因する問題は
全く生じない。
【0027】次にレジストパタン6を除去した後、図1
2に示すようにCVD法などにより表面全体に深溝エッ
チングのマスクとなる酸化シリコン膜7を形成し、さら
にこの酸化シリコン膜7上にリソグラフィー技術を用い
て深溝形成用のレジストパタン8を形成する。このパタ
ン形成を行った時点での下地段差は、膜厚の薄い多結晶
シリコン膜5によるものだけなので、下地の凹凸に起因
する問題が殆ど生じない。
【0028】次にこの深溝レジストパタン8をマスクに
してフッ素系RIE法により酸化シリコン膜7と酸化シ
リコン膜4とを順次エッチングし、さらに図13に示す
ように塩素系RIE法により多結晶シリコン膜12をエ
ッチングし、再びフッ素系RIE法により酸化シリコン
膜10をエッチングしてシリコン層3の表面を露出させ
る。その後、レジストパタン8を除去する。
【0029】この際、深溝形成領域と素子形成領域とが
重なっている場合は、酸化シリコン膜7のエッチングと
酸化シリコン膜4のエッチングとの間に塩素系RIE法
により多結晶シリコン膜5のエッチングを行う必要があ
る。引き続き、酸化シリコン膜7をマスクにして領域B
に深溝をエッチングする。その後、必要に応じてイオン
注入法により深溝の底部にシリコン基板1と同導電型の
チャネルカット不純物拡散層9を形成する。
【0030】次に酸化シリコン膜7をフッ素系RIE法
によりエッチング除去し、図14に示すように多結晶シ
リコン膜5をマスクにしてフッ素系RIE法により酸化
シリコン膜4をエッチングする。次に図15に示すよう
にこの酸化シリコン膜4をマスクにして塩素系RIE法
によりシリコン膜12をエッチングする。このとき、多
結晶シリコン膜5は除去されてしまう。
【0031】引き続いて図16に示すように酸化シリコ
ン膜4をマスクにして酸化シリコン膜10をエッチング
する。このとき、マスクとなる酸化シリコン膜4は酸化
シリコン膜10と同じ速度でエッチングされるので、下
地のシリコン層3が露出した後のオーバーエッチングは
必要最小限とする。その後、酸化シリコン膜4をマスク
にして塩素系RIE法により図17に示すようにシリコ
ン層3の領域Cに浅溝をエッチングし、浅溝・深溝が同
一基板中に形成された構造を得る。
【0032】なお、本実施例によるシリコン基板中への
浅溝・深溝形成の後に行われる溝埋め込み・平坦化工程
では、多結晶シリコン膜12がRIE法によるエッチバ
ック平坦化におけるエッチングストッパーの役目を果た
す。また、多結晶シリコン膜12は塩素系RIE法など
を用いて選択的に除去できるので、素子形成領域Aのシ
リコン表面を露出させる際に有用である。また、多結晶
シリコン膜12の下の膜厚の薄い熱酸化シリコン膜10
は、塩素系RIE法により多結晶シリコン膜12を除去
するときに素子形成領域Aのシリコン層3がエッチング
されてしまうのを防止する。
【0033】(実施例4)図18〜図22は、本発明に
よるシリコン基板中への浅溝・深溝形成方法の第4の実
施例を説明する工程の断面図である。先ず、図18に示
すように前述した実施例と同様にシリコン基板1上に高
濃度不純物拡散層2とシリコン層3とを形成する。さら
にこのシリコン層3上に熱酸化法により膜厚の薄い酸化
シリコン膜10を、CVD法により多結晶シリコン膜1
2,酸化シリコン膜4および多結晶シリコン膜5を順次
形成する。これらの膜形成に引き続き、公知のリソグラ
フィー技術を用いて素子形成領域を覆う浅溝形成用のレ
ジストパタン6を形成し、このレジストパタン6をマス
クにして塩素系RIE法により多結晶シリコン層5を、
フッ素系RIE法により酸化シリコン膜4を、塩素系R
IE法により多結晶シリコン層12をそれぞれ順次エッ
チングする。
【0034】次にレジストパタン6を除去した後、図1
9に示すようにCVD法などにより表面全体に深溝エッ
チングのマスクとなる酸化シリコン膜7を形成し、この
酸化シリコン膜7上にリソグラフィー技術を用いて深溝
形成用のレジストパタン8を形成する。次に図20に示
すようにフッ素系RIE法により酸化シリコン膜7と酸
化シリコン膜10とを順次エッチングしてシリコン層3
の表面を露出させる。その後、レジストパタン8を除去
する。この際、深溝形成領域と素子形成領域とが重なっ
ている場合は、酸化シリコン膜7のエッチングと酸化シ
リコン膜10のエッチングとの間で多結晶シリコン膜5
の塩素系RIE法,酸化シリコン膜4のフッ素系RIE
法および多結晶シリコン膜12の塩素系RIE法を順次
行う必要がある。引き続き、酸化シリコン膜7をマスク
にして領域Bに深溝をエッチングする。その後、必要に
応じてイオン注入法により深溝の底部にシリコン基板と
同導電型のチャネルカット不純物拡散層9を形成する。
【0035】次に図21に示すように酸化シリコン膜7
と酸化シリコン膜10とをフッ素系RIE法によりエッ
チング除去してシリコン層3の表面を露出させる。その
後、図22に示すように酸化シリコン膜4をマスクにし
て塩素系RIE法によりシリコン層3の領域Cに浅溝を
エッチングし、浅溝・深溝が同一基板中に形成された構
造を得る。なお、多結晶シリコン膜5は、浅溝エッチン
グの際に除去されてしまう。
【0036】本実施例では、RIE法の回数が7回であ
り、前述した実施例3に比べて2回少なく、工程が簡単
になっている。ただし、深溝形成領域と素子形成領域と
が重なる場合のRIE法の回数は11回であり、実施例
3と同じである。図19の深溝レジストパタン8の形成
と、これに引き続く酸化シリコン膜7のRIE法は、他
の実施例(実施例1〜実施例3)に比べて段差の大きい
状態で行われているが、酸化シリコン膜10,多結晶シ
リコン膜12,酸化シリコン膜4および多結晶シリコン
膜5の膜厚の合計が極端に大きくない限り、従来の方法
より段差を軽減でき、パタン形成,エッチングに伴う問
題も発生し難い。
【0037】
【発明の効果】以上、説明したように本発明によれば、
浅溝レジストパタンの形成およびその後のエッチングは
平坦面上で行い、深溝レジストパタンの形成およびその
後の加工は僅かな段差の上で行うため、浅溝および深溝
を正確な寸法で自由な位置関係で形成できる。これによ
って浅溝および深溝を併用するシリコン集積回路の性能
および集積密度を向上させることができるという極めて
優れた効果が得られる。
【図面の簡単な説明】
【図1】 本発明によるシリコン基板中への浅溝・深溝
形成方法の第1の実施例を説明する工程の断面図であ
る。
【図2】 図1に引き続く工程の断面図である。
【図3】 図2に引き続く工程の断面図である。
【図4】 図3に引き続く工程の断面図である。
【図5】 図4に引き続く工程の断面図である。
【図6】 本発明によるシリコン基板中への浅溝・深溝
形成方法の第2の実施例を説明する工程の断面図であ
る。
【図7】 図6に引き続く工程の断面図である。
【図8】 図7に引き続く工程の断面図である。
【図9】 図8に引き続く工程の断面図である。
【図10】 図9に引き続く工程の断面図である。
【図11】 本発明によるシリコン基板中への浅溝・深
溝形成方法の第3の実施例を説明する工程の断面図であ
る。
【図12】 図11に引き続く工程の断面図である。
【図13】 図12に引き続く工程の断面図である。
【図14】 図13に引き続く工程の断面図である。
【図15】 図14に引き続く工程の断面図である。
【図16】 図15に引き続く工程の断面図である。
【図17】 図16に引き続く工程の断面図である。
【図18】 本発明によるシリコン基板中への浅溝・深
溝形成方法の第4の実施例を説明する工程の断面図であ
る。
【図19】 図18に引き続く工程の断面図である。
【図20】 図19に引き続く工程の断面図である。
【図21】 図20に引き続く工程の断面図である。
【図22】 図21に引き続く工程の断面図である。
【図23】 浅溝・深溝を併用した相補型MOS電界効
果トランジスタの構成を示す断面図である。
【図24】 従来のシリコン基板中への浅溝・深溝形成
方法を説明する工程の断面図である。
【図25】 図24に引き続く工程の断面図である。
【図26】 図25に引き続く工程の断面図である。
【図27】 図26に引き続く工程の断面図である。
【図28】 図27に引き続く工程の断面図である。
【図29】 従来のシリコン基板中への浅溝・深溝形成
方法を説明する工程の断面図である。
【図30】 図29に引き続く工程の断面図である。
【図31】 図30に引き続く工程の断面図である。
【図32】 図31に引き続く工程の断面図である。
【図33】 図32に引き続く工程の断面図である。
【符号の説明】
1…シリコン基板、2…高濃度不純物拡散層、3…シリ
コン層、4…酸化シリコン膜、5…多結晶シリコン膜、
6…浅溝形成用レジストパタン、7…酸化シリコン膜、
8…深溝形成用レジストパタン、9…チャネルカット不
純物拡散層、10…酸化シリコン膜、11…窒化シリコ
ン膜、12…多結晶シリコン膜。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 シリコン基板上に第1の膜およびこの第
    1の膜上にマスク膜を形成する工程と、 前記シリコン基板上の素子形成領域のみに前記マスク膜
    を残存させる工程と、 前記シリコン基板の全領域上に第2の膜を形成する工程
    と、 前記シリコン基板の深溝形成領域上の前記第1の膜,第
    2の膜およびマスク膜を選択的に除去する工程と、 残存した前記第2の膜をマスクとしてシリコン基板中に
    深溝を形成する工程と、 前記シリコン基板の全領域上の第2の膜を除去し、前記
    マスク膜をマスクとして素子形成領域外の浅溝形成領域
    の前記第1の膜を除去する工程と、 残存した前記第1の膜をマスクとしてシリコン基板中に
    浅溝を形成する工程と、を具備したことを特徴とするシ
    リコン基板中への浅溝・深溝形成方法。
  2. 【請求項2】 請求項1において、前記第1の膜が、単
    層絶縁膜,上層および下層がそれぞれ窒化シリコン膜お
    よび熱酸化シリコン膜である2層膜または上層,中間層
    および下層膜がそれぞれ窒化シリコン膜以外の絶縁膜,
    窒化シリコン膜および熱酸化シリコン膜である3層膜の
    いずれかであることを特徴とするシリコン基板中への浅
    溝・深溝形成方法。
  3. 【請求項3】 請求項1において、前記マスク膜が多結
    晶シリコン膜であることを特徴とするシリコン基板中へ
    の浅溝・深溝形成方法。
  4. 【請求項4】 シリコン基板上に熱酸化シリコン膜,第
    1のシリコン膜,第1の絶縁膜および第2のシリコン膜
    を順次形成する工程と、 前記シリコン基板上の素子形成領域のみに前記第2のシ
    リコン膜を残存させる工程と、 前記シリコン基板の全領域上に第2の絶縁膜を形成する
    工程と、 前記シリコン基板の深溝形成領域上の前記熱酸化シリコ
    ン膜,第1の絶縁膜,第2の絶縁膜および前記第1のシ
    リコン膜,第2のシリコン膜を選択的に除去する工程
    と、 残存した前記第2の絶縁膜をマスクとしてシリコン基板
    中に深溝を形成する工程と、 前記シリコン基板の全領域上の第2の絶縁膜を除去し、
    前記第2のシリコン膜をマスクとして素子形成領域外の
    浅溝形成領域の前記第1の絶縁膜を除去する工程と、 残存した前記第1の絶縁膜をマスクとして素子形成領域
    外の浅溝形成領域上の前記第1のシリコン膜および熱酸
    化シリコン膜を除去する工程と、 前記第1の絶縁膜をマスクとしてシリコン基板中に浅溝
    を形成する工程と、を具備したことを特徴とするシリコ
    ン基板中への浅溝・深溝形成方法。
  5. 【請求項5】 シリコン基板上に熱酸化シリコン膜,第
    1のシリコン膜,第1の絶縁膜および第2のシリコン膜
    を順次形成する工程と、 前記シリコン基板上の素子形成領域のみに前記第1の絶
    縁膜,第1のシリコン膜および第2のシリコン膜を残存
    させる工程と、 前記シリコン基板上の全領域上に第2の絶縁膜を形成す
    る工程と、 前記シリコン基板の深溝形成領域上の前記熱酸化シリコ
    ン膜,第1の絶縁膜,第2の絶縁膜および前記第1のシ
    リコン膜,第2のシリコン膜を選択的に除去する工程
    と、 残存した前記第2の絶縁膜をマスクとしてシリコン基板
    中に深溝を形成する工程と、 前記シリコン基板の全領域上の第2の絶縁膜および熱酸
    化シリコン膜を除去する工程と、 残存した前記第1の絶縁膜をマスクとしてシリコン基板
    中に浅溝を形成する工程と、を具備したことを特徴とす
    るシリコン基板中への浅溝・深溝形成方法。
JP11608394A 1994-05-06 1994-05-06 シリコン基板中への浅溝・深溝形成方法 Expired - Fee Related JP3321613B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11608394A JP3321613B2 (ja) 1994-05-06 1994-05-06 シリコン基板中への浅溝・深溝形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11608394A JP3321613B2 (ja) 1994-05-06 1994-05-06 シリコン基板中への浅溝・深溝形成方法

Publications (2)

Publication Number Publication Date
JPH07302788A true JPH07302788A (ja) 1995-11-14
JP3321613B2 JP3321613B2 (ja) 2002-09-03

Family

ID=14678297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11608394A Expired - Fee Related JP3321613B2 (ja) 1994-05-06 1994-05-06 シリコン基板中への浅溝・深溝形成方法

Country Status (1)

Country Link
JP (1) JP3321613B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1335425A1 (en) * 2000-10-23 2003-08-13 Sharp Kabushiki Kaisha Semiconductor device and its production method
JP2021182603A (ja) * 2020-05-20 2021-11-25 日亜化学工業株式会社 発光装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1335425A1 (en) * 2000-10-23 2003-08-13 Sharp Kabushiki Kaisha Semiconductor device and its production method
EP1335425A4 (en) * 2000-10-23 2008-10-08 Sharp Kk SEMICONDUCTOR ELEMENT AND ITS PRODUCTION PROCESS
JP2021182603A (ja) * 2020-05-20 2021-11-25 日亜化学工業株式会社 発光装置の製造方法

Also Published As

Publication number Publication date
JP3321613B2 (ja) 2002-09-03

Similar Documents

Publication Publication Date Title
US20060216878A1 (en) Method for fabricating semiconductor device
US7705401B2 (en) Semiconductor device including a fin-channel recess-gate MISFET
JPH0513566A (ja) 半導体装置の製造方法
JP3125943B2 (ja) 半導体装置の製造方法
JPS6039846A (ja) 半導体集積回路装置の製造方法
JPH10199968A (ja) 半導体装置及び半導体装置の素子間分離溝の形成方法
JP2007088138A (ja) 半導体装置の製造方法
JP3407023B2 (ja) 半導体装置の製造方法
JPH0621210A (ja) 半導体装置の製造方法
JPS61247051A (ja) 半導体装置の製造方法
JPH01130542A (ja) 素子間分離領域を有する半導体装置の製造方法
JP3321613B2 (ja) シリコン基板中への浅溝・深溝形成方法
JP3134344B2 (ja) 半導体装置
CN112687622A (zh) 鳍式场效应晶体管的单扩散区切断结构及其形成方法
KR100373709B1 (ko) 반도체 소자 및 그 제조 방법
JP2001077189A (ja) 半導体装置の製造方法
TWI813426B (zh) 半導體結構及其製造方法
JPS59124142A (ja) 半導体装置の製造方法
KR100521511B1 (ko) 반도체 장치 및 그 제조 방법
JPH06104334A (ja) 半導体装置
JPH0897276A (ja) 半導体装置の製造方法
JPS5950540A (ja) 半導体装置の製造方法
JPS61290737A (ja) 半導体装置の製造方法
JPH0230160A (ja) 半導体装置
JPS6045037A (ja) 半導体装置の基板構造およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees