JP2006128587A - 半導体素子の素子分離膜形成方法 - Google Patents

半導体素子の素子分離膜形成方法 Download PDF

Info

Publication number
JP2006128587A
JP2006128587A JP2004370438A JP2004370438A JP2006128587A JP 2006128587 A JP2006128587 A JP 2006128587A JP 2004370438 A JP2004370438 A JP 2004370438A JP 2004370438 A JP2004370438 A JP 2004370438A JP 2006128587 A JP2006128587 A JP 2006128587A
Authority
JP
Japan
Prior art keywords
oxide film
forming
gas
hdp oxide
sccm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004370438A
Other languages
English (en)
Other versions
JP5030126B2 (ja
Inventor
Choon Kun Ryu
春 根 柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2006128587A publication Critical patent/JP2006128587A/ja
Application granted granted Critical
Publication of JP5030126B2 publication Critical patent/JP5030126B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】 本発明は、素子分離膜の形成工程時にＦイオンが素子分離膜及び素子間の界面に拡散して素子の特性劣化を引き起こすという問題点を解決することが可能な半導体素子の素子分離膜形成方法を提供することを目的としている。
【解決手段】 半導体基板にトレンチを形成する段階と、前記形成されたトレンチに第１ＨＤＰ酸化膜を形成する段階と、前記第１ＨＤＰ酸化膜が形成された結果物の全面にＣ２Ｆ６ガス及びＯ２ガスの混合ガスを用いてエッチバック工程を行い、バーティカルな側壁を有する前記第１ＨＤＰ酸化膜を形成する段階と、前記エッチバック工程の完了した結果物の全面に第２ＨＤＰ酸化膜を形成する段階とを含む構成としたことを特徴とする。
【選択図】 図２

Description

本発明は、半導体素子の製造方法に係り、さらに詳しくは、半導体素子の素子分離膜形成方法に関する。
最近、半導体素子の高集積化、高密度化に伴い、素子分離膜のギャップフィル（gap fill）特性を向上させることが可能な技術が重要視されている。
一般に、半導体素子の素子分離膜形成方法において、形成されたトレンチの内部に第１絶縁膜を形成した後、エッチバック工程を行い、第２絶縁膜を形成してトレンチの内部をギャップフィルする。
ところが、前記エッチバック工程の際に、Ｆイオンの含まれたＣ２Ｆ６ガスのような工程ガスを用いてエッチバック工程を行うと、前記第１ＨＤＰ（High Density Plasma）酸化膜上にはＦＳＧ（Fluorine doped Silicate Glass）膜が形成されるが、この膜は後続の熱工程などを経ながらＦイオンが素子分離膜及び素子間の界面に拡散して素子の特性劣化を引き起こすという問題点があった。
そこで、本発明の目的は、素子分離膜の形成工程時にＦイオンが素子分離膜及び素子間の界面に拡散して素子の特性劣化を引き起こすという問題点を解決することが可能な半導体素子の素子分離膜形成方法を提供することにある。
上記目的を達成するための本発明は、半導体基板にトレンチを形成する段階と、前記形成されたトレンチに第１ＨＤＰ酸化膜を形成する段階と、前記第１ＨＤＰ酸化膜が形成された結果物の全面にＣ２Ｆ６ガス及びＯ２ガスの混合ガスを用いてエッチバック工程を行い、バーティカルな側壁を有する前記第１ＨＤＰ酸化膜を形成する段階と、前記エッチバック工程の完了した結果物の全面に第２ＨＤＰ酸化膜を形成する段階とを含む、半導体素子の素子分離膜形成方法が提供される。
Ｃ２Ｆ６ガス及びＯ２ガスの混合ガスを用いて行われる前記エッチバック工程は、５０ｓｃｃｍ以上、且つ２００ｓｃｃｍ以下のＣ２Ｆ６ガス、２００ｓｃｃｍ以上、且つ５００ｓｃｃｍ以下のＯ２ガス、５００Ｗ以上、且つ１０００Ｗ以下のＨＦ（High Frequency）パワー、３０００Ｗ以上、且つ４０００Ｗ以下のＬＦ（Low Frequency）パワーを有する工程条件で行われることが好ましい。また、前記トレンチの形成後、前記トレンチの側壁に酸化工程によって側壁酸化膜を形成する段階をさらに含むことが好ましい。
前記第１ＨＤＰ酸化膜は、１０ｓｃｃｍ以上、且つ１００ｓｃｃｍ以下程度のＳｉＨ４ガス、１０ｓｃｃｍ以上、且つ１００ｓｃｃｍ以下程度のＯ２ガス、１００ｓｃｃｍ以上、且つ１０００ｓｃｃｍ以下程度のＨｅガス、５０ｓｃｃｍ以上、且つ１０００ｓｃｃｍ以下程度のＨ２ガス、１０００Ｗ以上、且つ１００００Ｗ以下程度のＬＦパワー及び５００Ｗ以上、且つ５０００Ｗ以下程度のＨＦパワーを有する工程条件で形成されることが好ましく、前記第２ＤＰ酸化膜は、前記第１ＨＤＰ酸化膜の工程条件と同一の工程条件で形成されることが好ましい。
前記第２ＨＤＰ酸化膜の形成後、前記半導体基板が露出するまで平坦化工程を行って前記トレンチの内部にのみ前記第１ＨＤＰ酸化膜及び第２ＨＤＰ酸化膜が埋め込まれるようにして、素子分離膜の形成を完了する段階をさらに含むことが好ましい。
また、上記目的を達成するための本発明は、半導体基板にトレンチを形成する段階と、前記トレンチの側壁に側壁酸化膜を形成する段階と、前記側壁酸化膜が備えられたトレンチに第１ＨＤＰ酸化膜を形成する段階と、前記第１ＨＤＰ酸化膜が形成された結果物の全面にＣ２Ｆ６ガス及びＯ２ガスの混合ガスを用いてエッチバック工程を行い、バーティカルな側壁を有する第１ＨＤＰ酸化膜を形成する段階と、前記エッチバック工程の完了した結果物の全面に第２ＨＤＰ酸化膜を形成する段階と、前記形成された結果物に前記半導体基板が露出するまで平坦化工程を行って前記トレンチの内部にのみ前記第１ＨＤＰ酸化膜及び第２ＨＤＰ酸化膜が埋め込まれるようにして、素子分離膜の形成を完了する段階とを含む、半導体素子の素子分離膜形成方法が提供される。
本発明によれば、Ｏ２を用いた物理的なエッチバック（physical etchback）工程とＦを用いた化学的なエッチバック（chemical etchback）工程とを組み合わせたケミコ−フィジカルエッチバック（chemico-physical etchback）工程を行うことにより、前記第１ＨＤＰ酸化膜上に形成されるＦＳＧ（Fluorine doped Silicate Glass）膜のＦイオンに対する拡散を最小化して素子の特性を向上させるという効果がある。
以下、添付図面を参照して本発明に係る実施例を詳細に説明する。ところが、これらの実施例は様々な形に変形できるが、本発明の範囲を限定するものではない。これらの実施例は本発明の開示を完全にし、当該技術分野で通常の知識を有する者に本発明をより完全に説明するために提供されるものである。また、ある膜が他の膜又は半導体基板の「上」にあると記載される場合、前記ある膜は前記他の膜又は半導体基板に直接接触して存在することもあり、或いはその間に第３の膜が介在されることもある。
図１（ａ）及び図１（ｂ）は従来の技術によって形成された素子分離膜におけるフッ素（Ｆ）イオン濃度のＳＩＭＳ（Secondary Ion Mass Spectrometry；二次イオン質量分析法 ）プロファイルを示す図、図２は本発明に係る半導体素子の素子分離膜形成方法を説明するための断面図、図３（ａ）及び図３（ｂ）は本発明によって形成された素子分離膜におけるＦイオン濃度のＳＩＭＳプロファイルを示す図である。
図２（ａ）を参照すると、半導体基板２０上にパッド窒化膜２２およびパッド酸化膜２４を順次形成する。前記パッド酸化膜２４の所定の領域上に、素子分離領域を定義するフォトレジストパターン（図示せず）を形成し、前記フォトレジストパターン（図示せず）をエッチングマスクとして前記パッド酸化膜２４、パッド窒化膜２２および半導体基板２０の所定の深さにエッチング工程を行ってトレンチＴを定義する。前記形成されたトレンチＴの側壁に酸化工程を行って側壁酸化膜２６を形成する。
図２（ｂ）を参照すると、前記側壁酸化膜２６の備えられた結果物の全面に第１ＨＤＰ（high density plasma）酸化膜２８ａを形成する。
前記第１ＨＤＰ酸化膜２８ａの形成は、１０ｓｃｃｍ以上、且つ１００ｓｃｃｍ以下程度のＳｉＨ４ガス、１０ｓｃｃｍ以上、且つ１００ｓｃｃｍ以下程度のＯ２ガス、１００ｓｃｃｍ以上、且つ１０００ｓｃｃｍ以下程度のＨｅガス、５０ｓｃｃｍ以上、且つ１０００ｓｃｃｍ以下程度のＨ２ガス、１０００Ｗ以上、且つ１００００Ｗ以下程度のＬＦパワー及び５００Ｗ以上、且つ５０００Ｗ以下程度のＨＦパワーを有する工程条件で行われる。
前記第１ＨＤＰ酸化膜２８ａを形成した後、前記結果物の全面にエッチバック工程を行う。図２（ｂ）に示すように、エッチバック工程の行われた第１ＨＤＰ酸化膜２８ａは、オーバーハング（overhang）が発生してトレンチの入り口を塞いで形成されるボイドが防止されるように、バーティカルな側壁を有するように形成する。
前記エッチバック工程はＣ２Ｆ６ガス及びＯ２ガスの混合ガスを用いて行われる。前記エッチバック工程は、５０ｓｃｃｍ以上、且つ２００ｓｃｃｍ以下程度のＣ２Ｆ６ガス、２００ｓｃｃｍ以上、且つ５００ｓｃｃｍ以下程度のＯ２ガス、５００Ｗ以上、且つ１０００Ｗ以下程度のＨＦ（High Frequency）パワー、３０００Ｗ以上、且つ４０００Ｗ以下程度のＬＦ（Low Frequency）パワーを有する工程条件で行われる。
従来の技術では、Ｆイオンの含まれたＣ２Ｆ６ガスなどの工程ガスを用いてエッチバック工程を行うと、前記第１ＨＤＰ酸化膜上にはＦＳＧ（Fluorine doped Silicate Glass）膜が形成されるが、この膜は後続の熱工程などを経ながらＦイオンが素子分離膜及び素子間の界面に拡散して素子の特性劣化を引き起こした。
本発明では、Ｃ２Ｆ６ガス及びＯ２ガスの混合ガスを用いてエッチバック工程を行うと、前記Ｏ２を用いた物理的なエッチバック（physical etchback）工程とＦを用いた化学的なエッチバック（chemical etchback）工程を組み合わせたケミコ−フィジカルエッチバック（chemico-physical etchback）工程が行われ、前記第１ＨＤＰ酸化膜上に形成されるＦＳＧ膜のＦイオンに対する拡散が最小化される。
次世代ナノ半導体素子で素子を分離させる素子分離膜の形成時に蒸着−エッチバック−蒸着工程によって素子分離膜内のギャップフィルが可能であるが、この際、提起されるＦイオンの拡散によるドーピングの問題を装備の追加なく既存の装備を用いて解決可能である。特に、素子動作のために高電圧が適用されるフラッシュ素子の場合、Ｆイオンの拡散によるドーピングの問題が激しい素子特性の劣化を引き起こす可能性があるので、本発明を用いて、Ｆイオンの拡散によるドーピングの問題を解決すると、次世代フラッシュ素子の素子信頼性の向上に大きく役に立つ。
図２（ｃ）を参照すると、前記エッチバック工程が完了してバーティカルな側壁を有する第１ＨＤＰ酸化膜２８ａが備えられた結果物の全面に第２ＨＤＰ酸化膜２８ｂを形成し、トレンチの内部を完全にギャップフィルするようにする。
図示してはいないが、前記第２ＨＤＰ酸化膜２８ｂが形成された結果物に、前記半導体基板２０が露出するまで平坦化工程を行い、前記トレンチの内部にのみ前記第１ＨＤＰ酸化膜２８ａおよび第２ＨＤＰ酸化膜２８ｂが埋め込まれるようにして、素子分離膜の形成を完了する。
前記第２ＨＤＰ酸化膜２８ｂは、前記第１ＨＤＰ酸化膜２８ａの形成時の工程条件と同一の工程条件で行われる。
図１（ａ）及び図１（ｂ）には、Ｆ（フッ素）を用いた化学的なエッチバック工程を行った後のＳＩＭＳ（Secondary Ion Mass Spectrometry；二次イオン質量分析法 ） プロファイルと後続工程の熱処理工程を行った後のＳＩＭＳプロファイルが示されている。
図３（ａ）及び図３（ｂ）には、Ｏ２を用いた物理的なエッチバック工程と、Ｆを用いた化学的なエッチバック工程とを組み合わせたケミカル−フィジカルエッチバック工程を行った後のＳＩＭＳプロファイルと後続工程の熱処理工程を行った後のＳＩＭＳプロファイルが示されている。
図１（ａ）と図１（ｂ）より従来技術では、Ｆイオンの拡散度合いが大きいことが分かるが、図３（ａ）と図３（ｂ）より本発明では、Ｆイオンの拡散度合いが図１（ａ）及び図１（ｂ）のそれよりも少ないことが分かる。
本発明によれば、Ｏ２を用いた物理的なエッチバック工程と、Ｆを用いた化学的なエッチバック工程とを組み合わせたケミコ−フィジカルエッチバック工程を行うことにより、前記第１ＨＤＰ酸化膜上に形成されるＦＳＧ膜のＦイオンに対する拡散を最小化して素子の特性を向上させるという効果がある。
本発明は、具体的な実施例について詳細に説明したが、本発明の技術的思想の範囲内で変形または変更できるのは当該分野で通常の知識を有する者には明らかであり、そのような変形または変更も本発明の特許請求の範囲に属するといえる。
本発明の活用例として、半導体素子の製造方法に適用することが出来、さらに詳しくは、半導体素子の素子分離膜形成方法に適用することが出来る。
従来の技術によって形成された素子分離膜におけるＦイオン濃度のＳＩＭＳプロファイルを示す図である。 本発明に係る半導体素子の素子分離膜形成方法を説明するための断面図である。 本発明によって形成された素子分離膜におけるＦイオン濃度のＳＩＭＳプロファイルを示す図である。
符号の説明
２０…半導体基板
２２…パッド窒化膜
２４…パッド酸化膜
２６…側壁酸化膜
２８ａ…第１ＨＤＰ酸化膜
２８ｂ…第２ＨＤＰ酸化膜

Claims (7)

  1. 半導体基板にトレンチを形成する段階と、
    前記形成されたトレンチに第１ＨＤＰ酸化膜を形成する段階と、
    前記第１ＨＤＰ酸化膜が形成された結果物の全面にＣ２Ｆ６ガス及びＯ２ガスの混合ガスを用いてエッチバック工程を行い、バーティカルな側壁を有する前記第１ＨＤＰ酸化膜を形成する段階と、
    前記エッチバック工程の完了した結果物の全面に第２ＨＤＰ酸化膜を形成する段階と、 を含むことを特徴とする半導体素子の素子分離膜形成方法。
  2. Ｃ２Ｆ６ガス及びＯ２ガスの混合ガスを用いて行われる前記エッチバック工程は、５０ｓｃｃｍ以上、且つ２００ｓｃｃｍ以下のＣ２Ｆ６ガス、２００ｓｃｃｍ以上、且つ５００ｓｃｃｍ以下のＯ２ガス、５００Ｗ以上、且つ１０００Ｗ以下のＨＦパワー、３０００Ｗ以上、且つ４０００Ｗ以下のＬＦパワーを有する工程条件で行われることを特徴とする請求項１記載の半導体素子の素子分離膜形成方法。
  3. 前記トレンチの形成後、前記トレンチの側壁に酸化工程によって側壁酸化膜を形成する段階をさらに含むことを特徴とする請求項１記載の半導体素子の素子分離膜形成方法。
  4. 前記第１ＨＤＰ酸化膜は、１０ｓｃｃｍ以上、且つ１００ｓｃｃｍ以下程度のＳｉＨ４ガス、１０ｓｃｃｍ以上、且つ１００ｓｃｃｍ以下程度のＯ２ガス、１００ｓｃｃｍ以上、且つ１０００ｓｃｃｍ以下程度のＨｅガス、５０ｓｃｃｍ以上、且つ１０００ｓｃｃｍ以下程度のＨ２ガス、１０００Ｗ以上、且つ１００００Ｗ以下程度のＬＦパワー及び５００Ｗ以上、且つ５０００Ｗ以下程度のＨＦパワーを有する工程条件で形成されることを特徴とする請求項１記載の半導体素子の素子分離膜形成方法。
  5. 前記第２ＨＤＰ酸化膜は、前記第１ＨＤＰ酸化膜の工程条件と同一の工程条件で形成されることを特徴とする請求項１または請求項４記載の半導体素子の素子分離膜形成方法。
  6. 前記第２ＨＤＰ酸化膜の形成後、前記半導体基板が露出するまで平坦化工程を行って前記トレンチの内部にのみ前記第１ＨＤＰ酸化膜及び第２ＨＤＰ酸化膜が埋め込まれるようにして、素子分離膜の形成を完了する段階をさらに含むことを特徴とする請求項１記載の半導体素子の素子分離膜形成方法。
  7. 半導体基板にトレンチを形成する段階と、
    前記トレンチの側壁に側壁酸化膜を形成する段階と、
    前記側壁酸化膜が備えられたトレンチに第１ＨＤＰ酸化膜を形成する段階と、
    前記第１ＨＤＰ酸化膜が形成された結果物の全面にＣ２Ｆ６ガス及びＯ２ガスの混合ガスを用いてエッチバック工程を行い、バーティカルな側壁を有する第１ＨＤＰ酸化膜を形成する段階と、
    前記エッチバック工程の完了した結果物の全面に第２ＨＤＰ酸化膜を形成する段階と、
    前記形成された結果物に前記半導体基板が露出するまで平坦化工程を行って前記トレンチの内部にのみ前記第１ＨＤＰ酸化膜及び第２ＨＤＰ酸化膜が埋め込まれるようにして、素子分離膜の形成を完了する段階と、
    を含むことを特徴とする半導体素子の素子分離膜形成方法。
JP2004370438A 2004-10-29 2004-12-22 半導体素子の素子分離膜形成方法 Expired - Fee Related JP5030126B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2004-087145 2004-10-29
KR1020040087145A KR100650835B1 (ko) 2004-10-29 2004-10-29 반도체 소자의 소자분리막 형성방법

Publications (2)

Publication Number Publication Date
JP2006128587A true JP2006128587A (ja) 2006-05-18
JP5030126B2 JP5030126B2 (ja) 2012-09-19

Family

ID=36201935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004370438A Expired - Fee Related JP5030126B2 (ja) 2004-10-29 2004-12-22 半導体素子の素子分離膜形成方法

Country Status (6)

Country Link
US (1) US7183173B2 (ja)
JP (1) JP5030126B2 (ja)
KR (1) KR100650835B1 (ja)
CN (1) CN100372096C (ja)
DE (1) DE102004060667B4 (ja)
TW (1) TWI244698B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009111351A (ja) * 2007-09-07 2009-05-21 Applied Materials Inc Ｈｄｐ−ｃｖｄ堆積／エッチング／堆積プロセスの不純物コントロール
JP2009164384A (ja) * 2008-01-08 2009-07-23 Renesas Technology Corp 半導体装置の製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100912988B1 (ko) * 2006-09-29 2009-08-20 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100919803B1 (ko) * 2006-12-28 2009-10-01 주식회사 하이닉스반도체 반도체소자의 트렌치 소자분리막 형성방법
CN101289284B (zh) * 2007-04-20 2011-04-20 中芯国际集成电路制造(上海)有限公司 有效控制含氟硅玻璃层间介质层形成中产生的气泡的方法
KR100899393B1 (ko) * 2007-09-07 2009-05-27 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR101002493B1 (ko) * 2007-12-28 2010-12-17 주식회사 하이닉스반도체 반도체 메모리 소자의 소자 분리막 형성 방법
KR101145386B1 (ko) * 2010-11-16 2012-05-15 에스케이하이닉스 주식회사 반도체 장치의 매립게이트 제조방법
CN104425350B (zh) * 2013-09-10 2017-09-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62152128U (ja) * 1986-03-17 1987-09-26
JPH04170026A (ja) * 1990-11-02 1992-06-17 Sony Corp ドライエッチング方法
JPH04309221A (ja) * 1991-04-08 1992-10-30 Nec Corp 半導体装置の製造方法
JPH07221110A (ja) * 1994-01-31 1995-08-18 Toshiba Corp 半導体装置の配線構造とその製造方法
JPH09134895A (ja) * 1995-11-10 1997-05-20 Nec Corp 半導体装置の製造方法
JP2001332510A (ja) * 2000-05-25 2001-11-30 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2002025941A (ja) * 2000-07-11 2002-01-25 Fujitsu Ltd 半導体装置の製造方法
WO2002050885A1 (fr) * 2000-12-21 2002-06-27 Tokyo Electron Limited Procede de gravage pour film isolant
JP2003031649A (ja) * 2001-07-13 2003-01-31 Toshiba Corp 半導体装置の製造方法
JP2004193585A (ja) * 2002-11-29 2004-07-08 Fujitsu Ltd 半導体装置の製造方法と半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW405181B (en) * 1997-04-16 2000-09-11 Taiwan Semiconductor Mfg Dry etching method of the silicon dioxide
US5930677A (en) * 1997-04-21 1999-07-27 Chartered Semiconductor Manufacturing, Ltd Method for reducing microloading in an etchback of spin-on-glass or polymer
JP3109449B2 (ja) * 1997-04-25 2000-11-13 日本電気株式会社 多層配線構造の形成方法
JPH11220017A (ja) * 1998-01-30 1999-08-10 Mitsubishi Electric Corp 半導体装置とその製造方法
US6326296B1 (en) * 1998-07-01 2001-12-04 Taiwan Semiconductor Manufacturing Company Method of forming dual damascene structure with improved contact/via edge integrity
US6180490B1 (en) * 1999-05-25 2001-01-30 Chartered Semiconductor Manufacturing Ltd. Method of filling shallow trenches
US6693042B1 (en) * 2000-12-28 2004-02-17 Cypress Semiconductor Corp. Method for etching a dielectric layer formed upon a barrier layer
KR100403350B1 (ko) * 2001-12-15 2003-10-30 주식회사 하이닉스반도체 반도체소자의 무경계 콘택홀 형성방법
TW540135B (en) * 2002-04-24 2003-07-01 Nanya Technology Corp Method of forming shallow trench isolation region
US6780731B1 (en) * 2002-08-22 2004-08-24 Taiwan Semiconductory Manufacturing Co., Ltd. HDP gap-filling process for structures with extra step at side-wall
KR100532503B1 (ko) * 2004-02-03 2005-11-30 삼성전자주식회사 쉘로우 트렌치 소자 분리막의 형성 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62152128U (ja) * 1986-03-17 1987-09-26
JPH04170026A (ja) * 1990-11-02 1992-06-17 Sony Corp ドライエッチング方法
JPH04309221A (ja) * 1991-04-08 1992-10-30 Nec Corp 半導体装置の製造方法
JPH07221110A (ja) * 1994-01-31 1995-08-18 Toshiba Corp 半導体装置の配線構造とその製造方法
JPH09134895A (ja) * 1995-11-10 1997-05-20 Nec Corp 半導体装置の製造方法
JP2001332510A (ja) * 2000-05-25 2001-11-30 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2002025941A (ja) * 2000-07-11 2002-01-25 Fujitsu Ltd 半導体装置の製造方法
WO2002050885A1 (fr) * 2000-12-21 2002-06-27 Tokyo Electron Limited Procede de gravage pour film isolant
JP2003031649A (ja) * 2001-07-13 2003-01-31 Toshiba Corp 半導体装置の製造方法
JP2004193585A (ja) * 2002-11-29 2004-07-08 Fujitsu Ltd 半導体装置の製造方法と半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009111351A (ja) * 2007-09-07 2009-05-21 Applied Materials Inc Ｈｄｐ−ｃｖｄ堆積／エッチング／堆積プロセスの不純物コントロール
JP2009164384A (ja) * 2008-01-08 2009-07-23 Renesas Technology Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP5030126B2 (ja) 2012-09-19
KR20060038022A (ko) 2006-05-03
CN100372096C (zh) 2008-02-27
DE102004060667B4 (de) 2010-11-25
US20060094201A1 (en) 2006-05-04
TWI244698B (en) 2005-12-01
TW200614371A (en) 2006-05-01
CN1767166A (zh) 2006-05-03
KR100650835B1 (ko) 2006-11-27
US7183173B2 (en) 2007-02-27
DE102004060667A1 (de) 2006-05-04

Similar Documents

Publication Publication Date Title
KR100640159B1 (ko) 채널길이를 증가시킨 반도체소자 및 그의 제조 방법
TWI261864B (en) Recess gate and method for fabricating semiconductor device with the same
KR100607351B1 (ko) 플래쉬 메모리 소자의 제조방법
US7176104B1 (en) Method for forming shallow trench isolation structure with deep oxide region
JP2009164555A (ja) 半導体メモリ素子の素子分離膜形成方法
JP2005033023A (ja) 半導体装置の製造方法および半導体装置
KR20040033363A (ko) 반도체 소자 및 그의 제조방법
JP2006196843A (ja) 半導体装置およびその製造方法
JP2006041503A (ja) フラッシュメモリ素子の製造方法
CN100372096C (zh) 在半导体器件中形成隔离膜的方法
JP2006245578A (ja) 半導体装置の製造方法
JP4363564B2 (ja) 半導体素子の素子分離膜形成方法
JP2012019197A (ja) 半導体装置の製造方法
KR20080095621A (ko) 반도체 소자의 소자 분리막 형성 방법
JP2006108605A (ja) フラッシュメモリ素子のウォール酸化膜形成方法及び素子分離膜形成方法
JP2005328049A (ja) トレンチ素子分離膜を含む半導体素子及びその製造方法
JP2008277744A (ja) 半導体素子の製造方法
JP4992012B2 (ja) フラッシュメモリ素子の製造方法
JP4803975B2 (ja) 半導体素子の素子分離膜形成方法
JP2008084975A (ja) 半導体装置、およびその製造方法
KR20060122139A (ko) 플래쉬 메모리 소자의 제조방법
CN101937847A (zh) 半导体器件的制造方法
KR100772562B1 (ko) 벌브 리세스 게이트를 갖는 반도체 소자의 제조방법
JP2007134559A (ja) 半導体装置およびその製造方法
JP2009117799A (ja) 半導体メモリ素子の素子分離膜形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120621

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees