JP2009111351A - Ｈｄｐ−ｃｖｄ堆積／エッチング／堆積プロセスの不純物コントロール - Google Patents

Ｈｄｐ−ｃｖｄ堆積／エッチング／堆積プロセスの不純物コントロール Download PDF

Info

Publication number
JP2009111351A
JP2009111351A JP2008230068A JP2008230068A JP2009111351A JP 2009111351 A JP2009111351 A JP 2009111351A JP 2008230068 A JP2008230068 A JP 2008230068A JP 2008230068 A JP2008230068 A JP 2008230068A JP 2009111351 A JP2009111351 A JP 2009111351A
Authority
JP
Japan
Prior art keywords
processing chamber
gas
substrate processing
halogen
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008230068A
Other languages
English (en)
Inventor
Anchuan Wang
ワン アンチュアン
Young S Lee
エス リー ヨン
Manoj Vellaikal
ヴェライカル マノジ
Jason Thomas Bloking
トーマス ブロッキング ジェイソン
Jin Ho Jeon
ホー ジェオン ジン
Hemant P Mungekar
ピー マンゲカル ヘマント
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2009111351A publication Critical patent/JP2009111351A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4408—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber by purging residual gases from the reaction chamber or gas lines
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/507—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using external electrodes, e.g. in tunnel type reactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

【課題】基板上に形成されたギャップを酸化シリコン膜で充填する改良された技術を提供する。
【解決手段】高密度プラズマプロセスを使用して酸化シリコンの第１の部分を該基板上および該ギャップ内に堆積する。この後、該酸化シリコン膜の該堆積された第１の部分の一部がエッチングバックされる。これは、ハロゲン前駆体ソースから該基板処理チャンバにハロゲン前駆体を流すステップと、該ハロゲン前駆体から高密度プラズマを形成するステップと、該一部がエッチングバックされた後に該ハロゲン前駆体を流すことを終了するステップとを含んでいる。この後、ハロゲンスカベンジャーが該基板処理チャンバに流されて、該基板処理チャンバで残渣ハロゲンと反応する。この後、該酸化シリコン膜の第２の部分が、高密度プラズマプロセスを使用して該酸化シリコン膜の該第１の部分上および該ギャップ内に堆積される。
【選択図】なし

Description

関連出願の相互参照
[0001]本出願は、Ａｎｃｈｕａｎ Ｗａｎｇらによって２００７年９月７日に出願された、「ＩＮＴＥＧＲＡＴＥＤ ＰＲＯＣＥＳＳ ＭＯＤＵＬＡＴＩＯＮ」と題された米国特許出願第６０／９７０，８８４号の非仮特許出願であり、且つこの出願日の利点を請求するものであり、この開示全体は全ての目的の為に参照によって本明細書に組み込まれている。
[0002]本出願はまた、Ａｎｃｈｕａｎ Ｗａｎｇらによる、「ＲＥＤＵＣＴＩＯＮ ＯＦ ＥＴＣＨ−ＲＡＴＥ ＤＲＩＦＴ ＩＮ ＨＤＰ ＰＲＯＣＥＳＳＥＳ」と題された、同時出願され、且つ共に譲渡された米国特許出願第−−／−−−，−−−号、およびＡｎｃｈｕａｎ Ｗａｎｇによって２００７年６月４日に出願された、「ＧＡＰＦＩＬＬ ＥＸＴＥＮＳＩＯＮ ＯＦ ＨＤＰ−ＣＶＤ ＩＮＴＥＧＲＡＴＥＤ ＰＲＯＣＥＳＳ ＭＯＤＵＬＡＴＩＯＮ ＳＩＯ２ ＰＲＯＣＥＳＳ」と題された米国特許出願第１１／７５７，６３７号に関し、これらの各々の開示全体は全ての目的の為に参照によって本明細書に組み込まれている。
発明の背景
[0003]半導体技術の開発が直面している永続的な課題の１つは、回路要素と相互接続間のスプリアス（sperious）相互作用を導入することなく基板上の回路要素および相互接続の密度を増大させることである。不要な相互作用は通常、物理的且つ電気的に要素を分離するために絶縁性材料で充填されているギャップやトレンチを提供することによって防止される。しかしながら、回路密度が増大すると、これらのギャップの幅は縮小し、これらのアスペクト比を増大させ、間隙を残すことなくギャップを充填するのを徐々により困難にする。ギャップが完全に充填されていない場合の間隙の形成は、例えば絶縁性材料内の不純物をトラップすることによって完成したデバイスの動作に悪影響を与えることもあるため、望ましくない。
[0004]このようなギャップ充填用途で使用される共通の技術は化学堆積（「ＣＶＤ」）技術である。従来の熱ＣＶＤプロセスは反応ガスを基板表面に供給し、ここでは、所望の膜を生成するために熱誘導化学反応が生じる。プラズマ増強型ＣＶＤ（「ＰＥＣＶＤ」）技術は、無線周波数（「ＲＦ」）エネルギーを基板表面付近の反応ゾーンに印加することによって反応ガスの励起および／または解離を促進し、これによってプラズマを作成することができる。プラズマにおける種の高反応性は、化学反応が生じるのに必要なエネルギーを削減することによって、従来の熱ＣＶＤプロセスと比較してこのようなＣＶＤプロセスに必要な温度を低下させる。これらの利点は高密度プラズマ（「ＨＤＰ」）ＣＶＤ技術によってさらに活用可能であり、この場合高密度プラズマは低真空圧で形成されるため、プラズマ種はさらに反応性のものとなる。これらの技術の各々は広く「ＣＶＤ」技術のうちに入るが、これらの技術の各々は、特定の具体的用途に多少なりとも、ふさわしい特徴的な特性を有している。
[0005]ＨＤＰ−ＣＶＤシステムは、標準的な容量結合プラズマＣＶＤシステムの密度より少なくともおよそ２倍大きなプラズマを形成する。ＨＤＰ−ＣＶＤシステムの例は、とりわけ誘導結合プラズマシステムおよび電子サイクロトロン共鳴（ＥＣＲ）プラズマシステムを含んでいる。ＨＤＰ−ＣＶＤシステムは概して、低密度プラズマシステムよりも低い圧力範囲で動作する。ＨＤＰ−ＣＶＤシステムで採用されている低チャンバ圧力は、平均自由行程が長く、且つ角度分布が小さいアクティブ種を提供する。プラズマ密度と合わせてこれらの要因は、緊密な間隔のギャップの最深部分にも達するプラズマからの相当数の構成要素に寄与しており、低密度プラズマＣＶＤシステムで堆積された膜と比較してギャップ充填性能が改良された膜を提供する。
[0006]ＨＤＰ−ＣＶＤ技術で堆積された膜が改良されたギャップ充填特徴を有することができるようにするもう１つの要因は、膜堆積と同時の、高密度プラズマによるスパッタリングの促進である。ＨＤＰ堆積プロセスのスパッタリングコンポーネントは、隆起表面のコーナーなどの特定の部材への堆積をゆっくりにすることによって、ＨＤＰ堆積膜のギャップ充填能力の増大に寄与することができる。一部のＨＤＰ−ＣＶＤシステムはアルゴンや類似の重不活性ガスを導入してスパッタリング効果をさらに促進する。これらのＨＤＰ−ＣＶＤシステムは通常、電界の作成が基板へのプラズマをバイアスできるようにする基板サポートペデスタル内の電極を採用する。電界は、スパッタリングをさらに促進させ、且つ所与の膜により良好なギャップ充填特徴を提供するためにＨＤＰ堆積プロセス中に印加可能である。
[0007]同時堆積／スパッタ性質ゆえに、ＨＤＰ−ＣＶＤプロセスは、任意の用途で作成されたギャップやトレンチを充填できると当初は考えられていた。しかし、半導体製造業者は、ＨＤＰ−ＣＶＤプロセスが充填できるギャップのアスペクト比に対する現実的な制限があることを発見した。例えば、酸化シリコンギャップ充填膜を堆積するために普通使用されるＨＤＰ−ＣＶＤプロセスは、シランＳｉＨ４、酸素分子Ｏ２およびアルゴンＡｒを含むプロセスガスからプラズマを形成する。このようなプロセスが特定の幅の狭い高アスペクト比のギャップを充填するために使用される場合に、プロセスガスにおいてアルゴンによってもたらされたスパッタリングはギャップ充填の試みを妨げる場合があることが報告されている。具体的には、プロセスにおいてアルゴンによってスパッタリングされた材料は、下部よりも早いレートで充填されているギャップの側壁の上部に再堆積することが報告されている。そして、これは、ギャップが完全に充填される前に再成長の上部エリアが接合すれば、ギャップにおける間隙の形成をもたらすことがある。
[0008]図１は、一部のＣＶＤプロセスと関連した潜在的なギャップ充填制限を図示するための、異なる堆積ステージの酸化シリコン膜の概略断面図を提供する。ギャップ充填の問題が、この問題をよりよく図示するためにいくらか誇張された形態で図示されている。図１の上部は、水平表面１２２を有する２つの隣接部材１２４および１２８によってギャップ１２０が定義されており、この水平表面は１３２で記されているギャップの底部にある初期構造１０４を示している。構造１０８、つまり上部から図面の第２の部分に示されているように、従来のＨＤＰ−ＣＶＤ酸化シリコン堆積プロセスは、ギャップ１２０の底部の水平表面１３２と、部材１２４および１２８上の水平表面１２２への直接堆積をもたらす。しかし、これはまた、成長に伴って酸化シリコン膜からスパッタリングされた材料の再結合ゆえに、ギャップ１２０の側壁１４０上への（「再堆積」と称される）間接堆積をもたらす。特定の幅の狭い高アスペクト比の用途において、酸化シリコン膜の継続的成長は、側壁の下部に横方向に膜が成長するレートを超える成長レートで相互に成長する側壁１４０の上部セクションへの形成１３６をもたらす。この傾向は構造１０８および１１２に示されており、構造１１６における最終結果は膜内の間隙１４４の形成である。間隙を形成する可能性は、再堆積のレートおよび特徴に直接関連している。
[0009]従って、ギャップ充填技術を改良する一般的な必要性が当業界に存在する。
発明の簡単な概要
[0010]本発明の実施形態は、基板処理チャンバに配置されている基板上に酸化シリコン膜を堆積する方法を提供する。該基板は、隣接する隆起表面間にギャップを形成している。該酸化シリコン膜の第１の部分が、高密度プラズマプロセスを使用して該基板上および該ギャップ内に堆積される。この後、該酸化シリコン膜の該堆積された第１の部分の一部がエッチングバックされる。これは、第１の導管を介してハロゲン前駆体ソースから該基板処理チャンバにハロゲン前駆体を流すステップと、該ハロゲン前駆体から高密度プラズマを形成するステップと、該一部がエッチングバックされた後に該ハロゲン前駆体を流すことを終了するステップと、を備えている。この後、ハロゲンスカベンジャーが該基板処理チャンバに流されて、該基板処理チャンバで残渣ハロゲンと反応する。この後、該酸化シリコン膜の第２の部分が高密度プラズマプロセスを使用して該酸化シリコン膜の該第１の部分上および該ギャップ内に堆積される。
[0011]該ハロゲン前駆体はフッ素前駆体を備えており、該ハロゲンスカベンジャーはＯ２を備えることもある。該第１の導管はまた、ＡｒやＨｅなどの該ハロゲン前駆体に対して非反応性のガス流によって洗い流されてもよい。一部の例では、Ｈｅなどの該ハロゲン前駆体に対して非反応性の第２のガスが、該第１の導管と異なる第２の導管を介して該基板処理チャンバに流される。
[0012]該酸化シリコン膜の該第１の部分は、シリコン含有ガス、酸素含有ガスおよびフルーエントガスを該基板処理チャンバに流すことによって堆積されてもよい。第１の高密度プラズマが、該シリコン含有ガス、該酸素含有ガスおよび該フルーエントガスから形成される。該酸化シリコン膜の該第１の部分は、９００〜６０００Å／分の堆積レートおよび２０超の堆積／スパッタ比で該第１の高密度プラズマを使用して堆積される。該堆積／スパッタ比は、（正味堆積レート）＋（ブランケットスパッタリングレート）／（ブランケットスパッタリングレート）の比として定義される。該シリコン含有ガスはＳｉＨ４を備えてもよく、該酸素含有ガスはＯ２を備えてもよい。
[0013]該ハロゲン前駆体から形成された該高密度プラズマは、ソース無線周波数電力を該基板処理チャンバに誘導結合することによって形成可能であり、該ソース無線周波数電力は８５，０００〜１４０，０００Ｗ／ｍ２の電力密度を該基板に提供する。該ソース無線周波数電力は、該基板処理チャンバの上部および該基板処理チャンバの側部に配置されているソースによって提供されてもよい。該基板処理チャンバの該側部に配置されている該ソースによって提供された該電力は、一部の実施形態では、該基板処理チャンバの該上部に配置されている該ソースによって提供された該電力より大きいこともある。一実施形態では、該基板処理チャンバの該側部に配置されている該ソースによって提供された該電力は、該基板処理チャンバの該上部に配置されている該ソースによって提供された該電力の少なくとも３倍である。
[0014]本発明の性質および利点についてのさらなる理解は、明細書の残りの部分および図面を参照して実現可能である。
発明の詳細な説明
[0021]本発明の実施形態は、高密度プラズマＣＶＤプロセスを使用して基板の表面のギャップを充填するために酸化シリコン層を堆積する方法を目的としている。本発明の技術に従って堆積された酸化シリコン膜は優れたギャップ充填性能を有しており、また、例えばシャロートレンチ分離（「ＳＴＩ」）構造で生じるギャップを充填することができる。従って、本発明の方法によって堆積された膜は、４５ｎｍ未満の部材サイズを有する回路を含む多様な集積回路の製作での使用に適している。この方法の一部は、堆積膜に組み込まれている不純物のコントロールを目的としている。
[0022]本発明の実施形態に従って充填可能な構造のタイプが図２に図示されており、これは未完の集積回路２００の簡略断面図を提供している。この集積回路は、複数のＳＴＩ構造を含む基板２０４に形成され、この構造の各々は通常、基板２０４の表面に薄いパッド酸化膜層２２０を形成してから、パッド酸化膜層２２０上に窒化シリコン層２１６を形成することによって作成される。窒化膜および酸化膜の層は次いで標準フォトリソグラフィ技術を使用してパターニングされ、トレンチ２２４は窒化膜／酸化膜スタックを介して基板２０４にエッチングされる。図２は、集積回路が、トランジスタや他のアクティブデバイスで比較的緊密にパックされているエリア２０８を備えてもよく、また、相対的に分離されているオープンエリア２１２を備えてもよいことを示している。オープンエリア２１２におけるアクティブデバイスは、緊密パックエリア２０８における分離の１倍以上相互に分離可能であるが、本明細書に使用されているように、「オープンエリア」は、ギャップが「緊密エリア」のギャップの幅の少なくとも５倍の幅を有しているエリアであるとみなされる。
[0023]本発明の実施形態は、良好なギャップ充填特性を有する堆積プロセスを使用して二酸化シリコンなどの絶縁性材料によってトレンチ２２４を充填する方法を提供する。一部の例では、ギャップ充填プロセスの前に、初期ライニング層がイン・シトゥーストリーム発生（「ＩＳＳＧ」）や他の熱酸化膜層、おそらく窒化シリコン層として基板に堆積される。トレンチ２２４を充填する前にこのようなライナーを堆積することの利点は適切なコーナー丸みを提供することであり、これは、形成されているトランジスタの早期ゲート絶縁破壊などの効果を回避することを目的とすることもある。
[0024]ここで使用されているように、高密度プラズマプロセスは、同時堆積およびスパッタリングコンポーネントを含み、且つ約１０１１イオン／ｃｍ３以上のイオン密度を有するプラズマを採用するプラズマＣＶＤプロセスである。高密度プラズマの堆積およびスパッタリング特徴の組み合わせの相対的レベルは、ガス状混合物を提供するために使用される流量、プラズマを維持するのに適用されるソース電力レベル、および基板に印加されるバイアス電力などの要因に左右されることがある。このような要因の組み合わせは便宜的に、プロセスを特徴付けるためにＤ／Ｓと表記されることもある「堆積／スパッタ比」によって定量化可能である。
Ｄ／Ｓ≡（正味堆積レート）＋（ブランケットスパッタリングレート）／（ブランケットスパッタリングレート）
堆積／スパッタ比は堆積の増大に伴って増大し、スパッタリングの増大に伴って減少する。Ｄ／Ｓの定義で使用されているように、「正味堆積レート」とは、堆積およびスパッタリングが同時に生じている場合に測定される堆積レートのことである。「ブランケットスパッタレート」は、堆積ガスなしでプロセスレシピが運用される場合に測定されるスパッタレートであり、プロセスチャンバ内の圧力は、堆積時の圧力、およびブランケット熱酸化膜で測定されたスパッタレートに調整される。
[0025]他の同等の手段も、当業者には公知であるように、ＨＤＰプロセスの相対的堆積およびスパッタリング寄与を定量化するために使用可能である。共通の代替比は「エッチング／堆積比」、
Ｅ／Ｄ≡（ソースのみの堆積レート）−（正味堆積レート）／（ソースのみの堆積レート）
であり、これはスパッタリングの増大に伴って増大し、堆積の増大に伴って減少する。Ｅ／Ｄの定義で使用されているように、「正味堆積レート」はまた、堆積およびスパッタリングが同時に生じている場合に測定された堆積レートのことをいう。「ソースのみの堆積レート」は、しかしながら、スパッタリングなしでプロセスレシピが運用される場合に測定される堆積レートのことである。本発明の実施形態はＤ／Ｓ比に関してここでは説明されている。Ｄ／ＳおよびＥ／Ｄは正確な逆数ではないが、これらは逆相関しており、両者間の変換は当業者に理解される。
[0026]ＨＤＰ−ＣＶＤプロセスにおける所与のステップの所望のＤ／Ｓ比は概して、前駆体ガス流、場合によってはスパッタリング剤としても作用可能なフルーエントガス流を含むことによって達成される。前駆体ガスが備える要素は反応して所望の組成を具備する膜を形成する。例えば、酸化シリコン膜を堆積するには、前駆体ガスは、シランＳｉＨ４などのシリコン含有ガスおよび酸素分子Ｏ２などの酸化ガス反応剤を含むことがある。ドーパントが、例えば膜をフッ素化するためのＳｉＦ４の流れを含み、膜をリン化するためのＰＨ３の流れを含み、膜をホウ素化するためのＢ２Ｈ６の流れ含み、膜を窒化するためのＮ２の流れを含むことによって、所望のドーパントを具備する前駆体ガスを含むことによって膜に添加されてもよい。フルーエントガス（fluent gas）には、Ｈ２の流れ、あるいは、Ｈｅの流れや、Ｎｅ、ＡｒまたはＸｅなどのより重い不活性ガス流をも含む不活性ガス流が提供されることがある。異なるフルーエントガスによって提供されるスパッタリングレベルはガスの原子質量（あるいは、Ｈ２の場合は分子質量）に直接関連しており、Ｈ２はＨｅよりかなり少ないスパッタリングを生成する。本発明の実施形態は概して、５ａｍｕ未満の平均分子質量を有するフルーエントガス流を提供する。これは、略純Ｈ２の流れや略純Ｈｅの流れによる単一の低質量ガス流を使用して達成される。代替的に、例えば、ＨＤＰ−ＣＶＤプロセスチャンバで混合するＨ２の流れおよびＨｅの流れの両方を提供することによって複数のガス流が提供されることもある。代替的に、このガスは、Ｈ２／Ｈｅの流れが混合状態でプロセスチャンバに提供されるように事前混合されてもよい。より高い質量のガスの個別流を提供したり、より高い質量のガスを事前混合物に含めたりすることもまた可能であり、事前混合物の相対的な流量および／または濃度は５ａｍｕ未満の平均分子質量を維持するように選択される。
[0027]高アスペクト比構造において、比較的高流量の低質量フルーエントガスの使用は概して、Ａｒなどのフルーエントガスのより従来型の使用と比較してギャップ充填性能を改良することが分かっている。これは、フルーエントガスとしてＨｅやＨ２を使用して達成される再堆積の削減の結果であると思われるため、ギャップの閉鎖はよりゆっくりと生じることになる。しかし、このような低質量フルーエントガスの使用によっても、堆積時のコーナークリッピングの危険性がある。この効果は図３Ａおよび図３Ｂを参照して理解可能であり、この図面は、それぞれ緊密パックエリアのギャップおよびオープンエリアのギャップに対するＨＤＰプロセスのスパッタリングコンポーネントの効果を示している。
[0028]とりわけ、図３Ａのギャップ３０４は高アスペクト比ギャップであり、ＨＤＰ−ＣＶＤプロセスを使用して堆積された材料は水平表面上に特徴カスプ構造３０８を形成する。経路３１６に沿ったプラズマイオンの影響に応答してカスプ３０８から材料３１２がスパッタリングされると再堆積が生じる。スパッタリングされた材料３１２は、ギャップ３０４の反対側の側壁３２４に合わさる経路３２０に従う。この効果は対称的であるため、材料がギャップの左側から右側にスパッタリングされると、材料はまたギャップの右側から左側にスパッタリングされる。材料の再堆積はコーナーのクリッピングをもたらす過剰なスパッタリングを防止する。
[0029]この対称性は、図３Ｂに示されているオープンエリア構造３３０で図示されているように、オープンエリアには存在しない。本例では、堆積は類似のカスプ３０８’の形成を招くが、材料３１２’が経路３１６’に沿ったプラズマイオンの衝突に応答して経路３２０’に沿ってスパッタリングされる場合、ギャップの反対側は再堆積にはかなり遠いため保護されない。図３Ｂの構造のコーナーは、ギャップの反対側からスパッタリングされた材料を受け取るという補償効果なく、図３Ａの構造のコーナーと同じ材料噴出を被っている。結果として、コーナーをクリッピングして下地構造にダメージを与えることのリスクが増大する。
[0030]本発明の方法は図４の流れ図に要約されている。基板への膜の堆積は、この基板をプロセスチャンバに移送することによってブロック４０４から開始する。基板は通常、２００ｍｍまたは３００ｍｍ直径ウェーハなどの半導体ウェーハである。シリコン前駆体流、酸素前駆体流およびフルーエントガス流を含む前駆体ガス流がブロック４０８においてチャンバに提供される。表Iは、モノシランＳｉＨ４、酸素分子Ｏ２およびＨ２の流れを使用して無ドープケイ酸塩ガラス（「ＵＳＧ」）の堆積の例示的流量を提供するが、ドーパントソースを含む他の前駆体ガスおよび他のフルーエントガスが上記のように使用可能である点が理解されるはずである。
Figure 2009111351
表が示しているように、前駆体ガスの流量は２００ｍｍおよび３００ｍｍ直径のウェーハについて類似していることもあるが、フルーエントガスの流量は概してより高い。
[0031]高密度プラズマが、エネルギーをチャンバに結合させることによって、ブロック４１２でガス状流から形成される。高密度プラズマを生成させる共通の技術は、ｒｆエネルギーを誘導的に結合することである。Ｄ／Ｓ比は、ガスの流量だけでなく、チャンバへの結合エネルギーの電力密度によって、基板に印加可能なバイアスの強度によって、チャンバ内の温度によって、チャンバ内の圧力によって、更に、他のこのような要因によって判断される。
[0032]堆積の完了後、堆積前駆体流はブロック４２０で終了され、膜の所望の厚さに達したか否かがブロック４２４でチェックされる。本発明の実施形態は、エッチングステージによって分離されている少なくとも２つの堆積ステージを含んでおり、また充填されているギャップの具体的な特徴に応じて５〜１５個の堆積ステージまたはより多数の堆積ステージをしばしば有する。
[0033]このプロセスのエッチング段階は、ハロゲン前駆体を流すことによってブロック４２８から開始可能であるが、この前駆体は通常、ＮＦ３やクロロフルオロカーボンなどのフッ素前駆体を備えている。高密度プラズマが、ブロック４３０においてハロゲン前駆体から形成される。一部の実施形態では、ソース電力密度は約８０，０００〜１４０，０００Ｗ／ｍ２であり、これは３００ｍｍ直径ウェーハの約６０００〜１０，０００Ｗの総ソース電力、および２００ｍｍ直径ウェーハの約２５００〜４５００Ｗの総ソース電力に対応している。本発明者らは、高いソース電力の使用によって堆積プロファイルは低いソース電力の使用よりも対称性があるものとなることを発見した。一部の実施形態では、総ソース電力は上部ソースおよび側部ソース間に分布されるため、ソース電力の大部分が側部ソースから提供される。例えば、側部ソース電力は上部ソース電力の１〜５倍であってもよく、これは、具体的な実施形態では上部ソース電力の３倍である。
[0034]得られるハロゲンプラズマは、堆積膜をエッチングバックするためにブロック４３２で使用される。エッチング可能な具体的な量の材料は基板構造の具体的構成に比較的左右されるが、エッチングされる材料の量が早期のエッチングサイクルよりも後のエッチングサイクルにおいてのほうが多い場合がある点は概して事実である。これは、堆積およびエッチングステップのシーケンスの結果として基板のトポロジー全体が変化するという事実の一般的結果である。ステップシーケンスによる一般的な傾向は、トポロジーは、サイクルのエッチング段階でより多くのエッチング量に影響を受けやすくなるということである。ブロック４３６において、ハロゲン前駆体流は終了される。
[0035]このエッチング段階には次いで、ブロック４４０、４４４および／または４４８と関連して説明されているプロセスのいずれかまたは全部を含んでもよい処置段階が続く。これらのプロセスの各々は、膜へのハロゲンの内蔵を制限するように作用する。ブロック４４０で示されているように、ハロゲンスカベンジャーは、処理チャンバ内に残っている余剰ハロゲンと反応するように処理チャンバに流されてもよい。適切なスカベンジャーはＯ２であるが、他のスカベンジャーが代替実施形態で使用されてもよい。ブロック４４４において、処理チャンバへのハロゲン導管は、ハロゲン前駆体に対して非反応性のガスによって洗い流され、この前駆体の例はＡｒおよびＨｅを含んでいる。このような非反応性ガスはまた、ブロック４４８に示されているように、他の導管を介して処理チャンバに流されてもよく、このような導管へのハロゲンの逆流を防止する。
[0036]同一の前駆体が堆積段階の各々で材料堆積に使用され、且つ同一の前駆体がエッチング段階で材料除去に使用されることが概して予想されるが、これは本発明の要件ではない。堆積段階の各々で堆積される材料の量は通常３００〜１０００Åであり、プロセス全体は、サイクルあたりの堆積量がより多い場合にはより少ないサイクルですむ。各サイクルで３００Å堆積する場合、各サイクルで１０００Å堆積する場合と同じ量の材料を堆積するためには約６倍のサイクルを使用する必要がある。
[0037]膜が所望の厚さに成長されると、基板は、ブロック４５２で示されているように、処理チャンバ外に移送される。
例示的基板処理システム
[0038]本発明者らは、カリフォルニア州、サンタクララのＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣ．によって製造されているＵＬＴＩＭＡ（商標）によって本発明の実施形態を実現しており、これに関する一般的説明は、Ｆｒｅｄ Ｃ．Ｒｅｄｅｋｅｒ、Ｆａｒｈａｄ Ｍｏｇｈａｄａｍ、Ｈｉｒｏｇｉ Ｈａｎａｗａ、Ｔｅｔｓｕｙａ Ｉｓｈｉｋａｗａ、Ｄａｎ Ｍａｙｄａｎ、Ｓｈｉｊｉａｎ Ｌｉ、Ｂｒｉａｎ Ｌｕｅ、Ｒｏｂｅｒｔ Ｓｔｅｇｅｒ、Ｙａｘｉｎ Ｗａｎｇ、 Ｍａｎｕｓ ＷｏｎｇおよびＡｓｈｏｋ Ｓｉｎｈａによって１９９６年７月１５日に出願された共に譲渡された米国特許第６，１７０，４２８号「ＳＹＭＭＥＴＲＩＣ ＴＵＮＡＢＬＥ ＩＮＤＵＣＴＩＶＥＬＹ ＣＯＵＰＬＥＤ ＨＤＰ−ＣＶＤ ＲＥＡＣＴＯＲ」に提供されており、この開示全体は参照して本明細書に組み込まれている。このシステムの概要は以下の図５Ａおよび５Ｂと関連して提供されている。図５Ａは、一実施形態のこのようなＨＤＰ−ＣＶＤシステム５１０の構造を概略的に図示している。システム５１０はチャンバ５１３と、真空システム５７０と、ソースプラズマシステム５８０Ａと、バイアスプラズマシステム５８０Ｂと、ガス送出システム５３３と、遠隔プラズマ洗浄システム５５０と、を含んでいる。
[0039]チャンバ５１３の上部はドーム５１４を含んでおり、これは酸化アルミニウムや窒化アルミニウムなどのセラミック誘電材料からなる。ドーム５１４はプラズマ処理領域５１６の上部境界を画成する。プラズマ処理領域５１６は、基板５１７の上部表面および基板サポート部材５１８によって底部に境界設定されている。
[0040]ヒータープレート５２３および冷却プレート５２４はドーム５１４の上にあり、これに熱的に結合されている。ヒータープレート５２３および冷却プレート５２４によってドーム温度のコントロールは約１００℃〜２００℃の範囲の±１０℃になる。これによって種々のプロセスに対してドーム温度を最適化することができる。例えば、堆積プロセスよりも洗浄またはエッチングプロセスのほうがより高い温度でドームを維持することが望ましい。ドーム温度の正確なコントロールはまた、チャンバの剥がれや粒子カウントを削減し、且つ堆積層と基板間の接着を改良する。
[0041]チャンバ５１３の下部は本体部材５２２を含んでおり、これはチャンバを真空システムに接合している。基板サポート部材５１８のベース部分５２１は本体部材５２２に搭載されており、且つこれとの連続内部表面を形成する。基板は、チャンバ５１３の側面の挿入／除去開口（図示せず）を介してロボットブレード（図示せず）によってチャンバ５１３の内外に移送される。リフトピン（図示せず）は、モーター（これも図示せず）のコントロールに基づいて上昇、次いで降下させられ、上部ローディング位置５５７のロボットブレードから、基板が基板サポート部材５１８の基板受け取り部分５１９に配置されている下部処理位置５５６に基板を移動させる。基板受け取り部分５１９は、基板処理中に基板サポート部材５１８に基板を固定する静電チャック５２０を含んでいる。好ましい実施形態では、基板サポート部材５１８は酸化アルミニウムやアルミニウムセラミック材料から作られる。
[0042]真空システム５７０はスロットル本体５２５を含んでおり、これはツインブレードスロットルバルブ５２６を収容しており、またゲートバルブ５２７およびターボ分子ポンプ５２８に取り付けられている。スロットル本体５２５はガス流への障害を最小にし、対称ポンピングを可能にする点が注目されるべきである。ゲートバルブ５２７はポンプ５２８をスロットル本体５２５から分離可能であり、また、スロットルバルブ５２６が完全に開放されている場合に排出流容量を制約することによってチャンバ圧力をコントロール可能である。スロットルバルブ、ゲートバルブおよびターボ分子ポンプの配列は、最大約１ミリトール〜約２トールのチャンバ圧力の正確且つ安定したコントロールを可能にする。
[0043]ソースプラズマシステム５８０Ａは、ドーム５１４に搭載されている上部コイル５２９および側部コイル５３０を含んでいる。対称接地シールド（図示せず）はコイル間の電気結合を削減する。上部コイル５２９は上部ソースＲＦ（ＳＲＦ）生成器５３１Ａによって電源投入されるが、側部コイル５３０は側部ＳＲＦ生成器５３１Ｂによって電源投入され、コイルごとの動作の独立電力レベルおよび周波数を可能にする。このデュアルコイル方式はチャンバ５１３における放射イオン密度のコントロールを可能にすることによって、プラズマ均一性を改良することができる。側部コイル５３０および上部コイル５２９は通常誘導駆動され、これは相補電極を必要としない。具体的な実施形態では、上部ソースＲＦ生成器５３１Ａは、普通は２ＭＨｚで最大２，５００ワットのＲＦ電力を提供し、側部ソースＲＦ生成器５３１Ｂは、普通は２ＭＨｚで最大５，０００ワットのＲＦ電力を提供する。上部および側部のＲＦ生成器の動作周波数は、プラズマ生成効率を改良するために、名目動作周波数（例えば、それぞれ１．７〜１．９ＭＨｚおよび１．９〜２．１ＭＨｚ）からオフセットされることもある。
[0044]バイアスプラズマシステム５８０ＢはバイアスＲＦ（「ＢＲＦ」）生成器５３１Ｃおよびバイアス整合ネットワーク５３２Ｃを含んでいる。バイアスプラズマシステム５８０Ｂは基板部分５１７を本体部材５２２に容量結合させ、これは相補電極として作用する。バイアスプラズマシステム５８０Ｂは、ソースプラズマシステム５８０Ａによって作成されたプラズマ種（例えば、イオン）の基板表面への移送を高める役目をする。具体的な実施形態では、バイアスＲＦ生成器は、さらに後述されるように、５ＭＨｚ未満の周波数で最大１０，０００ワットのＲＦ電力を提供する。
[0045]ＲＦ生成器５３１Ａおよび５３１Ｂは、ディジタルコントロール合成器を含んでおり、約１．８〜約２．１ＭＨｚの周波数範囲で動作する。各生成器は、当業者によって理解されるように、チャンバおよびコイルから生成器に反射し返された電力を測定し、且つ動作周波数を調整して最低反射電力を取得するＲＦコントロール回路（図示せず）を含んでいる。ＲＦ生成器は通常、５０オームの特徴インピーダンスの負荷で動作するように設計されている。ＲＦ電力は、生成器とは異なる特徴インピーダンスを有する負荷から反射されることがある。これは、負荷に移送される電力を削減可能である。加えて、負荷から生成器に反射し返された電力はオーバーロードして、生成器にダメージを与えることもある。プラズマのインピーダンスは、とりわけプラズマイオン密度に応じて５オーム未満から９００オームを超えた範囲におよぶこともあるため、また反射電力は周波数の関数であってもよいため、反射電力に従った生成器周波数の調整は、ＲＦ生成器からプラズマに移送される電力を増大させ、生成器を保護する。反射電力を削減し、且つ効率を改良するもう１つの方法は整合回路によるものである。
[0046]整合ネットワーク５３２Ａおよび５３２Ｂは生成器５３１Ａおよび５３１Ｂの出力インピーダンスをそれぞれのコイル５２９および５３０に整合させる。ＲＦコントロール回路は、負荷の変化に伴って、整合ネットワーク内のコンデンサの値を変更して生成器を負荷に整合させることによって両方の整合ネットワークをチューニング可能である。ＲＦコントロール回路は、負荷から生成器に反射し返された電力が特定の制限を越える場合に整合ネットワークをチューニング可能である。一定の整合を提供し、且つ効果的に、ＲＦコントロール回路が整合ネットワークをチューニングできないようにする方法は、反射電力の予想値よりも高く反射電力限度を設定することである。これは、整合ネットワークを最新の条件で一定に保持することによって、いくつかの条件下でプラズマを安定させる助けとなることがある。
[0047]他の手段もまたプラズマを安定させる助けとなることがある。例えば、ＲＦコントロール回路は、負荷（プラズマ）に送出された電力を判断するために使用可能であり、また、生成器出力電力を増減させて、層の堆積中に送出電力を略一定に維持してもよい。
[0048]ガス送出システム５３３は、ガス送出ライン５３８（このうちのいくつかのみが示されている）を介して基板を処理するための複数のソース５３４Ａ〜５３４Ｅのチャンバからガスを提供する。当業者に理解されるように、ソース５３４Ａ〜５３４Ｅに使用される実際のソースと、チャンバ５１３への送出ライン５３８の実際の接続は、チャンバ５１３内で実行される堆積および洗浄プロセスに応じて変化する。ガスは、ガスリング５３７および／または上部ノズル５４５を介してチャンバ５１３に導入される。図５Ｂは、ガスリング５３７のさらなる詳細を示す、チャンバ５１３の簡略部分断面図である。
[0049]一実施形態では、第１および第２のガス源５３４Ａおよび５３４Ｂと、第１および第２のガス流コントローラー５３５Ａ’および５３５Ｂ’は、ガス送出ライン５３８（このうちのいくつかのみが示されている）を介してガスリング５３７のリングプレナム５３６にガスを提供する。ガスリング５３７は、基板に均一なガス流を提供する複数のソースガスノズル５３９（このうちの１つのみが図示目的で示されている）を有している。ノズル長およびノズル角度は、個別チャンバ内の具体的プロセスの均一性プロファイルおよびガス利用効率の調整を可能にするように変更されてもよい。好ましい実施形態では、ガスリング５３７は、酸化アルミニウムセラミックからなる１２個のソースガスノズルを有している。
[0050]ガスリング５３７はまた複数の酸化剤ガスノズル５４０（このうちの１つのみが示されている）を有しており、これらは、好ましい実施形態ではソースガスノズル５３９と同一平面にあり、且つこれより短く、また一実施形態では本体プレナム５４１からガスを受け取る。一部の実施形態では、ガスをチャンバ５１３に注入する前にソースガスおよび酸化剤ガスを混合しないことが望ましい。他の実施形態では、酸化剤ガスおよびソースガスは、本体プレナム５４１とガスリングプレナム５３６間にアパーチャー（図示せず）を提供することによって、ガスをチャンバ５１３に注入する前に混合されてもよい。一実施形態では、第３、第４および第５のガス源５３４Ｃ、５３４Ｄおよび５３４Ｄ’と、第３および第４のガス流コントローラー５３５Ｃおよび５３５Ｄ’はガス送出ライン５３８を介して本体プレナムにガスを提供する。５４３Ｂなどの追加バルブ（他のバルブは図示せず）は、流れコントローラーからチャンバへのガスをシャットオフ可能である。本発明の特定の実施形態を実現する際、ガス源５３４ＡはシランＳｉＨ４ソースを備えており、ガス源５３４Ｂは酸素分子Ｏ２ソースを備えており、ガス源５３４ＣはシランＳｉＨ４ソースを備えており、ガス源５３４ＤはヘリウムＨｅソースを備えており、ガス源５３４Ｄ’は水素分子Ｈ２ソースを備えている。
[0051]可燃、有毒または腐食ガスが使用される実施形態では、堆積後にガス送出ラインに残っているガスを排除することが望ましい。これは、例えば、チャンバ５１３を送出ライン５３８Ａから分離し、且つ送出ライン５３８Ａを真空フォーライン（ｆｏｒｅｌｉｎｅ）５４４に換気するために、バルブ５４３Ｂなどの３方向バルブを使用して達成可能である。図５Ａに示されているように、５４３Ａおよび５４３Ｃなどの他の類似のバルブが他のガス送出ラインに組み込まれてもよい。このような３方向バルブは、（３方向バルブとチャンバ間の）未換気ガス送出ラインの容積を最小化するために、可能な限りチャンバ５１３の近くに配置されてもよい。加えて、２方向（オン−オフ）バルブ（図示せず）は、質量流コントローラー（「ＭＦＣ」）とチャンバ間、あるいはガス源とＭＦＣ間に配置されてもよい。
[0052]図５Ａを再度参照すると、チャンバ５１３はまた上部ノズル５４５および上部通気孔５４６を有している。上部ノズル５４５および上部通気孔５４６はガスの上部および側部の流れの独立コントロールを可能にし、これは膜の均一性を改良し、且つ膜の堆積およびドーピングパラメータの精密調整を可能にする。上部通気孔５４６は上部ノズル５４５周辺の環状開口である。一実施形態では、第１のガス源５３４Ａはソースガスノズル５３９および上部ノズル５４５を供給する。ソースノズルＭＦＣ５３５Ａ’はソースガスノズル５３９に送出されるガス量をコントロールし、上部ノズルＭＦＣ５３５Ａは上部ガスノズル５４５に送出されるガス量をコントロールする。同様に、２つのＭＦＣ５３５Ｂおよび５３５Ｂ’は、ガス源５３４Ｂなどの単一の酸素ソースから上部通気孔５４６および酸化剤ガスノズル５４０の両方への酸素流をコントロールするために使用可能である。一部の実施形態では、酸素は側部ノズルからはチャンバに供給されない。上部ノズル５４５および上部通気孔５４６に供給されたガスは、ガスをチャンバ５１３に流す前に別個に維持されてもよく、あるいはガスは、チャンバ５１３に流れる前に上部プレナム５４８で混合されてもよい。別個のソースの同一ガスが、チャンバの種々の部分に供給するために使用可能である。
[0053]遠隔マイクロ波生成プラズマ洗浄システム５５０が、チャンバコンポーネントからの堆積残渣を定期的に洗浄するために提供される。洗浄システムは、反応器キャビティ５５３の洗浄ガス源５３４Ｅ（例えば、フッ素分子、三フッ化窒素、他のフッ化炭素や同等物）からプラズマを作成する遠隔マイクロ波生成器５５１を含んでいる。このプラズマから得られる反応種は、アプリケーターチューブ５５５を介して洗浄ガスフィードポート４４３を通ってチャンバ５１３に搬送される。洗浄プラズマ（例えば、キャビティ５５３およびアプリケーターチューブ５５５）を含有するために使用される材料は、プラズマによる攻撃に耐性がなければならない。反応器キャビティ５５３とフィードポート５５４間の距離は可能な限り短く維持されなければならないが、これは、所望のプラズマ種の濃度は反応器キャビティ５５３からの距離に伴って低下することがあるためである。遠隔キャビティでの洗浄プラズマの生成は効率的なマイクロ波生成器の使用を可能にし、また、イン・シトゥーで形成されたプラズマに存在しうるグロー放電の温度、放射または衝撃にチャンバコンポーネントをさらさない。結果として、静電チャック５２０などの比較的感度の高いコンポーネントは、イン・シトゥープラズマ洗浄プロセスで必要とされるように、ダミーウェーハでカバーされたり、他の方法で保護されたりする必要はない。図５Ａにおいて、プラズマ洗浄システム５５０はチャンバ５１３の上方に配置されて示されているが、他の位置も代替的に使用可能である。
[0054]バッフル５６１が、上部ノズルを介して供給されるソースガス流をチャンバに方向付けし、且つ遠隔生成プラズマの流れを方向付けるために上部ノズルに近接して提供されてもよい。上部ノズル５４５を介して提供されたソースガスは中央通路５６２を介してチャンバに方向付けられるのに対して、洗浄ガスフィードポート５５４を介して提供された遠隔生成プラズマ種はバッフル５６１によってチャンバ５１３の側面に方向付けられる。
[0055]当業者は、本発明の精神から逸脱することなく、異なる処理チャンバおよび異なる処理条件について具体的パラメータが変更可能である点を認識する。他の変形例もまた当業者には明らかである。これらの同等物および代替物は本発明の範囲内に含まれることが意図されている。従って、本発明の範囲は上記実施形態に制限されるべきではなく、また以下の特許請求の範囲によって定義されるべきである。
従来技術のギャップ充填プロセス中の間隙の形成を図示する概略断面図を提供する。 複数のシャロートレンチ分離構造を含む未完の集積回路の簡略断面図である。 構造における緊密パックエリアおよびオープンエリアのギャップ充填特徴を図示する概略図である。 構造における緊密パックエリアおよびオープンエリアのギャップ充填特徴を図示する概略図である。 本発明の実施形態に従って膜を堆積する方法を要約するフロー図である。 本発明の方法が実現可能な高密度プラズマ化学堆積システムの一実施形態の簡略図である。 図５Ａの例示的処理システムと関連して使用可能なガスリングの簡略断面図である。
符号の説明
１０４…初期構造、１０８、１１２、１１６…構造、１２０、３０４…ギャップ、１２２…水平表面、１２４、１２８…部材、１４０、３２４…側壁、２００…集積回路、２０４、５１７…基板、２１２…オープンエリア、２１６…窒化シリコン層、２２０…パッド酸化膜層、２２４…トレンチ、３０８…カスプ、３１２、３１２’…材料、３１６、３１６’、３２０、３２０’…経路、５１０…システム、５１３…チャンバ、５１４…ドーム、５１６…プラズマ処理領域、５１８…基板サポート部材、５１９…基板受け取り部分、５２０…静電チャック、５２１…ベース部分、５２２…本体部材、５２３…ヒータープレート、５２４…冷却プレート、５２５…スロットル本体、５２６…スロットルバルブ、５２７…ゲートバルブ、５２８…ポンプ、５２９…上部コイル、５３０…側部コイル、５３１Ａ…上部ソースＲＦ生成器、５３１Ｂ…側部ＳＲＦ生成器、５３１Ｃ…バイアスＲＦ生成器、５３２Ａ、５３２Ｂ…整合ネットワーク、５３２Ｃ…バイアス整合ネットワーク、５３３…ガス送出システム、５３４Ａ〜５３４Ｅ…ソース、５３５Ａ’、５３５Ｂ’…ガス流コントローラー、５３６…リングプレナム、５３７…ガスリング、５３８…ガス送出ライン、５３９…ソースガスノズル、５４０…酸化剤ガスノズル、５４１…本体プレナム、５４３Ａ、５４３Ｂ，５４３Ｃ…バルブ、５４４…真空フォアライン、５４５…上部ノズル、５４６…上部通気孔、５４８…上部プレナム、５５０…遠隔プラズマ洗浄システム、５５１…遠隔マイクロ波生成器、５５３…キャビティ、５５４…洗浄ガスフィードポート、５５５…アプリケーターチューブ、５５７…上部ローディング位置、５６１…バッフル、５６２…中央通路、５７０…真空システム、５８０Ａ…ソースプラズマシステム、５８０Ｂ…バイアスプラズマシステム

Claims (13)

  1. 基板処理チャンバに配置されている基板上に酸化シリコン膜を堆積する方法であって、前記基板が隣接する隆起表面間にギャップを形成している方法において、
    高密度プラズマプロセスを使用して前記基板上および前記ギャップ内に前記酸化シリコン膜の第１の部分を堆積するステップと、
    この後、前記酸化シリコン膜の前記堆積された第１の部分の一部をエッチングバックするステップであって、
    第１の導管を介してハロゲン前駆体ソースから前記基板処理チャンバにハロゲン前駆体を流す工程と、
    前記ハロゲン前駆体から高密度プラズマを形成する工程と、
    前記一部がエッチングバックされた後に前記ハロゲン前駆体を流すことを終了する工程と、を備えるステップと、
    この後、前記基板処理チャンバで残渣ハロゲンと反応するようにハロゲンスカベンジャーを前記基板処理チャンバに流すステップと、
    この後、高密度プラズマプロセスを使用して前記酸化シリコン膜の前記第１の部分上および前記ギャップ内に前記酸化シリコン膜の第２の部分を堆積するステップと、を備える方法。
  2. 前記ハロゲン前駆体がフッ素前駆体を備えており、前記ハロゲンスカベンジャーがＯ２を備える、請求項１に記載の方法。
  3. 前記ハロゲン前駆体に対して非反応性の第１のガス流によって前記第１の導管を洗い流すステップをさらに備える、請求項１に記載の方法。
  4. 前記ハロゲン前駆体に対して非反応性の前記第１のガスがＡｒを備える、請求項３に記載の方法。
  5. 前記ハロゲン前駆体に対して非反応性の前記第１のガスがＨｅを備える、請求項３に記載の方法。
  6. 前記ハロゲン前駆体に対して非反応性の第２のガスを前記第１の導管と異なる第２の導管を介して前記基板処理チャンバに流すステップをさらに備える、請求項３に記載の方法。
  7. 前記ハロゲン前駆体に対して非反応性の前記第２のガスがＨｅを備える、請求項６に記載の方法。
  8. 前記酸化シリコン膜の前記第１の部分を堆積するステップが、
    前記基板処理チャンバにシリコン含有ガスを流す工程と、
    前記基板処理チャンバに酸素含有ガスを流す工程と、
    前記基板処理チャンバにフルーエントガスを流す工程と、
    前記シリコン含有ガス、前記酸素含有ガスおよび前記フルーエントガスから第１の高密度プラズマを形成する工程と、
    ９００〜６０００Å／分の堆積レートおよび２０超の堆積／スパッタ比で前記第１の高密度プラズマを使用して前記酸化シリコン膜の前記第１の部分を堆積する工程であって、前記堆積／スパッタ比が、（正味堆積レート）＋（ブランケットスパッタリングレート）／（ブランケットスパッタリングレート）の比として定義される工程と、を備える、請求項１に記載の方法。
  9. 前記シリコン含有ガスがＳｉＨ４を備えており、前記酸素含有ガスがＯ２を備える、請求項８に記載の方法。
  10. 前記ハロゲン前駆体から前記高密度プラズマを形成する工程が、ソース無線周波数電力を前記基板処理チャンバに誘導結合することを備えており、前記ソース無線周波数電力が８５，０００〜１４０，０００Ｗ／ｍ２の電力密度を前記基板に提供する、請求項１に記載の方法。
  11. 前記ソース無線周波数電力が、前記基板処理チャンバの上部および前記基板処理チャンバの側部に配置されているソースによって提供され、
    前記基板処理チャンバの前記側部に配置されている前記ソースによって提供された前記電力が、前記基板処理チャンバの前記上部に配置されている前記ソースによって提供された前記電力より大きい、請求項１０に記載の方法。
  12. 前記基板処理チャンバの前記側部に配置されている前記ソースによって提供された前記電力が、前記基板処理チャンバの前記上部に配置されている前記ソースによって提供された前記電力の少なくとも３倍である、請求項１１に記載の方法。
  13. 前記酸化シリコン膜の前記堆積された第２の部分の一部をエッチングバックするステップであって、
    前記第１の導管を介して前記ハロゲン前駆体ソースから前記基板処理チャンバにハロゲン前駆体を流す工程と、
    前記ハロゲン前駆体から高密度プラズマを形成する工程と、
    前記一部がエッチングバックされた後に前記ハロゲン前駆体を流すことを終了する工程と、を備えるステップと、
    この後、前記基板処理チャンバで残渣ハロゲンと反応するように前記基板処理チャンバに前記ハロゲンスカベンジャーを流すステップと、
    この後、高密度プラズマプロセスを使用して前記酸化シリコン膜の前記第２の部分上および前記ギャップ内に前記酸化シリコン膜の第３の部分を堆積するステップと、をさらに備える、請求項１に記載の方法。
JP2008230068A 2007-09-07 2008-09-08 Ｈｄｐ−ｃｖｄ堆積／エッチング／堆積プロセスの不純物コントロール Pending JP2009111351A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US97088407P 2007-09-07 2007-09-07
US12/204,523 US7745350B2 (en) 2007-09-07 2008-09-04 Impurity control in HDP-CVD DEP/ETCH/DEP processes

Publications (1)

Publication Number Publication Date
JP2009111351A true JP2009111351A (ja) 2009-05-21

Family

ID=40130795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008230068A Pending JP2009111351A (ja) 2007-09-07 2008-09-08 Ｈｄｐ−ｃｖｄ堆積／エッチング／堆積プロセスの不純物コントロール

Country Status (6)

Country Link
US (1) US7745350B2 (ja)
EP (1) EP2034044A3 (ja)
JP (1) JP2009111351A (ja)
KR (1) KR101216358B1 (ja)
SG (1) SG151184A1 (ja)
TW (1) TWI352390B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014500608A (ja) * 2010-10-14 2014-01-09 ユ−ジーン テクノロジー カンパニー．リミテッド ３次元構造のメモリ素子を製造する方法及び装置
JP2018524814A (ja) * 2015-06-26 2018-08-30 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 酸化ケイ素膜の選択的堆積

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5837793B2 (ja) 2010-11-30 2015-12-24 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及び基板処理装置のバッフル構造
JP5599350B2 (ja) * 2011-03-29 2014-10-01 東京エレクトロン株式会社 成膜装置及び成膜方法
US8497211B2 (en) 2011-06-24 2013-07-30 Applied Materials, Inc. Integrated process modulation for PSG gapfill
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US20150048477A1 (en) * 2013-08-16 2015-02-19 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
KR102166237B1 (ko) * 2013-12-19 2020-10-15 인텔 코포레이션 반도체 디바이스상에 랩-어라운드 콘택트를 형성하는 방법
US10208380B2 (en) 2015-12-04 2019-02-19 Applied Materials, Inc. Advanced coating method and materials to prevent HDP-CVD chamber arcing
US11862693B2 (en) 2020-08-24 2024-01-02 Globalfoundries Singapore Pte. Ltd. Semiconductor devices including a drain captive structure having an air gap and methods of forming the same

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163184A (ja) * 1996-11-13 1998-06-19 Applied Materials Inc 大気圧未満及び高温条件において含金属誘電層を堆積させる方法及び装置
JPH10308394A (ja) * 1997-02-20 1998-11-17 Applied Materials Inc 化学的及び物理的エッチバックを使用してギャップ埋込み能力を改善する方法及び装置
JPH10330944A (ja) * 1997-05-27 1998-12-15 Anelva Corp 基板処理装置
JP2001044173A (ja) * 1999-07-26 2001-02-16 Kobe Steel Ltd エッチング方法
JP2001144028A (ja) * 1999-09-03 2001-05-25 Applied Materials Inc 連続フッ素および水素プラズマによるコンタクト洗浄
JP2001274105A (ja) * 2000-01-18 2001-10-05 Asm Japan Kk セルフクリーニング用の遠隔プラズマソースを備えた半導体処理装置
JP2002512440A (ja) * 1998-04-21 2002-04-23 アプライド マテリアルズ インコーポレイテッド 差動プラズマパワーを使用して高アスペクト比ギャップのプロファイルを修正する方法および装置
JP2002141349A (ja) * 2000-08-24 2002-05-17 Applied Materials Inc Ｈｄｐ−ｃｖｄを用いて高いアスペクト比のギャップ充填を達成するためのガス化学サイクリング
US20030136332A1 (en) * 2002-01-24 2003-07-24 Applied Materials Inc., A Delaware Corporation In situ application of etch back for improved deposition into high-aspect-ratio features
JP2006128587A (ja) * 2004-10-29 2006-05-18 Hynix Semiconductor Inc 半導体素子の素子分離膜形成方法
US20060292894A1 (en) * 2005-06-24 2006-12-28 Applied Materials, Inc., Gapfill using deposition-etch sequence

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6170428B1 (en) * 1996-07-15 2001-01-09 Applied Materials, Inc. Symmetric tunable inductively coupled HDP-CVD reactor
US6071573A (en) * 1997-12-30 2000-06-06 Lam Research Corporation Process for precoating plasma CVD reactors
US6750149B2 (en) * 1998-06-12 2004-06-15 Matsushita Electric Industrial Co., Ltd. Method of manufacturing electronic device
US6374831B1 (en) * 1999-02-04 2002-04-23 Applied Materials, Inc. Accelerated plasma clean
US6479098B1 (en) * 2000-12-26 2002-11-12 Taiwan Semiconductor Manufacturing Company Method to solve particle performance of FSG layer by using UFU season film for FSG process
US6584987B1 (en) * 2001-03-16 2003-07-01 Taiwan Semiconductor Manufacturing Company Method for improved cleaning in HDP-CVD process with reduced NF3 usage
US6846745B1 (en) * 2001-08-03 2005-01-25 Novellus Systems, Inc. High-density plasma process for filling high aspect ratio structures
JP2003077839A (ja) 2001-08-30 2003-03-14 Toshiba Corp 半導体製造装置のパージ方法及び半導体装置の製造方法
US6812153B2 (en) * 2002-04-30 2004-11-02 Applied Materials Inc. Method for high aspect ratio HDP CVD gapfill
US6777308B2 (en) * 2002-05-17 2004-08-17 Micron Technology, Inc. Method of improving HDP fill process
TWI235433B (en) * 2002-07-17 2005-07-01 Tokyo Electron Ltd Oxide film forming method, oxide film forming apparatus and electronic device material
US6767836B2 (en) * 2002-09-04 2004-07-27 Asm Japan K.K. Method of cleaning a CVD reaction chamber using an active oxygen species
US7223701B2 (en) * 2002-09-06 2007-05-29 Intel Corporation In-situ sequential high density plasma deposition and etch processing for gap fill
US7141138B2 (en) * 2002-09-13 2006-11-28 Applied Materials, Inc. Gas delivery system for semiconductor processing
US6908852B2 (en) * 2003-01-29 2005-06-21 Freescale Semiconductor, Inc. Method of forming an arc layer for a semiconductor device
KR100470973B1 (ko) * 2003-02-26 2005-03-10 삼성전자주식회사 고밀도 플라즈마 화학기상증착 공정
US7081414B2 (en) * 2003-05-23 2006-07-25 Applied Materials, Inc. Deposition-selective etch-deposition process for dielectric film gapfill
US7205240B2 (en) * 2003-06-04 2007-04-17 Applied Materials, Inc. HDP-CVD multistep gapfill process
US6903031B2 (en) * 2003-09-03 2005-06-07 Applied Materials, Inc. In-situ-etch-assisted HDP deposition using SiF4 and hydrogen
US7109114B2 (en) * 2004-05-07 2006-09-19 Applied Materials, Inc. HDP-CVD seasoning process for high power HDP-CVD gapfil to improve particle performance
US7087536B2 (en) * 2004-09-01 2006-08-08 Applied Materials Silicon oxide gapfill deposition using liquid precursors
US7217658B1 (en) * 2004-09-07 2007-05-15 Novellus Systems, Inc. Process modulation to prevent structure erosion during gap fill
KR100689826B1 (ko) * 2005-03-29 2007-03-08 삼성전자주식회사 불소 함유된 화학적 식각 가스를 사용하는 고밀도 플라즈마화학기상증착 방법들 및 이를 채택하여 반도체 소자를제조하는 방법들

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163184A (ja) * 1996-11-13 1998-06-19 Applied Materials Inc 大気圧未満及び高温条件において含金属誘電層を堆積させる方法及び装置
JPH10308394A (ja) * 1997-02-20 1998-11-17 Applied Materials Inc 化学的及び物理的エッチバックを使用してギャップ埋込み能力を改善する方法及び装置
JPH10330944A (ja) * 1997-05-27 1998-12-15 Anelva Corp 基板処理装置
JP2002512440A (ja) * 1998-04-21 2002-04-23 アプライド マテリアルズ インコーポレイテッド 差動プラズマパワーを使用して高アスペクト比ギャップのプロファイルを修正する方法および装置
JP2001044173A (ja) * 1999-07-26 2001-02-16 Kobe Steel Ltd エッチング方法
JP2001144028A (ja) * 1999-09-03 2001-05-25 Applied Materials Inc 連続フッ素および水素プラズマによるコンタクト洗浄
JP2001274105A (ja) * 2000-01-18 2001-10-05 Asm Japan Kk セルフクリーニング用の遠隔プラズマソースを備えた半導体処理装置
JP2002141349A (ja) * 2000-08-24 2002-05-17 Applied Materials Inc Ｈｄｐ−ｃｖｄを用いて高いアスペクト比のギャップ充填を達成するためのガス化学サイクリング
US20030136332A1 (en) * 2002-01-24 2003-07-24 Applied Materials Inc., A Delaware Corporation In situ application of etch back for improved deposition into high-aspect-ratio features
JP2006128587A (ja) * 2004-10-29 2006-05-18 Hynix Semiconductor Inc 半導体素子の素子分離膜形成方法
US20060292894A1 (en) * 2005-06-24 2006-12-28 Applied Materials, Inc., Gapfill using deposition-etch sequence
JP2008547224A (ja) * 2005-06-24 2008-12-25 アプライド マテリアルズ インコーポレイテッド 堆積・エッチングシーケンスを用いたギャップ充填

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014500608A (ja) * 2010-10-14 2014-01-09 ユ−ジーン テクノロジー カンパニー．リミテッド ３次元構造のメモリ素子を製造する方法及び装置
JP2018524814A (ja) * 2015-06-26 2018-08-30 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 酸化ケイ素膜の選択的堆積

Also Published As

Publication number Publication date
US7745350B2 (en) 2010-06-29
KR20090026107A (ko) 2009-03-11
US20090068853A1 (en) 2009-03-12
EP2034044A3 (en) 2009-10-07
TWI352390B (en) 2011-11-11
KR101216358B1 (ko) 2012-12-28
EP2034044A2 (en) 2009-03-11
SG151184A1 (en) 2009-04-30
TW200926291A (en) 2009-06-16

Similar Documents

Publication Publication Date Title
KR101289795B1 (ko) 개선된 갭필 애플리케이션들을 위한 고-수율 hdp-cvd 프로세스들
JP5197256B2 (ja) Ｈｄｐプロセスにおけるエッチングレートドリフトの削減
US7329586B2 (en) Gapfill using deposition-etch sequence
US7097886B2 (en) Deposition process for high aspect ratio trenches
US6808748B2 (en) Hydrogen assisted HDP-CVD deposition process for aggressive gap-fill technology
US7972968B2 (en) High density plasma gapfill deposition-etch-deposition process etchant
US20140187045A1 (en) Silicon nitride gapfill implementing high density plasma
KR101216358B1 (ko) Ｈｄｐ-ｃｖｄ ｄｅｐ/ｅｔｃｈ/ｄｅｐ 프로세스들에서의 불순물 제어
US7064077B2 (en) Method for high aspect ratio HDP CVD gapfill
US8497211B2 (en) Integrated process modulation for PSG gapfill
KR20100043037A (ko) Ｈｄｐ-ｃｖｄ 통합 프로세스 조절 ｓｉｏ２ 프로세스의 갭필 확장

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101130

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101210

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120808

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131031

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131108

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20131227