JP5197256B2 - Ｈｄｐプロセスにおけるエッチングレートドリフトの削減 - Google Patents

Ｈｄｐプロセスにおけるエッチングレートドリフトの削減 Download PDF

Info

Publication number
JP5197256B2
JP5197256B2 JP2008230063A JP2008230063A JP5197256B2 JP 5197256 B2 JP5197256 B2 JP 5197256B2 JP 2008230063 A JP2008230063 A JP 2008230063A JP 2008230063 A JP2008230063 A JP 2008230063A JP 5197256 B2 JP5197256 B2 JP 5197256B2
Authority
JP
Japan
Prior art keywords
processing chamber
gas
plasma
cleaning
containing gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008230063A
Other languages
English (en)
Other versions
JP2009111350A (ja
JP2009111350A5 (ja
Inventor
ワン アンチュアン
エス リー ヨン
ヴェライカル マノジ
トーマス ブロッキング ジェイソン
ホー ジェオン ジン
ピー マンゲカル ヘマント
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2009111350A publication Critical patent/JP2009111350A/ja
Publication of JP2009111350A5 publication Critical patent/JP2009111350A5/ja
Application granted granted Critical
Publication of JP5197256B2 publication Critical patent/JP5197256B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Description

関連出願の相互参照
[0001]本出願は、Ａｎｃｈｕａｎ Ｗａｎｇらによって２００７年９月７日に出願された、「ＩＮＴＥＧＲＡＴＥＤ ＰＲＯＣＥＳＳ ＭＯＤＵＬＡＴＩＯＮ」と題された米国特許出願第６０／９７０，８８４号の非仮特許出願であり、且つこの出願日の利点を請求するものであり、この開示全体は全ての目的の為に参照によって本明細書に組み込まれている。
[0002]本出願はまた、Ａｎｃｈｕａｎ Ｗａｎｇらによる、「ＩＭＰＵＲＩＴＹ ＣＯＮＴＲＯＬ ＩＮ ＨＤＰ−ＣＶＤ ＤＥＰ／ＥＴＣＨ／ＤＥＰ ＰＲＯＣＥＳＳＥＳ」と題された、同時出願され、且つ共に譲渡された米国特許出願第−−／−−−，−−−号、およびＡｎｃｈｕａｎ Ｗａｎｇによって２００７年６月４日に出願された、「ＧＡＰＦＩＬＬ ＥＸＴＥＮＳＩＯＮ ＯＦ ＨＤＰ−ＣＶＤ ＩＮＴＥＧＲＡＴＥＤ ＰＲＯＣＥＳＳ ＭＯＤＵＬＡＴＩＯＮ ＳＩＯ２ ＰＲＯＣＥＳＳ」と題された米国特許出願第１１／７５７，６３７号に関し、これらの各々の開示全体は全ての目的の為に参照によって本明細書に組み込まれている。
発明の背景
[0003]半導体技術の開発が直面している永続的な課題の１つは、回路要素と相互接続間のスプリアス（sperious）相互作用を導入することなく基板上の回路要素および相互接続の密度を増大させることである。不要な相互作用は通常、物理的且つ電気的に要素を分離するために絶縁性材料で充填されているギャップやトレンチを提供することによって防止される。しかしながら、回路密度が増大すると、これらのギャップの幅は縮小し、これらのアスペクト比を増大させ、間隙を残すことなくギャップを充填するのを徐々により困難にする。ギャップが完全に充填されていない場合の間隙の形成は、例えば絶縁性材料内の不純物をトラップすることによって完成したデバイスの動作に悪影響を与えることもあるため、望ましくない。
[0004]このようなギャップ充填用途で使用される共通の技術は化学堆積（「ＣＶＤ」）技術である。従来の熱ＣＶＤプロセスは反応ガスを基板表面に供給し、ここでは、所望の膜を生成するために熱誘導化学反応が生じる。プラズマ増強型ＣＶＤ（「ＰＥＣＶＤ」）技術は、無線周波数（「ＲＦ」）エネルギーを基板表面付近の反応ゾーンに印加することによって反応ガスの励起および／または解離を促進し、これによってプラズマを作成することができる。プラズマにおける種の高反応性は、化学反応が生じるのに必要なエネルギーを削減することによって、従来の熱ＣＶＤプロセスと比較してこのようなＣＶＤプロセスに必要な温度を低下させる。これらの利点は高密度プラズマ（「ＨＤＰ」）ＣＶＤ技術によってさらに活用可能であり、この場合高密度プラズマは低真空圧で形成されるため、プラズマ種はさらに反応性のものとなる。これらの技術の各々は広く「ＣＶＤ」技術のうちに入るが、これらの技術の各々は、特定の具体的用途には多少なりともふさわしい特徴的な特性を有している。
[0005]ＨＤＰ−ＣＶＤシステムは、標準的な容量結合プラズマＣＶＤシステムの密度より少なくともおよそ２倍大きなプラズマを形成する。ＨＤＰ−ＣＶＤシステムの例は、とりわけ誘導結合プラズマシステムおよび電子サイクロトロン共鳴（ＥＣＲ）プラズマシステムを含んでいる。ＨＤＰ−ＣＶＤシステムは概して、低密度プラズマシステムよりも低い圧力範囲で動作する。ＨＤＰ−ＣＶＤシステムで採用されている低チャンバ圧力は、平均自由行程が長く、且つ角度分布が小さいアクティブ種を提供する。プラズマ密度と合わせてこれらの要因は、緊密な間隔のギャップの最深部分にも達するプラズマからの相当数の構成要素に寄与しており、低密度プラズマＣＶＤシステムで堆積された膜と比較してギャップ充填性能が改良された膜を提供する。
[0006]ＨＤＰ−ＣＶＤ技術で堆積された膜が改良されたギャップ充填特徴を有することができるようにするもう１つの要因は、膜堆積と同時の、高密度プラズマによるスパッタリングの促進である。ＨＤＰ堆積プロセスのスパッタリングコンポーネントは、隆起表面のコーナーなどの特定の部材への堆積をゆっくりとすることによって、ＨＤＰ堆積膜のギャップ充填能力の増大に寄与することができる。一部のＨＤＰ−ＣＶＤシステムはアルゴンや類似の重不活性ガスを導入してスパッタリング効果をさらに促進する。これらのＨＤＰ−ＣＶＤシステムは通常、電界の作成が基板へのプラズマをバイアスできるようにする基板サポートペデスタル内の電極を採用する。電界は、スパッタリングをさらに促進させ、且つ所与の膜により良好なギャップ充填特徴を提供するためにＨＤＰ堆積プロセス中に印加可能である。
[0007]同時堆積／スパッタ性質ゆえに、ＨＤＰ−ＣＶＤプロセスは、任意の用途で作成されたギャップやトレンチを充填できると当初は考えられていた。しかし、半導体製造業者は、ＨＤＰ−ＣＶＤプロセスが充填できるギャップのアスペクト比に対する現実的な制限があることを発見した。例えば、酸化シリコンギャップ充填膜を堆積するために普通使用されるＨＤＰ−ＣＶＤプロセスは、シランＳｉＨ４、酸素分子Ｏ２およびアルゴンＡｒを含むプロセスガスからプラズマを形成する。このようなプロセスが特定の幅の狭い高アスペクト比のギャップを充填するために使用される場合に、プロセスガスにおいてアルゴンによってもたらされたスパッタリングはギャップ充填の試みを妨げる場合があることが報告されている。具体的には、プロセスにおいてアルゴンによってスパッタリングされた材料は、下部よりも早いレートで充填されているギャップの側壁の上部に再堆積することが報告されている。そして、これは、ギャップが完全に充填される前に再成長の上部エリアが接合すれば、ギャップにおける間隙の形成をもたらすことがある。
[0008]図１は、一部のＣＶＤプロセスと関連した潜在的なギャップ充填制限を図示するための、異なる堆積ステージの酸化シリコン膜の概略断面図を提供する。ギャップ充填の問題が、この問題をよりよく図示するためにいくらか誇張された形態で図示されている。図１の上部は、水平表面１２２を有する２つの隣接部材１２４および１２８によってギャップ１２０が定義されており、この水平表面は１３２で記されているギャップの底部にある初期構造１０４を示している。構造１０８、つまり上部から図面の第２の部分に示されているように、従来のＨＤＰ−ＣＶＤ酸化シリコン堆積プロセスは、ギャップ１２０の底部の水平表面１３２と、部材１２４および１２８上の水平表面１２２への直接堆積をもたらす。しかし、これはまた、成長に伴って酸化シリコン膜からスパッタリングされた材料の再結合ゆえに、ギャップ１２０の側壁１４０上への（「再堆積」と称される）間接堆積をもたらす。特定の幅の狭い高アスペクト比の用途において、酸化シリコン膜の継続的成長は、側壁の下部に横方向に膜が成長するレートを超える成長レートで相互に成長する側壁１４０の上部セクションへの形成１３６をもたらす。この傾向は構造１０８および１１２に示されており、構造１１６における最終結果は膜内の間隙１４４の形成である。間隙を形成する可能性は、再堆積のレートおよび特徴に直接関連している。
[0009]従って、ギャップ充填技術を改良する一般的な必要性が当業界に存在する。
発明の簡単な概要
[0010]本発明の実施形態は、複数の基板上に膜を堆積する方法を提供する。第１のセットの実施形態では、処理チャンバが、シーズン前駆体流を該処理チャンバに提供することによってシーズニングされる。高密度プラズマが、該処理チャンバの上部にソース電力の７０％を超えて分布されている少なくとも７５００Ｗのソース電力を印加することによって該シーズン前駆体から形成される。少なくとも５０００Åの厚さを有するシーズン層が該高密度プラズマを使用して１つのポイントに堆積される。該複数の基板の各々は該処理チャンバに順次移送されて、エッチングを含むプロセスを該複数の基板の該各々に実行する。該処理チャンバは、該複数の基板の該各々の順次移送の間に洗浄される。
[0011]異なる実施形態では、少なくとも５０００Åの該厚さは少なくとも７５００Åの厚さを備えてもよく、あるいは少なくとも１０，０００Åの厚さを備えてもよい。該シーズン前駆体流は、ＳｉＨ４などのシリコン含有ガス流およびＯ２などの酸素含有ガス流として提供されてもよい。該酸素含有ガスの該流量は該シリコン含有ガスの流量未満であってもよく、あるいは、異なる実施形態では該シリコン含有ガスの流量の０．８未満であってもよい。一部の例では、該シリコン含有ガスおよび該酸素含有ガスに対して非反応性のガス流は、場合によっては２００ｓｃｃｍ未満の流量で付加的に提供されることもある。
[0012]第２のセットの実施形態では、処理チャンバがシーズニングされて、該複数の基板の各々が該処理チャンバに順次移送されて、エッチングを含むプロセスを該複数の基板の該各々に実行する。該処理チャンバは、該処理チャンバの部分的洗浄を実行してから、該処理チャンバを加熱し、その後該処理チャンバの該洗浄を完了させることによって、該複数の基板の該各々の順次移送の間に洗浄される。
[0013]該処理チャンバの該部分的洗浄を実行するステップおよび該処理チャンバの該洗浄を完了するステップの各々は、ハロゲン前駆体を該処理チャンバに流す工程と、該ハロゲン前駆体から高密度プラズマを形成する工程とを備えてもよい。適切なハロゲン前駆体の一例はＦ２である。該部分的洗浄は、該洗浄のエンドポイントの７５％を超えて実行されてもよい。該処理チャンバは、該処理チャンバに熱ガスを流して、該熱ガスから高密度プラズマを形成することによって加熱されてもよい。熱ガスの例は、とりわけＯ２、ＡｒおよびＨｅを含んでいる。該高密度プラズマは、上部ソースと側部ソースの間におよそ等しく分布してソース電力を印加することによって該熱ガスから形成されてもよい。
[0014]本発明の性質および利点についてのさらなる理解は、明細書の残りの部分および図面を参照して実現可能である。
発明の詳細な説明
[0024]本発明の実施形態は、エッチングステップを組み込む、基板上に膜を堆積する方法を目的としている。本発明の具体的な例示的用途において、酸化シリコン層を堆積して、高密度プラズマＣＶＤプロセスを使用して基板の表面のギャップを充填する方法が提供されている。本発明の技術に従って堆積された酸化シリコン膜は優れたギャップ充填性能を有しており、また、例えばシャロートレンチ分離（「ＳＴＩ」）構造に生じるギャップを充填することができる。本発明のこの方法で堆積された膜は従って、約４５ｎｍ以下の部材サイズを有する回路を含む多様な集積回路の製作での使用に適している。
[0025]このような堆積方法についての研究の一部として本発明者らによってなされた発見は、より多くの基板が処理されると、この方法のエッチング部分でのエッチングレートが減少するというシステム傾向があるということである。この「エッチングレートドリフト」は、各基板のプロセス条件が実質的に同じ場合でも生じる。
[0026]本発明の実施形態に従って充填可能な構造のタイプが図２に図示されており、これは未完の集積回路２００の簡略断面図を提供している。この集積回路は、複数のＳＴＩ構造を含む基板２０４に形成され、この構造の各々は通常、基板２０４の表面に薄いパッド酸化膜層２２０を形成してから、パッド酸化膜層２２０上に窒化シリコン層２１６を形成することによって作成される。窒化膜および酸化膜の層は次いで標準フォトリソグラフィ技術を使用してパターニングされ、トレンチ２２４は窒化膜／酸化膜スタックを介して基板２０４にエッチングされる。図２は、集積回路が、トランジスタや他のアクティブデバイスで比較的緊密にパックされているエリア２０８を備えてもよく、また、相対的に分離されているオープンエリア２１２を備えてもよいことを示している。オープンエリア２１２におけるアクティブデバイスは、緊密パックエリア２０８における分離の１倍以上相互に分離可能であるが、本明細書に使用されているように、「オープンエリア」は、ギャップが「緊密エリア」のギャップの幅の少なくとも５倍の幅を有しているエリアであるとみなされる。
[0027]本発明の実施形態は、良好なギャップ充填特性を有する堆積プロセスを使用して二酸化シリコンなどの絶縁性材料によってトレンチ２２４を充填する方法を提供する。一部の例では、ギャップ充填プロセスの前に、初期ライニング層がイン・シトゥーストリーム発生（「ＩＳＳＧ」）や他の熱酸化膜層、おそらく窒化シリコン層として基板に堆積される。トレンチ２２４を充填する前にこのようなライナーを堆積することの利点は適切なコーナー丸みを提供することであり、これは、形成されているトランジスタの早期ゲート絶縁破壊などの効果を回避することを目的とすることもある。
[0028]ここで使用されているように、高密度プラズマプロセスは、同時堆積およびスパッタリングコンポーネントを含み、且つ約１０１１イオン／ｃｍ３以上のイオン密度を有するプラズマを採用するプラズマＣＶＤプロセスである。高密度プラズマの堆積およびスパッタリング特徴の組み合わせの相対的レベルは、ガス状混合物を提供するために使用される流量、プラズマを維持するのに適用されるソース電力レベル、および基板に印加されるバイアス電力などの要因に左右されることがある。このような要因の組み合わせは便宜的に、プロセスを特徴付けるためにＤ／Ｓと表記されることもある「堆積／スパッタ比」によって定量化可能である。
Ｄ／Ｓ≡（正味堆積レート）＋（ブランケットスパッタリングレート）／（ブランケットスパッタリングレート）
堆積／スパッタ比は堆積の増大に伴って増大し、スパッタリングの増大に伴って減少する。Ｄ／Ｓの定義で使用されているように、「正味堆積レート」とは、堆積およびスパッタリングが同時に生じている場合に測定される堆積レートのことである。「ブランケットスパッタレート」は、堆積ガスなしでプロセスレシピが運用される場合に測定されるスパッタレートであり、プロセスチャンバ内の圧力は、堆積時の圧力、およびブランケット熱酸化膜で測定されたスパッタレートに調整される。
[0029]他の同等の手段も、当業者には既知であるように、ＨＤＰプロセスの相対的堆積およびスパッタリング寄与を定量化するために使用可能である。共通の代替比は「エッチング／堆積比」、
Ｅ／Ｄ≡（ソースのみの堆積レート）−（正味堆積レート）／（ソースのみの堆積レート）
であり、これはスパッタリングの増大に伴って増大し、堆積の増大に伴って減少する。Ｅ／Ｄの定義で使用されているように、「正味堆積レート」はまた、堆積およびスパッタリングが同時に生じている場合に測定された堆積レートのことをいう。「ソースのみの堆積レート」は、しかしながら、スパッタリングなしでプロセスレシピが運用される場合に測定される堆積レートのことである。本発明の実施形態はＤ／Ｓ比に関してここでは説明されている。Ｄ／ＳおよびＥ／Ｄは正確な逆数ではないが、これらは逆相関しており、両者間の変換は当業者に理解される。
[0030]ＨＤＰ−ＣＶＤプロセスにおける所与のステップの所望のＤ／Ｓ比は概して、前駆体ガス流、場合によってはスパッタリング剤としても作用可能なフルーエントガス流を含むことによって達成される。前駆体ガスが備える要素は反応して所望の組成を具備する膜を形成する。例えば、酸化シリコン膜を堆積するには、前駆体ガスは、シランＳｉＨ４などのシリコン含有ガスおよび酸素分子Ｏ２などの酸化ガス反応剤を含むことがある。ドーパントが、例えば膜をフッ素化するためのＳｉＦ４の流れを含み、膜をリン化するためのＰＨ３の流れを含み、膜をホウ素化するためのＢ２Ｈ６の流れ含み、膜を窒化するためのＮ２の流れを含むことによって、所望のドーパントを具備する前駆体ガスを含むことによって膜に添加されてもよい。フルーエントガス（fluent gas）には、Ｈ２の流れ、あるいは、Ｈｅの流れや、Ｎｅ、ＡｒまたはＸｅなどのより重い不活性ガス流をも含む不活性ガス流が提供されることがある。異なるフルーエントガスによって提供されるスパッタリングレベルはガスの原子質量（あるいは、Ｈ２の場合は分子質量）に直接関連しており、Ｈ２はＨｅよりかなり少ないスパッタリングを生成する。本発明の実施形態は概して、５ａｍｕ未満の平均分子質量を有するフルーエントガス流を提供する。これは、略純Ｈ２の流れや略純Ｈｅの流れによる単一の低質量ガス流を使用して達成される。代替的に、例えば、ＨＤＰ−ＣＶＤプロセスチャンバで混合するＨ２の流れおよびＨｅの流れの両方を提供することによって複数のガス流が提供されることもある。代替的に、このガスは、Ｈ２／Ｈｅの流れが混合状態でプロセスチャンバに提供されるように事前混合されてもよい。より高い質量のガスの個別流を提供したり、より高い質量のガスを事前混合物に含めたりすることもまた可能であり、事前混合物の相対的な流量および／または濃度は５ａｍｕ未満の平均分子質量を維持するように選択される。
[0031]高アスペクト比構造において、比較的高流量の低質量フルーエントガスの使用は概して、Ａｒなどのフルーエントガスのより従来型の使用と比較してギャップ充填性能を改良することが分かっている。これは、フルーエントガスとしてＨｅやＨ２を使用して達成される再堆積の削減の結果であると思われるため、ギャップの閉鎖はよりゆっくりと生じることになる。しかしこのような低質量フルーエントガスの使用によっても、堆積時のコーナークリッピングの危険性がある。この効果は図３Ａおよび３Ｂを参照して理解可能であり、この図面は、それぞれ緊密パックエリアのギャップおよびオープンエリアのギャップに対するＨＤＰプロセスのスパッタリングコンポーネントの効果を示している。
[0032]とりわけ、図３Ａのギャップ３０４は高アスペクト比ギャップであり、ＨＤＰ−ＣＶＤプロセスを使用して堆積された材料は水平表面上に特徴カスプ構造３０８を形成する。経路３１６に沿ったプラズマイオンの影響に応答してカスプ３０８から材料３１２がスパッタリングされると再堆積が生じる。スパッタリングされた材料３１２は、ギャップ３０４の反対側の側壁３２４に合わさる経路３２０に従う。この効果は対称的であるため、材料がギャップの左側から右側にスパッタリングされると、材料はまたギャップの右側から左側にスパッタリングされる。材料の再堆積はコーナーのクリッピングをもたらす過剰なスパッタリングを防止する。
[0033]この対称性は、図３Ｂに示されているオープンエリア構造３３０で図示されているように、オープンエリアには存在しない。本例では、堆積は類似のカスプ３０８’の形成を招くが、材料３１２’が経路３１６’に沿ったプラズマイオンの衝突に応答して経路３２０’に沿ってスパッタリングされる場合、ギャップの反対側は再堆積にはかなり遠いため保護されない。図３Ｂの構造のコーナーは、ギャップの反対側からスパッタリングされた材料を受け取るという補償効果なく、図３Ａの構造のコーナーと同じ材料噴出を被っている。結果として、コーナーをクリッピングして下地構造にダメージを与えることのリスクが増大する。
[0034]本発明の方法は図４Ａの流れ図に要約されており、この図面はこのような方法の概略を提供する。これらの方法は複数の基板の運用に適用され、プロセスは共通の処理チャンバにおいて基板の各々に実行される。この方法は、処理チャンバをシーズニングすることによって、つまり処理チャンバの内部構造を材料によってコーティングすることによってブロック４０２から開始するが、この材料の一例はＳｉＯ２を備えている。ブロック４０４において、基板が処理チャンバに移送されるためこのプロセスはブロック４０６で当該基板に実行可能である。このプロセスは、プロセス適用の全結果が材料の正味堆積であっても、相当のエッチングを含んでいる。ブロック４１０において、基板は処理チャンバ外に移送され、このチャンバはブロック４１２で洗浄される。
[0035]ブロック４１４で、基板運用全体が完了されているか否かのチェックがなされる。通常の基板運用は５つの基板を含むことがあるが、異なる具体的な実施形態で使用される基板はより多数または少数であってもよい。基板運用が完了していない場合、運用における次の基板がブロック４０４で処理チャンバに移送され、この方法はこの次の基板について反復される。基板運用全体が完了されると、プロセスチャンバは、ブロック４０６で同じプロセスを使用するか、異なるプロセスを使用して、もう１つの基板運用の準備としてブロック４０２で再度シーズニング可能である。
[0036]図４Ｂは、ブロック４０６で使用可能なプロセスの詳細を提供する。本例では、堆積／エッチング／堆積プロセスを使用して基板上に堆積が達成されるが、本発明の方法は、かなりのエッチングコンポーネントを有する他のタイプのプロセスに概して適用可能である。基板は通常、２００ｍｍまたは３００ｍｍ直径ウェーハなどの半導体ウェーハである。
[0037]シリコン前駆体流、酸素前駆体流およびフルーエントガス流を含む前駆体ガス流がブロック４２０でチャンバに提供される。表Iは、モノシランＳｉＨ４、酸素分子Ｏ２およびＨ２の流れを使用して無ドープケイ酸塩ガラス（「ＵＳＧ」）膜を堆積するための例示的流量を提供するが、ドーパントソースを含む他の前駆体ガスおよび他のフルーエントガスも上記のように使用可能である点が理解されるはずである。
Figure 0005197256
表が示しているように、前駆体ガスの流量は２００ｍｍおよび３００ｍｍ直径のウェーハについて類似していることもあるが、フルーエントガスの流量は概してより高い。
[0038]高密度プラズマが、エネルギーをチャンバに結合させることによって、ブロック４２２でガス状流から形成される。高密度プラズマを生成させる共通の技術は、ｒｆエネルギーを誘導的に結合することである。Ｄ／Ｓ比は、ガスの流量だけでなく、チャンバへの結合エネルギーの電力密度によって、基板に印加可能なバイアスの強度によって、チャンバ内の温度によって、チャンバ内の圧力によって、更に、他のこのような要因によって判断される。ブロック４２４において膜の初期部分を堆積するためには、このような処理パラメータが、特定の実施形態では、９００〜６０００Å／分という比較的低い堆積レートを同時に提供しつつ、２０を超えるＤ／Ｓ比を提供するように選択可能である。本発明者らは、ギャップ充填特徴は概して低堆積レートおよび高Ｄ／Ｓ比のこのような組み合わせで改良されることを、極めて小さな部材サイズによって発見した。
[0039]堆積の完了後、堆積前駆体流はブロック４２６で終了され、膜の所望の厚さに達したか否かがブロック４２８でチェックされる。本発明の実施形態は、エッチングステージによって分離されている少なくとも２つの堆積ステージを含んでおり、また充填されているギャップの具体的な特徴に応じて５〜１５個の堆積ステージまたはより多数の堆積ステージをしばしば有する。
[0040]このプロセスのエッチング段階は、ハロゲン前駆体を流すことによってブロック４３０から開始可能であるが、この前駆体は通常、ＮＦ３やクロロフルオロカーボンなどのフッ素前駆体を備えている。高密度プラズマが、高いソース電力密度を使用してブロック４３２においてハロゲン前駆体から形成される。一部の実施形態では、ソース電力密度は約８０，０００〜１４０，０００Ｗ／ｍ２であり、これは３００ｍｍ直径ウェーハの約６０００〜１０，０００Ｗの総ソース電力、および２００ｍｍ直径ウェーハの約２５００〜４５００Ｗの総ソース電力に対応している。本発明者らは、高いソース電力の使用によって堆積プロファイルは低いソース電力の使用よりも対称性があるものとなることを発見した。一部の実施形態では、総ソース電力は上部ソースおよび側部ソース間に分布されるため、ソース電力の大部分が側部ソースから提供される。例えば、側部ソース電力は上部ソース電力の１〜５倍であってもよく、これは、具体的な実施形態では上部ソース電力の３倍である。
[0041]得られるハロゲンプラズマは、堆積膜をエッチングバックするためにブロック４３４で使用される。エッチング可能な具体的な量の材料は基板構造の具体的構成に比較的左右されるが、エッチングされる材料の量が早期のエッチングサイクルよりも後のエッチングサイクルにおいてのほうが多い場合がある点は概して事実である。これは、堆積およびエッチングステップのシーケンスの結果として基板のトポロジー全体が変化するという事実の一般的結果である。ステップシーケンスによる一般的な傾向は、トポロジーは、サイクルのエッチング段階でより多くのエッチング量に影響を受けやすくなるということである。ブロック４３６において、ハロゲン前駆体流は終了されるため、プロセスは、ブロック４２０でシリコン前駆体、酸素前駆体およびフルーエントガス流を再度流すことによって、堆積段階に戻ることができる。
[0042]同一の前駆体が堆積段階の各々で材料堆積に使用され、且つ同一の前駆体がエッチング段階で材料除去に使用されることが概して予想されるが、これは本発明の要件ではない。堆積段階の各々で堆積される材料の量は通常３００〜１０００Åであり、プロセス全体は、サイクルあたりの堆積量がより多い場合にはより少ないサイクルですむ。各サイクルで３００Å堆積する場合、各サイクルで１０００Å堆積する場合と同じ量の材料を堆積するためには約６倍のサイクルを使用する必要がある。
[0043]図４Ｃは、一部の実施形態ではブロック４０２で使用可能なシーズニングプロセスを図示している。シーズニングプロセスは、チャンバ内のシーズニング条件を確立することによってブロック４４０から開始する。特定の実施形態では、このような条件は２４〜６５ミリトールのチャンバ圧力を含んでいる。シーズン前駆体流はブロック４４２で提供される。シーズンがＳｉＯ２コーティングを含む実施形態では、前駆体は、シランなどのシリコン含有ガスおよび酸素含有ガスを含むことがある。例えば、シリコン前駆体はＳｉＨ４を含むことがあり、酸素前駆体はＯ２を含むことがある。一部の実施形態では、酸素含有ガスの流量はシリコン含有ガスの流量未満であり、シリコン含有ガスの流量の０．９倍未満のこともあり、シリコン含有ガスの流量の０．８倍未満のこともあり、シリコン含有ガスの流量の０．７倍未満のこともあり、シリコン含有ガスの流量の０．６倍未満のこともあり、あるいはシリコン含有ガスの流量の０．５倍未満のこともある。例えば、ＳｉＨ４およびＯ２を使用する一実施形態では、Ｏ２の流量は３００ｓｃｃｍであり、ＳｉＨ４の流量は４７０ｓｃｃｍであり、流量比はおよそ０．６５に等しい。ブロック４４２で提供された流れはまた、Ｈｅ、ＮｅまたはＡｒを使用する実施形態のように非反応性ガスを含むこともある。このような非反応性ガスの流量は通常、スパッタ効果を削減するために２００ｓｃｃｍ未満であり、０ｓｃｃｍのこともある。
[0044]ブロック４４４において、高密度プラズマが、上記のように処理チャンバへのエネルギーの結合によってシーズン前駆体から形成される。エネルギーは好ましくは、上部ソース電力の印加によって優先的に結合され、本発明の実施形態は、チャンバの上部に印加されたソース電力の７０％超を、チャンバの上部に印加されたソース電力の８０％超を、チャンバの上部に印加されたソース電力の９０％超を、あるいはチャンバの上部に印加されたソース電力の１００％を有する。印加された通常の電力は７５００Ｗ超であり、一実施形態は、処理チャンバの上部全体に印加されたおよそ９０００Ｗを使用する。
[0045]高密度プラズマは、ブロック４４６でシーズン層を堆積するために使用される。シーズン層の厚さが不均一である場合がある点は概して想定されているが、一部の実施形態では、あるポイントでは少なくとも５０００Åの厚さを有しており、あるポイントでは少なくとも６０００Åの厚さを有しており、あるポイントでは少なくとも７５００Åの厚さを有しており、あるポイントでは少なくとも１０，０００Åの厚さを有しており、あるいはあるポイントでは少なくとも１２，５００Åの厚さを有している。シーズン層の堆積後、シーズン前駆体流はブロック４４８で停止される。
[0046]図４Ｄは、本発明の実施形態に従って図４Ａのブロック４１２においてチャンバを洗浄する方法を図示するフロー図を提供する。この洗浄方法は、２つの洗浄ステージ間で実行される加熱プロセスを具備する２ステージ洗浄を備えている。
[0047]従って、ブロック４６０において、Ｆ２などのハロゲン前駆体が、基板が処理された後に処理チャンバに流される。高密度プラズマがブロック４６においてハロゲン前駆体によって形成され、部分的洗浄が高密度プラズマを使用してブロック４６４で実行される。部分的洗浄は一部の実施形態では、プロセスのエンドポイントの７５％を超えて実行されることもある。
[0048]第１の洗浄ステージが完了された後、ハロゲン前駆体流はブロック４６６で停止される。この流れは、ブロック４６８において熱ガス流と置換され、これによって加熱プラズマがブロック４７０において形成される。例証としてのみ、熱ガスは異なる実施形態ではＯ２、Ａｒおよび／またはＨｅを含むことがあり、１２，０００Ｗの例示的ソース電力は、３０〜１２０秒間に上部および側部の等しい分布で印加される。この中間加熱は、洗浄中に生じるチャンバの一般的な冷却を打ち消すように作用する。
[0049]熱ガス流がブロック４７２で停止された後、ハロゲン前駆体流はブロック４７４で再開されることがあり、またチャンバ洗浄を完了させるために使用される高密度プラズマがブロック４７５で形成される。
例示的基板処理システム
[0050]本発明者らは、カリフォルニア州サンタクララのＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣ．によって製造されているＵＬＴＩＭＡ（商標）によって本発明の実施形態を実現しており、これに関する一般的説明は、Ｆｒｅｄ Ｃ．Ｒｅｄｅｋｅｒ、Ｆａｒｈａｄ Ｍｏｇｈａｄａｍ、Ｈｉｒｏｇｉ Ｈａｎａｗａ、Ｔｅｔｓｕｙａ Ｉｓｈｉｋａｗａ、Ｄａｎ Ｍａｙｄａｎ、Ｓｈｉｊｉａｎ Ｌｉ、Ｂｒｉａｎ Ｌｕｅ、Ｒｏｂｅｒｔ Ｓｔｅｇｅｒ、Ｙａｘｉｎ Ｗａｎｇ、 Ｍａｎｕｓ ＷｏｎｇおよびＡｓｈｏｋ Ｓｉｎｈａによって１９９６年７月１５日に出願された共に譲渡された米国特許第６，１７０，４２８号「ＳＹＭＭＥＴＲＩＣ ＴＵＮＡＢＬＥ ＩＮＤＵＣＴＩＶＥＬＹ ＣＯＵＰＬＥＤ ＨＤＰ−ＣＶＤ ＲＥＡＣＴＯＲ」に提供されており、この開示全体は参照して本明細書に組み込まれている。このシステムの概要は以下の図５Ａおよび５Ｂと関連して提供されている。図５Ａは、一実施形態のこのようなＨＤＰ−ＣＶＤシステム５１０の構造を概略的に図示している。システム５１０はチャンバ５１３と、真空システム５７０と、ソースプラズマシステム５８０Ａと、バイアスプラズマシステム５８０Ｂと、ガス送出システム５３３と、遠隔プラズマ洗浄システム５５０と、を含んでいる。
[0051]チャンバ５１３の上部はドーム５１４を含んでおり、これは酸化アルミニウムや窒化アルミニウムなどのセラミック誘電材料からなる。ドーム５１４はプラズマ処理領域５１６の上部境界を画成する。プラズマ処理領域５１６は、基板５１７の上部表面および基板サポート部材５１８によって底部に境界設定されている。
[0052]ヒータープレート５２３および冷却プレート５２４はドーム５１４の上にあり、これに熱的に結合されている。ヒータープレート５２３および冷却プレート５２４によってドーム温度のコントロールは約１００℃〜２００℃の範囲の±１０℃になる。これによって種々のプロセスに対してドーム温度を最適化することができる。例えば、堆積プロセスよりも洗浄またはエッチングプロセスのほうがより高い温度でドームを維持することが望ましい。ドーム温度の正確なコントロールはまた、チャンバの剥がれや粒子カウントを削減し、且つ堆積層と基板間の接着を改良する。
[0053]チャンバ５１３の下部は本体部材５２２を含んでおり、これはチャンバを真空システムに接合している。基板サポート部材５１８のベース部分５２１は本体部材５２２に搭載されており、且つこれとの連続内部表面を形成する。基板は、チャンバ５１３の側面の挿入／除去開口（図示せず）を介してロボットブレード（図示せず）によってチャンバ５１３の内外に移送される。リフトピン（図示せず）は、モーター（これも図示せず）のコントロールに基づいて上昇、次いで降下させられ、上部ローディング位置５５７のロボットブレードから、基板が基板サポート部材５１８の基板受け取り部分５１９に配置されている下部処理位置５５６に基板を移動させる。基板受け取り部分５１９は、基板処理中に基板サポート部材５１８に基板を固定する静電チャック５２０を含んでいる。好ましい実施形態では、基板サポート部材５１８は酸化アルミニウムやアルミニウムセラミック材料から作られる。
[0054]真空システム５７０はスロットル本体５２５を含んでおり、これはツインブレードスロットルバルブ５２６を収容しており、またゲートバルブ５２７およびターボ分子ポンプ５２８に取り付けられている。スロットル本体５２５はガス流への障害を最小にし、対称ポンピングを可能にする点が注目されるべきである。ゲートバルブ５２７はポンプ５２８をスロットル本体５２５から分離可能であり、また、スロットルバルブ５２６が完全に開放されている場合に排出流容量を制約することによってチャンバ圧力をコントロール可能である。スロットルバルブ、ゲートバルブおよびターボ分子ポンプの配列は、最大約１ミリトール〜約２トールのチャンバ圧力の正確且つ安定したコントロールを可能にする。
[0055]ソースプラズマシステム５８０Ａは、ドーム５１４に搭載されている上部コイル５２９および側部コイル５３０を含んでいる。対称接地シールド（図示せず）はコイル間の電気結合を削減する。上部コイル５２９は上部ソースＲＦ（ＳＲＦ）生成器５３１Ａによって電源投入されるが、側部コイル５３０は側部ＳＲＦ生成器５３１Ｂによって電源投入され、コイルごとの動作の独立電力レベルおよび周波数を可能にする。このデュアルコイル方式はチャンバ５１３における放射イオン密度のコントロールを可能にすることによって、プラズマ均一性を改良することができる。側部コイル５３０および上部コイル５２９は通常誘導駆動され、これは相補電極を必要としない。具体的な実施形態では、上部ソースＲＦ生成器５３１Ａは、普通は２ＭＨｚで最大２，５００ワットのＲＦ電力を提供し、側部ソースＲＦ生成器５３１Ｂは、普通は２ＭＨｚで最大５，０００ワットのＲＦ電力を提供する。上部および側部のＲＦ生成器の動作周波数は、プラズマ生成効率を改良するために、名目動作周波数（例えば、それぞれ１．７〜１．９ＭＨｚおよび１．９〜２．１ＭＨｚ）からオフセットされることもある。
[0056]バイアスプラズマシステム５８０ＢはバイアスＲＦ（「ＢＲＦ」）生成器５３１Ｃおよびバイアス整合ネットワーク５３２Ｃを含んでいる。バイアスプラズマシステム５８０Ｂは基板部分５１７を本体部材５２２に容量結合させ、これは相補電極として作用する。バイアスプラズマシステム５８０Ｂは、ソースプラズマシステム５８０Ａによって作成されたプラズマ種（例えば、イオン）の基板表面への移送を高める役目をする。具体的な実施形態では、バイアスＲＦ生成器は、さらに後述されるように、５ＭＨｚ未満の周波数で最大１０，０００ワットのＲＦ電力を提供する。
[0057]ＲＦ生成器５３１Ａおよび５３１Ｂは、ディジタルコントロール合成器を含んでおり、約１．８〜約２．１ＭＨｚの周波数範囲で動作する。各生成器は、当業者によって理解されるように、チャンバおよびコイルから生成器に反射し返された電力を測定し、且つ動作周波数を調整して最低反射電力を取得するＲＦコントロール回路（図示せず）を含んでいる。ＲＦ生成器は通常、５０オームの特徴インピーダンスの負荷で動作するように設計されている。ＲＦ電力は、生成器とは異なる特徴インピーダンスを有する負荷から反射されることがある。これは、負荷に移送される電力を削減可能である。加えて、負荷から生成器に反射し返された電力はオーバーロードして、生成器にダメージを与えることもある。プラズマのインピーダンスは、とりわけプラズマイオン密度に応じて５オーム未満から９００オームを超えた範囲に及ぶこともあるため、また反射電力は周波数の関数であってもよいため、反射電力に従った生成器周波数の調整は、ＲＦ生成器からプラズマに移送される電力を増大させ、生成器を保護する。反射電力を削減し、且つ効率を改良するもう１つの方法は整合ネットワークによるものである。
[0058]整合ネットワーク５３２Ａおよび５３２Ｂは生成器５３１Ａおよび５３１Ｂの出力インピーダンスをそれぞれのコイル５２９および５３０に整合させる。ＲＦコントロール回路は、負荷の変化に伴って、整合ネットワーク内のコンデンサの値を変更して生成器を負荷に整合させることによって両方の整合ネットワークをチューニング可能である。ＲＦコントロール回路は、負荷から生成器に反射し返された電力が特定の制限を越える場合に整合ネットワークをチューニング可能である。一定の整合を提供し、且つ効果的に、ＲＦコントロール回路が整合ネットワークをチューニングできないようにする方法は、反射電力の予想値よりも高く反射電力限度を設定することである。これは、整合ネットワークを最新の条件で一定に保持することによって、いくつかの条件下でプラズマを安定させる助けとなることがある。
[0059]他の手段もまたプラズマを安定させる助けとなることがある。例えば、ＲＦコントロール回路は、負荷（プラズマ）に送出された電力を判断するために使用可能であり、また、生成器出力電力を増減させて、層の堆積中に送出電力を略一定に維持してもよい。
[0060]ガス送出システム５３３は、ガス送出ライン５３８（このうちのいくつかのみが示されている）を介して基板を処理するための複数のソース５３４Ａ〜５３４Ｅのチャンバからガスを提供する。当業者に理解されるように、ソース５３４Ａ〜５３４Ｅに使用される実際のソースと、チャンバ５１３への送出ライン５３８の実際の接続は、チャンバ５１３内で実行される堆積および洗浄プロセスに応じて変化する。ガスは、ガスリング５３７および／または上部ノズル５４５を介してチャンバ５１３に導入される。図５Ｂは、ガスリング５３７のさらなる詳細を示す、チャンバ５１３の簡略部分断面図である。
[0061]一実施形態では、第１および第２のガス源５３４Ａおよび５３４Ｂと、第１および第２のガス流コントローラー５３５Ａ’および５３５Ｂ’は、ガス送出ライン５３８（このうちのいくつかのみが示されている）を介してガスリング５３７のリングプレナム５３６にガスを提供する。ガスリング５３７は、基板に均一なガス流を提供する複数のソースガスノズル５３９（このうちの１つのみが図示目的で示されている）を有している。ノズル長およびノズル角度は、個別チャンバ内の具体的プロセスの均一性プロファイルおよびガス利用効率の調整を可能にするように変更されてもよい。好ましい実施形態では、ガスリング５３７は、酸化アルミニウムセラミックからなる１２個のソースガスノズルを有している。
[0062]ガスリング５３７はまた複数の酸化剤ガスノズル５４０（このうちの１つのみが示されている）を有しており、これらは、好ましい実施形態ではソースガスノズル５３９と同一平面にあり、且つこれより短く、また一実施形態では本体プレナム５４１からガスを受け取る。一部の実施形態では、ガスをチャンバ５１３に注入する前にソースガスおよび酸化剤ガスを混合しないことが望ましい。他の実施形態では、酸化剤ガスおよびソースガスは、本体プレナム５４１とガスリングプレナム５３６間にアパーチャー（図示せず）を提供することによって、ガスをチャンバ５１３に注入する前に混合されてもよい。一実施形態では、第３、第４および第５のガス源５３４Ｃ、５３４Ｄおよび５３４Ｄ’と、第３および第４のガス流コントローラー５３５Ｃおよび５３５Ｄ’はガス送出ライン５３８を介して本体プレナムにガスを提供する。５４３Ｂなどの追加バルブ（他のバルブは図示せず）は、流れコントローラーからチャンバへのガスをシャットオフ可能である。本発明の特定の実施形態を実現する際、ガス源５３４ＡはシランＳｉＨ４ソースを備えており、ガス源５３４Ｂは酸素分子Ｏ２ソースを備えており、ガス源５３４ＣはシランＳｉＨ４ソースを備えており、ガス源５３４ＤはヘリウムＨｅソースを備えており、ガス源５３４Ｄ’は水素分子Ｈ２ソースを備えている。
[0063]可燃、有毒または腐食ガスが使用される実施形態では、堆積後にガス送出ラインに残っているガスを排除することが望ましい。これは、例えば、チャンバ５１３を送出ライン５３８Ａから分離し、且つ送出ライン５３８Ａを真空フォーライン（ｆｏｒｅｌｉｎｅ）５４４に換気するために、バルブ５４３Ｂなどの３方向バルブを使用して達成可能である。図５Ａに示されているように、５４３Ａおよび５４３Ｃなどの他の類似のバルブが他のガス送出ラインに組み込まれてもよい。このような３方向バルブは、（３方向バルブとチャンバ間の）未換気ガス送出ラインの容積を最小化するために、可能な限りチャンバ５１３の近くに配置されてもよい。加えて、２方向（オン−オフ）バルブ（図示せず）は、質量流コントローラー（「ＭＦＣ」）とチャンバ間、あるいはガス源とＭＦＣ間に配置されてもよい。
[0064]図５Ａを再度参照すると、チャンバ５１３はまた上部ノズル５４５および上部通気孔５４６を有している。上部ノズル５４５および上部通気孔５４６はガスの上部および側部の流れの独立コントロールを可能にし、これは膜の均一性を改良し、且つ膜の堆積およびドーピングパラメータの精密調整を可能にする。上部通気孔５４６は上部ノズル５４５周辺の環状開口である。一実施形態では、第１のガス源５３４Ａはソースガスノズル５３９および上部ノズル５４５を供給する。ソースノズルＭＦＣ５３５Ａ’はソースガスノズル５３９に送出されるガス量をコントロールし、上部ノズルＭＦＣ５３５Ａは上部ガスノズル５４５に送出されるガス量をコントロールする。同様に、２つのＭＦＣ５３５Ｂおよび５３５Ｂ’は、ガス源５３４Ｂなどの単一の酸素ソースから上部通気孔５４６および酸化剤ガスノズル５４０の両方への酸素流をコントロールするために使用可能である。一部の実施形態では、酸素は側部ノズルからはチャンバに供給されない。上部ノズル５４５および上部通気孔５４６に供給されたガスは、ガスをチャンバ５１３に流す前に別個に維持されてもよく、あるいはガスは、チャンバ５１３に流れる前に上部プレナム５４８で混合されてもよい。別個のソースの同一ガスが、チャンバの種々の部分に供給するために使用可能である。
[0065]遠隔マイクロ波生成プラズマ洗浄システム５５０が、チャンバコンポーネントからの堆積残渣を定期的に洗浄するために提供される。洗浄システムは、反応器キャビティ５５３の洗浄ガス源５３４Ｅ（例えば、フッ素分子、三フッ化窒素、他のフッ化炭素や同等物）からプラズマを作成する遠隔マイクロ波生成器５５１を含んでいる。このプラズマから得られる反応種は、アプリケーターチューブ５５５を介して洗浄ガスフィードポート４４３を通ってチャンバ５１３に搬送される。洗浄プラズマ（例えば、キャビティ５５３およびアプリケーターチューブ５５５）を含有するために使用される材料は、プラズマによる攻撃に耐性がなければならない。反応器キャビティ５５３とフィードポート５５４間の距離は可能な限り短く維持されなければならないが、これは、所望のプラズマ種の濃度は反応器キャビティ５５３からの距離に伴って低下することがあるためである。遠隔キャビティでの洗浄プラズマの生成は効率的なマイクロ波生成器の使用を可能にし、また、イン・シトゥーで形成されたプラズマに存在しうるグロー放電の温度、放射または衝撃にチャンバコンポーネントをさらさない。結果として、静電チャック５２０などの比較的感度の高いコンポーネントは、イン・シトゥープラズマ洗浄プロセスで必要とされるように、ダミーウェーハでカバーされたり、他の方法で保護されたりする必要はない。図５Ａにおいて、プラズマ洗浄システム５５０はチャンバ５１３の上方に配置されて示されているが、他の位置も代替的に使用可能である。
[0066]バッフル５６１が、上部ノズルを介して供給されるソースガス流をチャンバに方向付けし、且つ遠隔生成プラズマの流れを方向付けるために上部ノズルに近接して提供されてもよい。上部ノズル５４５を介して提供されたソースガスは中央通路５６２を介してチャンバに方向付けられるのに対して、洗浄ガスフィードポート５５４を介して提供された遠隔生成プラズマ種はバッフル５６１によってチャンバ５１３の側面に方向付けられる。
[0067]当業者は、本発明の精神から逸脱することなく、異なる処理チャンバおよび異なる処理条件について具体的パラメータが変更可能である点を認識する。他の変形例もまた当業者には明らかである。これらの同等物および代替物は本発明の範囲内に含まれることが意図されている。従って、本発明の範囲は上記実施形態に制限されるべきではなく、また以下の請求項によって定義されるべきである。
従来技術のギャップ充填プロセス中の間隙の形成を図示する概略断面図を提供する。 複数のシャロートレンチ分離構造を含む未完の集積回路の簡略断面図である。 構造における緊密パックエリアおよびオープンエリアのギャップ充填特徴を図示する概略図である。 構造における緊密パックエリアおよびオープンエリアのギャップ充填特徴を図示する概略図である。 本発明の実施形態に従って基板上に膜を堆積する方法を要約するフロー図である。 堆積およびエッチングステップをインタリーブする図４Ａの方法と併用可能な具体的な堆積プロセスを要約するフロー図である。 図４Ａの方法の一部として特定の実施形態で使用可能なプロセスチャンバをシーズニングする方法を要約するフロー図である。 図４Ａの方法の一部として特定の実施形態で使用可能なプロセスチャンバを洗浄する方法を要約するフロー図である。 本発明の方法が実現可能な高密度プラズマ化学堆積システムの一実施形態の簡略図である。 図５Ａの例示的処理システムと関連して使用可能なガスリングの簡略断面図である。
符号の説明
１０４…初期構造、１０８、１１２、１１６…構造、１２０、３０４…ギャップ、１２２…水平表面、１２４、１２８…部材、１４０、３２４…側壁、２００…集積回路、２０４、５１７…基板、２１２…オープンエリア、２１６…窒化シリコン層、２２０…パッド酸化膜層、２２４…トレンチ、３０４…ギャップ、３０８…カスプ、３１２、３１２’…材料、３１６、３１６’、３２０、３２０’…経路、３２４…側壁、５１０…システム、５１３…チャンバ、５１４…ドーム、５１６…プラズマ処理領域、５１８…基板サポート部材、５１９…基板受け取り部分、５２０…静電チャック、５２１…ベース部分、５２２…本体部材、５２３…ヒータープレート、５２４…冷却プレート、５２５…スロットル本体、５２６…スロットルバルブ、５２７…ゲートバルブ、５２８…ポンプ、５２９…上部コイル、５３０…側部コイル、５３１Ａ…上部ソースＲＦ生成器、５３１Ｂ…側部ＳＲＦ生成器、５３１Ｃ…バイアスＲＦ生成器、５３２Ａ、５３２Ｂ…整合ネットワーク、５３２Ｃ…バイアス整合ネットワーク、５３３…ガス送出システム、５３４Ａ〜５３４Ｅ…ガス源、５３５Ａ’、５３５Ｂ’…ガス流コントローラー、５３６…リングプレナム、５３７…ガスリング、５３８…ガス送出ライン、５３９…ソースガスノズル、５４０…酸化剤ガスノズル、５４１…本体プレナム、５４３Ａ、５４３Ｂ，５４３Ｃ…バルブ、５４４…真空フォアライン、５４５…上部ノズル、５４６…上部通気孔、５４８…上部プレナム、５５０…遠隔プラズマ洗浄システム、５５１…遠隔マイクロ波生成器、５５３…キャビティ、５５４…洗浄ガスフィードポート、５５５…アプリケーターチューブ、５５７…上部ローディング位置、５６１…バッフル、５６２…中央通路、５７０…真空システム、５８０Ａ…ソースプラズマシステム、５８０Ｂ…バイアスプラズマシステム

Claims (11)

  1. 複数の基板上に膜を堆積する方法であって、前記方法が、
    処理チャンバをシーズニングするステップであって、
    前記処理チャンバにシーズン前駆体流を提供する工程と、
    前記処理チャンバの上部にソース電力の７０％を超えて分布されている少なくとも７５００Ｗのソース電力を印加することによって前記シーズン前駆体から高密度プラズマを形成する工程と、
    前記高密度プラズマによってあるポイントに少なくとも５０００Åの厚さを有するシーズン層を堆積する工程と、を備える前記ステップと、
    前記複数の基板の各々を前記処理チャンバに順次移送して、エッチングを含むプロセスを前記複数の基板の前記各々に実行するステップと、
    前記複数の基板の前記各々の順次移送の間に前記処理チャンバを洗浄するステップと、を備え、
    前記処理チャンバを洗浄するステップが、
    ハロゲン前駆体流から高密度プラズマを形成することにより、前記処理チャンバの部分的洗浄を実行する工程と、
    この後、前記ハロゲン前駆体流を停止する工程と、
    この後、加熱ガスからのプラズマにより前記処理チャンバを加熱する工程と、
    この後、前記加熱ガス流を停止する工程と、
    この後、ハロゲン前駆体流から高密度プラズマを形成することにより、前記処理チャンバの前記洗浄を完了させる工程と、を備える、方法。
  2. 前記処理チャンバに前記シーズン前駆体流を提供する工程が、
    前記処理チャンバにシリコン含有ガス流を提供することと、
    前記処理チャンバに酸素含有ガス流を提供することと、を備える、請求項１に記載の方法。
  3. 前記酸素含有ガスの流量が前記シリコン含有ガスの流量未満である、請求項２に記載の方法。
  4. 前記酸素含有ガスの流量が前記シリコン含有ガスの流量の０．８未満である、請求項２に記載の方法。
  5. 前記シリコン含有ガスがＳｉＨ４を備えており、前記酸素含有ガスがＯ２を備える、請求項２から４のいずれか１項に記載の方法。
  6. 前記処理チャンバに前記シーズン前駆体流を提供する工程が、前記シリコン含有ガスおよび前記酸素含有ガスに対して非反応性のガス流を提供することを備える、請求項２から５のいずれか１項に記載の方法。
  7. 複数の基板上に膜を堆積する方法であって、
    処理チャンバをシーズニングするステップと、
    前記複数の基板の各々を前記処理チャンバに順次移送して、エッチングを含むプロセスを前記複数の基板の前記各々に実行するステップと、
    前記複数の基板の前記各々の順次移送の間に前記処理チャンバを洗浄するステップであって、
    ハロゲン前駆体流から高密度プラズマを形成することにより、前記処理チャンバの部分的洗浄を実行する工程と、
    この後、前記ハロゲン前駆体流を停止する工程と、
    この後、加熱ガスからのプラズマにより前記処理チャンバを加熱する工程と、
    この後、前記加熱ガス流を停止する工程と、
    この後、ハロゲン前駆体流から高密度プラズマを形成することにより、前記処理チャンバの前記洗浄を完了させる工程と、を備える前記ステップと、を備える方法。
  8. 前記ハロゲン前駆体がＦ２を備える、請求項７に記載の方法。
  9. 前記処理チャンバの前記部分的洗浄を実行する工程が、前記洗浄のエンドポイントの７５％を超えて前記部分的洗浄を実行することを備える、請求項７または８に記載の方法。
  10. 前記処理チャンバを加熱する工程が、前記加熱ガスから高密度プラズマを形成することを備える、請求項７から９のいずれか１項に記載の方法。
  11. 前記加熱ガスが、Ｏ２、ＡｒおよびＨｅからなる群より選択されるガスを備え、
    前記加熱ガスから前記高密度プラズマを形成することが、上部ソースと側部ソース間に等しく分布されたソース電力を印加することを備える、請求項１０に記載の方法。
JP2008230063A 2007-09-07 2008-09-08 Ｈｄｐプロセスにおけるエッチングレートドリフトの削減 Expired - Fee Related JP5197256B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US97088407P 2007-09-07 2007-09-07
US60/970,884 2007-09-07
US12/204,503 US7867921B2 (en) 2007-09-07 2008-09-04 Reduction of etch-rate drift in HDP processes
US12/204,503 2008-09-04

Publications (3)

Publication Number Publication Date
JP2009111350A JP2009111350A (ja) 2009-05-21
JP2009111350A5 JP2009111350A5 (ja) 2011-10-20
JP5197256B2 true JP5197256B2 (ja) 2013-05-15

Family

ID=40130786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008230063A Expired - Fee Related JP5197256B2 (ja) 2007-09-07 2008-09-08 Ｈｄｐプロセスにおけるエッチングレートドリフトの削減

Country Status (6)

Country Link
US (1) US7867921B2 (ja)
EP (1) EP2034045A3 (ja)
JP (1) JP5197256B2 (ja)
KR (1) KR101035775B1 (ja)
SG (1) SG151185A1 (ja)
TW (1) TWI397960B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7972968B2 (en) * 2008-08-18 2011-07-05 Applied Materials, Inc. High density plasma gapfill deposition-etch-deposition process etchant
KR101794069B1 (ko) 2010-05-26 2017-12-04 삼성전자주식회사 반도체 제조설비 및 그의 시즈닝 공정 최적화 방법
JP5837793B2 (ja) 2010-11-30 2015-12-24 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及び基板処理装置のバッフル構造
JP6060242B2 (ja) * 2010-11-30 2017-01-11 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及びバッフル構造
JP5599350B2 (ja) * 2011-03-29 2014-10-01 東京エレクトロン株式会社 成膜装置及び成膜方法
KR20140110080A (ko) * 2012-01-09 2014-09-16 어플라이드 머티어리얼스, 인코포레이티드 열화를 방지하기 위해 ｕｖ 챔버 광학 컴포넌트들을 시즈닝하기 위한 방법
US8872339B2 (en) * 2012-02-10 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductors structure with elements having different widths and methods of making the same
TWI522490B (zh) * 2012-05-10 2016-02-21 應用材料股份有限公司 利用微波電漿化學氣相沈積在基板上沈積膜的方法
SG195494A1 (en) * 2012-05-18 2013-12-30 Novellus Systems Inc Carbon deposition-etch-ash gap fill process
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
DE102015205719B4 (de) * 2015-03-30 2022-08-18 Siltronic Ag Verfahren zum Beschichten von Halbleiterscheiben
CN112074940A (zh) * 2018-03-20 2020-12-11 东京毅力科创株式会社 结合有集成半导体加工模块的自感知校正异构平台及其使用方法
KR102601581B1 (ko) 2018-10-31 2023-11-14 삼성전자주식회사 플라즈마 챔버의 가스 공급 장치 및 이를 적용한 플라즈마 처리 장치

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6170428B1 (en) 1996-07-15 2001-01-09 Applied Materials, Inc. Symmetric tunable inductively coupled HDP-CVD reactor
JP3568749B2 (ja) * 1996-12-17 2004-09-22 株式会社デンソー 半導体のドライエッチング方法
JP2894304B2 (ja) * 1996-12-20 1999-05-24 日本電気株式会社 半導体装置の製造方法
US5849092A (en) * 1997-02-25 1998-12-15 Applied Materials, Inc. Process for chlorine trifluoride chamber cleaning
US6125859A (en) * 1997-03-05 2000-10-03 Applied Materials, Inc. Method for improved cleaning of substrate processing systems
US6274058B1 (en) * 1997-07-11 2001-08-14 Applied Materials, Inc. Remote plasma cleaning method for processing chambers
US6071573A (en) 1997-12-30 2000-06-06 Lam Research Corporation Process for precoating plasma CVD reactors
US6750149B2 (en) 1998-06-12 2004-06-15 Matsushita Electric Industrial Co., Ltd. Method of manufacturing electronic device
US6143078A (en) * 1998-11-13 2000-11-07 Applied Materials, Inc. Gas distribution system for a CVD processing chamber
JP2000173932A (ja) * 1998-12-08 2000-06-23 Sony Corp 反応炉の洗浄方法
US6374831B1 (en) 1999-02-04 2002-04-23 Applied Materials, Inc. Accelerated plasma clean
WO2001003858A1 (en) * 1999-07-12 2001-01-18 Asml Us, Inc. Method and system for in situ cleaning of semiconductor manufacturing equipment using combination chemistries
US6274500B1 (en) * 1999-10-12 2001-08-14 Chartered Semiconductor Manufacturing Ltd. Single wafer in-situ dry clean and seasoning for plasma etching process
US6479098B1 (en) 2000-12-26 2002-11-12 Taiwan Semiconductor Manufacturing Company Method to solve particle performance of FSG layer by using UFU season film for FSG process
US6584987B1 (en) 2001-03-16 2003-07-01 Taiwan Semiconductor Manufacturing Company Method for improved cleaning in HDP-CVD process with reduced NF3 usage
DE10130340A1 (de) * 2001-06-26 2003-01-02 Bhs Corr Masch & Anlagenbau Bahnspannungs-Regelungs-Vorrichtung für Wellpappeanlage
US6846745B1 (en) 2001-08-03 2005-01-25 Novellus Systems, Inc. High-density plasma process for filling high aspect ratio structures
JP2003077839A (ja) 2001-08-30 2003-03-14 Toshiba Corp 半導体製造装置のパージ方法及び半導体装置の製造方法
US6869880B2 (en) 2002-01-24 2005-03-22 Applied Materials, Inc. In situ application of etch back for improved deposition into high-aspect-ratio features
US6777308B2 (en) 2002-05-17 2004-08-17 Micron Technology, Inc. Method of improving HDP fill process
TWI235433B (en) 2002-07-17 2005-07-01 Tokyo Electron Ltd Oxide film forming method, oxide film forming apparatus and electronic device material
US6767836B2 (en) 2002-09-04 2004-07-27 Asm Japan K.K. Method of cleaning a CVD reaction chamber using an active oxygen species
US7223701B2 (en) 2002-09-06 2007-05-29 Intel Corporation In-situ sequential high density plasma deposition and etch processing for gap fill
US20040045577A1 (en) * 2002-09-10 2004-03-11 Bing Ji Cleaning of processing chambers with dilute NF3 plasmas
US7141138B2 (en) 2002-09-13 2006-11-28 Applied Materials, Inc. Gas delivery system for semiconductor processing
US6908852B2 (en) 2003-01-29 2005-06-21 Freescale Semiconductor, Inc. Method of forming an arc layer for a semiconductor device
KR100470973B1 (ko) 2003-02-26 2005-03-10 삼성전자주식회사 고밀도 플라즈마 화학기상증착 공정
US7081414B2 (en) 2003-05-23 2006-07-25 Applied Materials, Inc. Deposition-selective etch-deposition process for dielectric film gapfill
US7205240B2 (en) 2003-06-04 2007-04-17 Applied Materials, Inc. HDP-CVD multistep gapfill process
US6903031B2 (en) 2003-09-03 2005-06-07 Applied Materials, Inc. In-situ-etch-assisted HDP deposition using SiF4 and hydrogen
US6974781B2 (en) * 2003-10-20 2005-12-13 Asm International N.V. Reactor precoating for reduced stress and uniform CVD
US7109114B2 (en) * 2004-05-07 2006-09-19 Applied Materials, Inc. HDP-CVD seasoning process for high power HDP-CVD gapfil to improve particle performance
US7087536B2 (en) 2004-09-01 2006-08-08 Applied Materials Silicon oxide gapfill deposition using liquid precursors
US7217658B1 (en) 2004-09-07 2007-05-15 Novellus Systems, Inc. Process modulation to prevent structure erosion during gap fill
JP2006190741A (ja) * 2005-01-05 2006-07-20 Seiko Epson Corp 成膜装置のクリーニング方法及びクリーニング装置、成膜装置
KR100689826B1 (ko) 2005-03-29 2007-03-08 삼성전자주식회사 불소 함유된 화학적 식각 가스를 사용하는 고밀도 플라즈마화학기상증착 방법들 및 이를 채택하여 반도체 소자를제조하는 방법들
US7329586B2 (en) 2005-06-24 2008-02-12 Applied Materials, Inc. Gapfill using deposition-etch sequence
JP2007180340A (ja) * 2005-12-28 2007-07-12 Matsushita Electric Ind Co Ltd 半導体装置の製造装置

Also Published As

Publication number Publication date
US7867921B2 (en) 2011-01-11
EP2034045A2 (en) 2009-03-11
KR20090026108A (ko) 2009-03-11
TW200935514A (en) 2009-08-16
JP2009111350A (ja) 2009-05-21
EP2034045A3 (en) 2009-09-09
TWI397960B (zh) 2013-06-01
KR101035775B1 (ko) 2011-05-20
SG151185A1 (en) 2009-04-30
US20090075489A1 (en) 2009-03-19

Similar Documents

Publication Publication Date Title
JP5197256B2 (ja) Ｈｄｐプロセスにおけるエッチングレートドリフトの削減
US8414747B2 (en) High-throughput HDP-CVD processes for advanced gapfill applications
US7097886B2 (en) Deposition process for high aspect ratio trenches
US7595088B2 (en) Hydrogen assisted HDP-CVD deposition process for aggressive gap-fill technology
US7972968B2 (en) High density plasma gapfill deposition-etch-deposition process etchant
US20140187045A1 (en) Silicon nitride gapfill implementing high density plasma
KR101216358B1 (ko) Ｈｄｐ-ｃｖｄ ｄｅｐ/ｅｔｃｈ/ｄｅｐ 프로세스들에서의 불순물 제어
US7329586B2 (en) Gapfill using deposition-etch sequence
US7064077B2 (en) Method for high aspect ratio HDP CVD gapfill
CN101388341B (zh) 在hdp-cvd沉积/蚀刻/沉积工艺中的杂质控制
US8497211B2 (en) Integrated process modulation for PSG gapfill
KR20100043037A (ko) Ｈｄｐ-ｃｖｄ 통합 프로세스 조절 ｓｉｏ２ 프로세스의 갭필 확장

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101130

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110905

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120828

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees