JP2006108605A - フラッシュメモリ素子のウォール酸化膜形成方法及び素子分離膜形成方法 - Google Patents
フラッシュメモリ素子のウォール酸化膜形成方法及び素子分離膜形成方法 Download PDFInfo
- Publication number
- JP2006108605A JP2006108605A JP2004369027A JP2004369027A JP2006108605A JP 2006108605 A JP2006108605 A JP 2006108605A JP 2004369027 A JP2004369027 A JP 2004369027A JP 2004369027 A JP2004369027 A JP 2004369027A JP 2006108605 A JP2006108605 A JP 2006108605A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- trench
- flash memory
- wall
- wall oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 138
- 238000002955 isolation Methods 0.000 title claims abstract description 24
- 230000003647 oxidation Effects 0.000 claims abstract description 43
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims description 22
- 150000004767 nitrides Chemical class 0.000 claims description 15
- 125000006850 spacer group Chemical group 0.000 claims description 14
- 238000002156 mixing Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 238000004140 cleaning Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000008646 thermal stress Effects 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000005406 washing Methods 0.000 description 3
- 238000009279 wet oxidation reaction Methods 0.000 description 3
- 229910017855 NH 4 F Inorganic materials 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76221—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO with a plurality of successive local oxidation steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Element Separation (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】 本発明は、トレンチの形成後に行われる酸化工程によってトレンチ内側壁のシリコン基板が破れるディスロケーション現象を防止して素子特性を向上させることが可能なフラッシュメモリ素子のウォール酸化膜形成方法及びこれを用いたフラッシュメモリ素子の素子分離膜形成方法を提供することを目的としている。
【解決手段】 フラッシュメモリ素子のウォール酸化膜形成方法は、トレンチの形成された半導体基板を提供する段階と、Ｈ２とＯ２の雰囲気でＩＳＳＧ酸化方式によって酸化工程を行って前記トレンチの内側壁にウォール酸化膜を形成する段階とを含む構成としたことを特徴とする。
【選択図】 図４
【解決手段】 フラッシュメモリ素子のウォール酸化膜形成方法は、トレンチの形成された半導体基板を提供する段階と、Ｈ２とＯ２の雰囲気でＩＳＳＧ酸化方式によって酸化工程を行って前記トレンチの内側壁にウォール酸化膜を形成する段階とを含む構成としたことを特徴とする。
【選択図】 図４
Description
本発明は、フラッシュメモリ素子のウォール酸化膜(wall oxide)形成方法及び素子分離膜形成方法に係り、特に、トレンチ(trench)の形成後に行われる酸化工程の熱的ストレス(thermal stress)によってトレンチ内側壁の半導体基板が破れるディスロケーション(dislocation)現象を防止して素子特性を向上させることが可能な、フラッシュメモリ素子のウォール酸化膜形成方法及びこれを用いたフラッシュメモリ素子の素子分離膜形成方法に関する。
最近、電気的にプログラム(program)と消去(erase)が可能であり、一定の周期でデータ(data)を再作成するリフレッシュ(refresh)機能が不要なフラッシュメモリ素子の需要が増加している。そして、多くのデータを記憶することが可能な大容量メモリ素子の開発のために、メモリ素子の高集積化技術についての研究が活発に行われている。ここで、プログラムとは、データをメモリセルに書き込む動作をいい、消去とは、メモリセルに書き込まれたデータを除去する動作をいう。
フラッシュメモリ素子では、隣接した素子（例えば、セル及びトランジスタ）をお互い電気的に分離させるためにＳＴＩ(Shallow Trench Isolation)工程を用いて素子分離膜を形成している。普遍的に、ＳＴＩ工程は、基板上にパッド酸化膜とパッド窒化膜を形成した後、トレンチエッチング工程を行って基板内にトレンチを形成し、このトレンチが埋め込まれるように絶縁膜を蒸着して素子分離膜を形成する工程によって行われる。
このようなＳＴＩ工程では、トレンチエッチング工程後、トレンチエッチング工程によって損傷するトレンチの内側壁を補償し、あるいはアクティブ領域(active region)の面積を制御するために、トレンチの内側壁に対して行われるウォール酸化工程(wall oxidation)を含んでいる。このようなウォール酸化工程によってトレンチの内側壁にはウォール酸化膜が形成される。
一般に、ウォール酸化工程は、ファーネス(furnace)方式で行われるが、工程時に高い熱的ストレスを誘発させ、これによりトレンチの上・下部地域でシリコンの側壁部位が破れるディスロケーション現象が発生している。このようなディスロケーション現象は、後続の熱処理工程時に漏れ電流が流れる経路を誘発させて素子特性を低下させる原因となっている。また、後続のソース及びドレイン領域を形成するためのイオン注入工程の際、ソース及びドレイン領域が形成されるべきアクティブ領域で欠点を誘発させる原因となる。
したがって、本発明は、かかる問題点を解決するためのもので、その目的は、トレンチの形成後に行われる酸化工程によってトレンチ内側壁のシリコン基板が破れるディスロケーション現象を防止して素子特性を向上させることが可能な、フラッシュメモリ素子のウォール酸化膜形成方法及びこれを用いたフラッシュメモリ素子の素子分離膜形成方法を提供することにある。
上記目的を達成するための本発明のある観点によれば、トレンチの形成された半導体基板を提供する段階と、Ｈ２とＯ２の雰囲気でＩＳＳＧ酸化方式によって酸化工程を行って前記トレンチの内側壁にウォール酸化膜を形成する段階とを含む、フラッシュメモリ素子のウォール酸化膜形成方法が提供される。
また、上記目的を達成するための本発明の他の観点によれば、パッド酸化膜が形成された半導体基板を提供する段階と、前記パッド酸化膜上にパッド窒化膜を蒸着する段階と、前記パッド窒化膜及び前記パッド酸化膜をエッチングすると同時に、前記半導体基板上の一部をリセス(recess)させて第１トレンチを形成する段階と、前記第１トレンチの内側壁にスペーサを形成する段階と、Ｈ２とＯ２の雰囲気でＩＳＳＧ酸化方式によって第１酸化工程を行い、前記スペーサを介して露出される前記半導体基板の上部を酸化処理する段階と、前記第１トレンチよりも深く前記半導体基板をエッチングして第２トレンチを形成する段階と、Ｈ２とＯ２の雰囲気でＩＳＳＧ酸化方式によって第２酸化工程を行って前記第２トレンチの内側壁にウォール酸化膜を形成する段階と、前記第２トレンチが埋め込まれるように素子分離膜を形成する段階とを含む、フラッシュメモリ素子の素子分離膜形成方法が提供される。
本発明によれば、トレンチの形成後にＩＳＳＧ酸化方式を用いてトレンチの内側壁にウォール酸化膜を形成することにより、トレンチの上下部コーナー部位におけるファセット(facet)の形成を抑制して全体的にトレンチの上部でラウンディングを形成することができ、比較的低温で短時間にＩＳＳＧ酸化工程を行うことにより、長時間酸化工程によるストレスを減少させてディスロケーション現象の発生を抑制させることができる。
以下、添付図面を参照しながら、本発明に係る好適な実施例を詳細に説明する。ところが、本発明は、下記の実施例に限定されるものではなく、お互い異なる様々な形態で変形できる。本実施例は、本発明の開示を完全にし、当該分野で通常の知識を有する者に本発明を十分理解させるために提供される。
図１〜図５は、本発明の好適な実施例に係るフラッシュメモリ素子のウォール酸化膜形成方法及び素子分離膜形成方法を説明するために示した断面図である。ここでは、説明の便宜上、ＮＡＮＤフラッシュメモリ素子を一例として説明する。一方、図１〜図５に示した「Ｃｅｌｌ」はメモリセルが形成されるセル領域を示し、「ＨＶ」はメモリセルを駆動させるための高電圧トランジスタが形成される高電圧領域を示し、「ＬＶ」は低電圧トランジスタが形成される低電圧領域を示す。
図１（ａ）を参照すると、前処理洗浄工程処理の施された半導体基板１０を提供する。ここで、前処理洗浄工程は、ＤＨＦ（Diluted HF；例えば５０：１の割合でＨ２Ｏにて希釈されたＨＦ溶液）で洗浄した後、ＳＣ−１（ＮＨ４ＯＨ／Ｈ２Ｏ２／Ｈ２Ｏ溶液が所定の割合で混合された溶液）で洗浄し、或いはＢＯＥ（Buffer Oxide Etchant；例えば１００：１または３００：１の割合でＨ２Ｏにて希釈されたＨＦとＮＨ４Ｆの混合溶液［ＨＦとＮＨ４Ｆの割合は１：４〜１：７］）で洗浄した後、ＳＣ−１で洗浄することができる。
その後、半導体基板１０上にスクリーン酸化膜（図示せず）を形成する。ここで、前記スクリーン酸化膜は、後続の工程で行われるウェル(well)及びしきい値電圧イオン注入工程の際に半導体基板１０の界面(surface)が損傷することを防止するために形成される。
その次、半導体基板１０内にイオン注入工程を行ってウェル（図示せず）を形成する。半導体基板１０がｐ型基板の場合、前記ウェルはＴＮウェル(Triple N-well)またはＰウェル(P-well)からなる。ＴＮウェルはリン(Phosphorus)を用いたイオン注入工程を行って形成し、Ｐウェルは硼素(Boron)を用いたイオン注入工程を行って形成する。
その後、チャネル(channel)を形成するために半導体基板１０にしきい値電圧イオン注入工程を行う。
次いで、半導体基板１０上に酸化膜１１を形成する。ここで、酸化膜１１はセル領域Ｃｅｌｌと低電圧領域ＬＶに比べて高電圧領域ＨＶでさらに厚く形成される。一例として、酸化膜１１の形成方法を簡略に説明する。まず、ウェット酸化工程を行ってセル領域Ｃｅｌｌ、低電圧領域ＬＶ及び高電圧領域ＨＶのオープンされたマスクを用いたウェット酸化工程をもう一回行って高電圧領域ＨＶに厚く酸化膜１１を形成する。このような酸化膜１１は７５０℃〜８００℃の温度範囲内でウェット酸化工程を行った後、９００℃〜９１０℃の温度範囲でＮ２を用いたアニール工程を行って形成することができる。
一方、前記工程段階では説明の便宜上説明されていないが、前記工程段階を行う過程中に少なくとも１回以上ＤＨＦとＳＣ−１を用いて洗浄工程を行うことができる。
以下、説明の便宜上、セル領域Ｃｅｌｌに形成された酸化膜１１はパッド酸化膜１１ａとし、低電圧領域ＬＶに形成された酸化膜１１は低電圧ゲート酸化膜１１ｂとし、高電圧領域ＨＶに形成された酸化膜１１は高電圧ゲート酸化膜１１ｃとする。
図１（ｂ）を参照すると、パッド酸化膜１１ａ、低電圧ゲート酸化膜１１ｂ及び高電圧ゲート酸化膜１１ｃを含む全体構造上にパッド窒化膜１２を蒸着する。パッド窒化膜１２はＬＰＣＶＤ(Low Pressure Chemical Vapor Deposition)法で蒸着することができる。ここで、パッド窒化膜１２は５００Å〜６００Åの厚さに蒸着する。好ましくは５５０Åの厚さに蒸着する。
その後、パッド窒化膜１２上に後続のエッチング工程を行うために、ハードマスク(hard mark)を蒸着する。この際、ハードマスクは、ＤＣＳ−ＨＴＯ（DiChloroSilane(SiH2Cl2)-High Temperature Oxide）膜１３とＳｉＯＮ膜１４の積層構造で形成する。ここで、ＤＣＳ−ＨＴＯ膜１３は、パッド窒化膜１２が損傷することを防止するための一環として蒸着し、その厚さは２５０Å〜３５０Åの厚さ、好ましくは３００Åの厚さである。そして、ＳｉＯＮ膜１４は５５０Å〜６５０Åの厚さ、好ましくは６００Åの厚さに蒸着する。
図１（ｃ）を参照すると、セル領域Ｃｅｌｌと高電圧領域ＨＶ間の段差を減少させる一方、ハードマスクを含む全体構造の上部を平坦化するためにＣＭＰ(Chemical Mechanical Polishing)方式で平坦化工程を行う。ここで、平坦化工程は、ＣＭＰ方式以外に、場合によってはブランケット(blanket)またはエッチバック(etchback)法で行うこともできる。
図２（ａ）を参照すると、ハードマスクを含む全体構造上にフォトレジスト(photoresist)を塗布した後、フォトマスク(photo mask)を用いた露光工程及び現像工程を順次行ってフォトレジストパターン(photoresist pattern)（図示せず）を形成する。
その後、前記フォトレジストパターンをエッチングマスクとして用いたエッチング工程を行ってハードマスクをパターニングする。前記フォトレジストパターンはストリップ工程によって除去される。
その次、パターニングされたハードマスクをエッチングマスクとして用いたエッチング工程を行ってパッド窒化膜１２及び酸化膜１１をエッチングする。この際、同時に半導体基板１０上の一部がリセスされるように行うことが好ましい。前記エッチング工程によって半導体基板１０上の一部がリセスされる第１トレンチ１５が形成される。
図２（ｂ）を参照すると、第１トレンチ１５が形成された全体構造上の段差に沿ってスペーサ用絶縁膜１６を蒸着する。この際、スペーサ用絶縁膜１６は、ＭＴＯ(Middle Temperature Oxide)膜で形成することができる。その他、スペーサ用絶縁膜１６はＴＥＯＳ(Tetra Ethyl Ortho Silicate)、ＢＰＳＧ(Boron Phosphorus Silicate Glass)、ＳＯＧ(Spin On Glass)及びＵＳＧ(Un-doped Silicate Glass)のいずれか一つで形成することができる。
図３（ａ）を参照すると、異方性で全面エッチング工程を行って第１トレンチ１５の内側壁にスペーサ１６ａを形成した。この際、全面エッチング工程は、ブランケット方式で行うことができる。このような全面エッチング工程によって、スペーサ１６ａは、パターニングされるハードマスク、パッド窒化膜１２、酸化膜１１及び半導体基板１０上の一部の内側壁に形成される。
図３（ｂ）を参照すると、スペーサ１６ａを介してその間に露出される半導体基板１０の上部に対してＩＳＳＧ(In Situ Steam Generation)酸化方式によって酸化（処理）工程を行う。この際、ＩＳＳＧ酸化工程は、Ｈ２とＯ２の雰囲気で行う。ここで、ＩＳＳＧ酸化工程を行う理由は後続のトレンチエッチング工程によって形成される第２トレンチ（図４（ａ）の「１７」参照）の上部コーナー部位をラウンディング(rounding)処理するためである。
図４（ａ）を参照すると、トレンチエッチング工程を行って露出される半導体基板１０をエッチングして第１トレンチ１５よりも深い第２トレンチ１７を形成する。これにより、セル領域Ｃｅｌｌ、低電圧領域ＬＶ及び高電圧領域ＨＶにはそれぞれ多数の第２トレンチ１７が形成される。ここで、第２トレンチ１７は、メモリセル及び／またはトランジスタがお互い電気的に独立するように、孤立(isolation)特性確保の可能な深さで形成することが好ましい。
一方、トレンチエッチング工程後、図３（ｂ）で施されたＩＳＳＧ酸化工程によってスペーサ１６ａの下部と結合する第２トレンチ１７の上部コーナー部位（Ａ部位）はラウンディング形態を有する。
図４（ｂ）を参照すると、第１トレンチ１５と第２トレンチ１７に対してＩＳＳＧ酸化工程を行って第２トレンチ１７の内側壁にウォール酸化膜１８を形成する。この際、ウォール酸化膜１８は、１５Å以上、且つ３０Å以下の厚さに形成される。ここで、ＩＳＳＧ酸化工程はＨ２とＯ２の雰囲気で８５０℃以上、且つ１０００℃以下の温度と１ｔｏｒｒ以上、且つ１０ｔｏｒｒ以下の圧力で行う。そして、ＩＳＳＧ酸化工程におけるＨ２とＯ２雰囲気は、Ｏ２リッチ雰囲気となるように設定する。すなわち、Ｏ２がＨ２より多い量となるようにする。好ましくは、全体混合割合でＯ２の混合割合が３３％以上、且つ６０％以下となるようにし、或いはＨ２の混合割合を０．５％以上、且つ３３％以下となるようにする。これはＯ２が酸化率(Oxidation rate)に多くの影響を及ぼすためである。ＩＳＳＧ酸化工程をＨ２とＯ２の雰囲気で行う場合、その反応式は下記反応式１のとおりである。
〔反応式１〕
Ｈ２＋Ｏ２→Ｈ２Ｏ＋Ｏ＋ＯＨ
Ｈ２＋Ｏ２→Ｈ２Ｏ＋Ｏ＋ＯＨ
前記反応式１に示すように、Ｈ２とＯ２の反応によって発生するＯとＯＨラジカル(radical)は酸化率を制御する。
ウォール酸化膜１８を形成するために行われるＩＳＳＧ酸化工程は、一般的なファーネス工程によってクリスタルオリエンテーション効果(crystal orientation effect)を減少させることができる。
一方、以下では、ウォール酸化膜１８をファーネス工程（ファーネス装備利用）で形成する場合と、本発明の好適な実施例のようにＩＳＳＧ酸化方式で形成する場合、第２トレンチ１７の上部コーナー部位におけるウォール酸化膜１８のプロファイルを説明する。
図６（ａ）は本発明の好適な実施例によって１０５０℃の温度で行われたＩＳＳＧ工程によって形成されたウォール酸化膜Ｂを示す図、図６（ｂ）はファーネス装備を用いてＯ２雰囲気で１１００℃の温度で行われるドライ(dry)ファーネス工程によって形成されたウォール酸化膜Ｃを示す図、図６（ｃ）はファーネス装備を用いて９５０℃の温度で行われるウェット(wet)ファーネス工程によって形成されたウォール酸化膜Ｄを示す図である。
図６（ａ）〜図６（ｃ）に示すように、本発明の好適な実施例に係るＩＳＳＧ酸化方式で形成されたウォール酸化膜Ｂがファーネス装備を用いて形成されたウォール酸化膜Ｃ、Ｄに比べてトレンチの上部コーナーにおけるプロファイル特性が良いことが分かる。勿論、本発明の好適な実施例に係るＩＳＳＧ酸化方式の場合には、ファーネス工程で行う場合よりも低い温度で行うことができ、それだけ熱的ストレスを減少させることもできる。
一方、ウォール酸化膜１８を形成するためのＩＳＳＧ工程は、場合によってＤＨＦ（またはＢＯＥ）とＳＣ−１を用いた洗浄工程を行ってスペーサ１６ａを全て除去した後行うこともできる。
図５を参照すると、ウォール酸化膜１８を含む全体構造の上部に第１及び第２トレンチ１５、１７が埋め込まれるように素子分離膜用絶縁膜１９を蒸着する。この際、絶縁膜１９はＨＤＰ(High Density Plasma)酸化膜で形成するが、第１及び第２トレンチ１５、１７の内部にボイド(void)が発生しないようにギャップフィリング(gap filling)させることが好ましい。この際、絶縁膜１９は、４０００Å〜１００００Å程度の厚さに蒸着することができる。
その後、絶縁膜１９に対して平坦化工程を行って全体上部を平坦化する。この際、平坦化工程はＣＭＰ(Chemical Mechanical Polishing)方式で行うが、ハードマスクが一定の厚さにリセスされるように行うか、完全にハードマスクが除去されるようにパッド窒化膜１２の一部がリセスされる範囲まで行うこともできる。
その次、平坦化された全体構造の上部面について洗浄工程を行う。この際、洗浄工程は、平坦化工程の際に損傷した部位を補償し、或いは全体構造上の表面に存在する不要な物質などを除去するためにＤＨＦとＳＣ−１を用いて行う。
その後、図示してはいないが、リン酸（Ｈ３ＰＯ４）を用いたエッチング工程を行って、平坦化工程後に残留したハードマスク及び／またはパッド窒化膜１２を完全除去する。この際、エッチング工程は酸化膜１１をエッチング停止層として半導体基板１０が損傷しないように行うことが好ましい。
次いで、絶縁膜１９のＥＦＴ(Effective Field Thickness)を５０Å〜１５０Å程度の厚さに制御するために、ＤＨＦとＳＣ−１を用いた洗浄工程をさらに行うこともできる。これにより、セル領域Ｃｅｌｌ、低電圧領域ＬＶ及び高電圧領域ＨＶには素子分離膜が形成される。
以上説明した本発明の技術的思想は、好適な実施例で具体的に記述されたが、これら実施例は、本発明を説明するためのもので、制限するものではないことに注意すべきである。また、本発明は、当該分野で通常の知識を有する者であれば、発明の技術的思想の範囲内で様々な実施が可能であることを理解できよう。
本発明の活用例として、フラッシュメモリ素子のウォール酸化膜(wall oxide)形成方法及び素子分離膜形成方法に適用することが出来、特に、トレンチ(trench)の形成後に行われる酸化工程の熱的ストレス(thermal stress)によってトレンチ内側壁の半導体基板が破れるディスロケーション(dislocation)現象を防止して素子特性を向上させることが可能なフラッシュメモリ素子のウォール酸化膜形成方法及びこれを用いたフラッシュメモリ素子の素子分離膜形成方法に適用出来る。
１０…半導体基板
１１…酸化膜
１１ａ…パッド酸化膜
１１ｂ…低電圧ゲート酸化膜
１１ｃ…高電圧ゲート酸化膜
１２…パッド窒化膜
１３…ＤＣＳ−ＨＴＯ膜
１４…ＳｉＯＮ膜
１５…第１トレンチ
１６…スペーサ用絶縁膜
１６ａ…スペーサ
１７…第２トレンチ
１８…ウォール酸化膜
１９…素子分離膜用絶縁膜
１１…酸化膜
１１ａ…パッド酸化膜
１１ｂ…低電圧ゲート酸化膜
１１ｃ…高電圧ゲート酸化膜
１２…パッド窒化膜
１３…ＤＣＳ−ＨＴＯ膜
１４…ＳｉＯＮ膜
１５…第１トレンチ
１６…スペーサ用絶縁膜
１６ａ…スペーサ
１７…第２トレンチ
１８…ウォール酸化膜
１９…素子分離膜用絶縁膜
Claims (14)
- （ａ）トレンチの形成された半導体基板を提供する段階と、
（ｂ）Ｈ２とＯ２の雰囲気でＩＳＳＧ酸化方式によって酸化工程を行って前記トレンチの内側壁にウォール酸化膜を形成する段階とを含むフラッシュメモリ素子のウォール酸化膜形成方法。 - 前記ＩＳＳＧ酸化方式は、８５０℃以上、且つ１０００℃以下の温度範囲で行うことを特徴とする請求項１記載のフラッシュメモリ素子のウォール酸化膜形成方法。
- 前記ＩＳＳＧ酸化方式は、１ｔｏｒｒ以上、且つ１０ｔｏｒｒ以下の圧力で行うことを特徴とする請求項１または請求項２記載のフラッシュメモリ素子のウォール酸化膜形成方法。
- 前記Ｈ２とＯ２の雰囲気は、Ｏ２リッチ雰囲気であることを特徴とする請求項１記載のフラッシュメモリ素子のウォール酸化膜形成方法。
- 前記Ｈ２とＯ２の雰囲気における前記Ｏ２の混合割合は、３３％以上、且つ６０％以下であることを特徴とする請求項４記載のフラッシュメモリ素子のウォール酸化膜形成方法。
- 前記Ｈ２とＯ２の雰囲気における前記Ｈ２の混合割合は、０．５％以上、且つ３３％以下であることを特徴とする請求項４記載のフラッシュメモリ素子のウォール酸化膜形成方法。
- 前記ウォール酸化膜は、１５Å以上、且つ３０Å以下の厚さに形成されることを特徴とする請求項１記載のフラッシュメモリ素子のウォール酸化膜形成方法。
- （ａ）パッド酸化膜の形成された半導体基板を提供する段階と、
（ｂ）前記パッド酸化膜上にパッド窒化膜を蒸着する段階と、
（ｃ）前記パッド窒化膜及び前記パッド酸化膜をエッチングすると同時に、前記半導体基板上の一部をリセスさせて第１トレンチを形成する段階と、
（ｄ）前記第１トレンチの内側壁にスペーサを形成する段階と、
（ｅ）Ｈ２とＯ２の雰囲気でＩＳＳＧ酸化方式によって第１酸化工程を行い、前記スペーサを介して露出される前記半導体基板の上部を酸化処理する段階と、
（ｆ）前記第１トレンチよりも深く前記半導体基板をエッチングして第２トレンチを形成する段階と、
（ｇ）Ｈ２とＯ２の雰囲気でＩＳＳＧ酸化方式によって第２酸化工程を行って前記第２トレンチの内側壁にウォール酸化膜を形成する段階と、
（ｈ）前記第２トレンチが埋め込まれるように素子分離膜を形成する段階と、
を含むことを特徴とするフラッシュメモリ素子の素子分離膜形成方法。 - 前記第１及び第２酸化工程は、８５０℃以上、且つ１０００℃以下の温度範囲で行うことを特徴とする請求項８記載のフラッシュメモリ素子の素子分離膜形成方法。
- 前記第１及び第２酸化工程は、１ｔｏｒｒ以上、且つ１０ｔｏｒｒ以下の圧力で行うことを特徴とする請求項８または請求項９記載のフラッシュメモリ素子の素子分離膜形成方法。
- 前記Ｈ２とＯ２の雰囲気は、Ｏ２リッチ雰囲気であることを特徴とする請求項８記載のフラッシュメモリ素子の素子分離膜形成方法。
- 前記Ｈ２とＯ２の雰囲気におけるＯ２の混合割合は、３３％以上、且つ６０％以下であることを特徴とする請求項１１記載のフラッシュメモリ素子の素子分離膜形成方法。
- 前記Ｈ２とＯ２の雰囲気における前記Ｈ２の混合割合は、０．５％以上、且つ３３％以下であることを特徴とする請求項１１記載のフラッシュメモリ素子の素子分離膜形成方法。
- 前記ウォール酸化膜は、１５Å以上、且つ３０Å以下の厚さに形成されることを特徴とする請求項８記載のフラッシュメモリ素子の素子分離膜形成方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040079505A KR100650846B1 (ko) | 2004-10-06 | 2004-10-06 | 플래시 메모리 소자의 소자 분리막 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006108605A true JP2006108605A (ja) | 2006-04-20 |
Family
ID=36126095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004369027A Pending JP2006108605A (ja) | 2004-10-06 | 2004-12-21 | フラッシュメモリ素子のウォール酸化膜形成方法及び素子分離膜形成方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7279394B2 (ja) |
| JP (1) | JP2006108605A (ja) |
| KR (1) | KR100650846B1 (ja) |
| CN (1) | CN100403525C (ja) |
| DE (1) | DE102004060669A1 (ja) |
| TW (1) | TWI293494B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010283199A (ja) * | 2009-06-05 | 2010-12-16 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100657088B1 (ko) * | 2004-12-30 | 2006-12-12 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR100629606B1 (ko) * | 2004-12-31 | 2006-09-27 | 동부일렉트로닉스 주식회사 | 고전압 소자 영역의 게이트 산화막 질 개선방법 |
| TWI240989B (en) * | 2005-01-17 | 2005-10-01 | Powerchip Semiconductor Corp | Method for forming trench gate dielectric layer |
| US20060223267A1 (en) * | 2005-03-31 | 2006-10-05 | Stefan Machill | Method of production of charge-trapping memory devices |
| KR100733446B1 (ko) * | 2005-11-16 | 2007-06-29 | 주식회사 하이닉스반도체 | 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법 |
| KR100799151B1 (ko) * | 2006-06-29 | 2008-01-29 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 소자 분리막 형성방법 |
| KR100726093B1 (ko) * | 2006-07-28 | 2007-06-08 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| KR100790296B1 (ko) * | 2006-12-04 | 2008-01-02 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조방법 |
| KR100933812B1 (ko) * | 2007-07-02 | 2009-12-24 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| JP4886801B2 (ja) * | 2009-03-02 | 2012-02-29 | 株式会社東芝 | 半導体装置の製造方法 |
| CN108122842A (zh) * | 2016-11-30 | 2018-06-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109950246A (zh) * | 2017-12-21 | 2019-06-28 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| KR20210094636A (ko) | 2018-12-20 | 2021-07-29 | 어플라이드 머티어리얼스, 인코포레이티드 | 3d nand 애플리케이션들을 위한 메모리 셀 제작 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000188324A (ja) * | 1998-12-18 | 2000-07-04 | Hyundai Electronics Ind Co Ltd | 半導体素子の隔離領域の形成方法 |
| JP2002324792A (ja) * | 1997-07-11 | 2002-11-08 | Applied Materials Inc | インシチュウ気相生成方法及び装置 |
| JP2004179301A (ja) * | 2002-11-26 | 2004-06-24 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
| JP2004186359A (ja) * | 2002-12-03 | 2004-07-02 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
| JP2004228557A (ja) * | 2002-06-24 | 2004-08-12 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2005347679A (ja) * | 2004-06-07 | 2005-12-15 | Renesas Technology Corp | 不揮発性半導体記憶装置の製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW434793B (en) | 2000-01-11 | 2001-05-16 | Taiwan Semiconductor Mfg | Process for producing shallow trench isolation of integrated circuit |
| US6541382B1 (en) * | 2000-04-17 | 2003-04-01 | Taiwan Semiconductor Manufacturing Company | Lining and corner rounding method for shallow trench isolation |
| JP2002322436A (ja) | 2001-04-25 | 2002-11-08 | Nitto Denko Corp | 被着物の加熱剥離方法及び被着物加熱剥離装置 |
| TW522510B (en) | 2001-07-25 | 2003-03-01 | Macronix Int Co Ltd | Method for reducing stress and encroachment of sidewall oxide layer of shallow trench isolation |
| US20030040189A1 (en) * | 2001-08-22 | 2003-02-27 | Ping-Yi Chang | Shallow trench isolation fabrication |
| CN1521838A (zh) | 2003-02-14 | 2004-08-18 | 旺宏电子股份有限公司 | 闪存的制造方法 |
| US7396728B2 (en) * | 2005-06-29 | 2008-07-08 | Texas Instruments Incorporated | Methods of improving drive currents by employing strain inducing STI liners |
-
2004
- 2004-10-06 KR KR1020040079505A patent/KR100650846B1/ko not_active IP Right Cessation
- 2004-12-14 TW TW093138677A patent/TWI293494B/zh not_active IP Right Cessation
- 2004-12-15 DE DE102004060669A patent/DE102004060669A1/de not_active Withdrawn
- 2004-12-17 US US11/016,436 patent/US7279394B2/en not_active Expired - Fee Related
- 2004-12-21 JP JP2004369027A patent/JP2006108605A/ja active Pending
-
2005
- 2005-05-16 CN CNB2005100726866A patent/CN100403525C/zh not_active Expired - Fee Related
-
2007
- 2007-08-02 US US11/833,056 patent/US20080020544A1/en not_active Abandoned
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002324792A (ja) * | 1997-07-11 | 2002-11-08 | Applied Materials Inc | インシチュウ気相生成方法及び装置 |
| JP2000188324A (ja) * | 1998-12-18 | 2000-07-04 | Hyundai Electronics Ind Co Ltd | 半導体素子の隔離領域の形成方法 |
| JP2004228557A (ja) * | 2002-06-24 | 2004-08-12 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2004179301A (ja) * | 2002-11-26 | 2004-06-24 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
| JP2004186359A (ja) * | 2002-12-03 | 2004-07-02 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
| JP2005347679A (ja) * | 2004-06-07 | 2005-12-15 | Renesas Technology Corp | 不揮発性半導体記憶装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010283199A (ja) * | 2009-06-05 | 2010-12-16 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7279394B2 (en) | 2007-10-09 |
| US20060073661A1 (en) | 2006-04-06 |
| DE102004060669A8 (de) | 2006-08-10 |
| US20080020544A1 (en) | 2008-01-24 |
| TWI293494B (en) | 2008-02-11 |
| KR100650846B1 (ko) | 2006-11-27 |
| CN1758428A (zh) | 2006-04-12 |
| CN100403525C (zh) | 2008-07-16 |
| KR20060030651A (ko) | 2006-04-11 |
| TW200612514A (en) | 2006-04-16 |
| DE102004060669A1 (de) | 2006-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080020544A1 (en) | Method for Forming Wall Oxide Layer and Isolation Layer in Flash Memory Device | |
| JP4563870B2 (ja) | フラッシュメモリ素子の製造方法 | |
| JP4633554B2 (ja) | フラッシュメモリ素子の製造方法 | |
| KR100578656B1 (ko) | 플래시 메모리 소자의 플로팅 게이트 형성방법 | |
| JP2008010806A (ja) | Ｎａｎｄフラッシュメモリ素子の製造方法 | |
| JP2004134718A (ja) | 半導体素子及びその製造方法 | |
| JP2006196843A (ja) | 半導体装置およびその製造方法 | |
| JP2004214621A (ja) | フラッシュメモリ素子の製造方法 | |
| JP2005286302A (ja) | フラッシュメモリ素子の製造方法 | |
| JP2009164566A (ja) | 半導体メモリ素子の素子分離膜形成方法 | |
| JP5020469B2 (ja) | 半導体メモリ素子の素子分離膜形成方法 | |
| JP4992012B2 (ja) | フラッシュメモリ素子の製造方法 | |
| JP4843205B2 (ja) | 半導体素子の製造方法 | |
| KR20060122139A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR20060135221A (ko) | 플래시 메모리 소자의 셀 제조방법 | |
| JP2008294394A (ja) | フラッシュメモリ素子の素子分離膜形成方法 | |
| KR100811438B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100870303B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR100695430B1 (ko) | 비휘발성 메모리 소자의 플로팅 게이트 형성방법 | |
| KR20070002293A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR20050002248A (ko) | 플래시 메모리 소자의 플로팅 게이트 형성 방법 | |
| KR20050086297A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20050073311A (ko) | 플래시 메모리 소자의 제조방법 | |
| KR20090080284A (ko) | 반도체 소자의 트렌치 형성 방법 | |
| KR20060077195A (ko) | 비휘발성 메모리 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071219 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130402 |