CN1521838A - 闪存的制造方法 - Google Patents
闪存的制造方法 Download PDFInfo
- Publication number
- CN1521838A CN1521838A CNA031026915A CN03102691A CN1521838A CN 1521838 A CN1521838 A CN 1521838A CN A031026915 A CNA031026915 A CN A031026915A CN 03102691 A CN03102691 A CN 03102691A CN 1521838 A CN1521838 A CN 1521838A
- Authority
- CN
- China
- Prior art keywords
- forming
- layer
- manufacturing
- real
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Non-Volatile Memory (AREA)
Abstract
一种闪存的制造方法,此方法在基底上依序形成穿遂介电层与导体层,之后图案化此导体层,以形成浮置栅极(floating gate),然后于此浮置栅极两侧的基底中形成源极/漏极区。接着,形成一栅间介电层,此栅间介电层之中包含一氧化层,该氧化层以实时蒸气产生制作工艺(In-situ steamgeneration,ISSG)形成在浮置栅极上。然后于栅间介电层上形成控制栅极(control gate)。
Description
技术领域
本发明是有关于一种闪存的制造方法,且特别是有关于一种闪存的栅极间介电层的制造方法。
背景技术
闪存元件由于其优越的资料保存特性,所以已成为个人计算机和电子设备所广泛采用的一种内存元件。典型的闪存元件,一般是被设计成具有堆栈式栅极(Stack-Gate)结构,此结构包括一穿隧氧化层,一用来储存电荷的多晶硅浮置栅极(Floating gate),一氧化硅/氮化硅/氧化硅(Oxide-Nitride-Oxide,ONO)结构的栅间介电层,以及一用来控制资料存取的多晶硅控制栅极(Control Gate)。
公知的闪存的制造方法中,于形成栅间介电层中的氧化层时,通常使用炉管热氧化法或以高温热氧化法(High temperature oxidation),由于此两种方法的操作温度约在750℃至950℃之间,操作时间长达4小时至6小时,其制作工艺热预算高,因此,会使得已制作完成的源极与漏极内的杂质向外扩散,使源极与漏极的区域轮廓变大,导致两相邻的源极与漏极之间隔变小(亦即,信道区长度变小),而造成在正常的操作电压之下产生击穿(Punch Through)现象。此外,传统炉管热氧化法所制作的氧化层表面粗糙,亦会导致元件电性上的问题。
发明内容
有鉴于此,本发明的目的就是在提供一种闪存的制造方法,以形成表面平滑且电性良好的氧化层。
本发明的再一目的就是在提供一种闪存的制造方法,其热预算比传统炉管热氧化法低。
本发明的又一目的就是在提供一种闪存的制造方法,可以避免埋入式源极与漏极内的杂质继续向外扩散,避免在正常的操作电压之下产生击穿现象。
本发明提出一种闪存的制造方法,此方法在基底上形成一层穿遂介电层,再于此穿遂介电层上形成一层导体层。接着图案化此导体层以形成浮置栅极,然后,形成一栅间介电层,此栅间介电层之中包含一氧化层,该氧化层以实时蒸气产生制作工艺(In-situ steam generation,ISSG)形成在浮置栅极上。然后于栅间介电层形成控制栅极。
本发明的栅间介电层中覆盖在控制栅极上的氧化层采用实时蒸气产生制作工艺来形成,由于实时蒸气产生制作工艺以自由基反应的方式来形成氧化层,因此,所形成的氧化层的表面平滑且电性良好。此外,实时蒸气产生制作工艺的操作温度在850℃至1000℃之间,操作时间在2至3分钟之间,热处理的时间短,所以热预算较低,因此,可以避免埋入式源极与漏极内的杂质向外扩散,以避免元件在正常的操作电压之下产生击穿现象。而且由于快速加热制作工艺装置来形成氧化层的时间非常短,因此得以缩短制作工艺时间,增加产能。
为让本发明的上述和其它目的、特征、和优点能更明显易懂,下文特举一较佳实施例,并配合所附图式,作详细说明。
附图说明
图1A至图1E绘示本发明较佳实施例的一种闪存的制造流程剖面图;以及
图2为本发明实施例与公知所形成的元件的电压-电崩溃时间的关系图。
标示说明:
100:基底 102:穿遂介电层
104、112:导体层 104a:浮置栅
106:图案化光阻层 108:源极/漏极区
110:栅间介电层 120、130:氧化层
140:氮化硅层
具体实施方式
图1A至图1E为绘示本发明较佳实施例的一种闪存的制造流程剖面图。
首先,请参照图1A,提供一基底100,此基底100例如是半导体硅基底。然后,于此基底100上依序形成穿遂介电层102与导体层104。此穿遂介电层102的材质例如是氧化硅,形成穿遂介电层102的方法例如是热氧化法(Thermal oxidation)。
导体层104的材质例如是掺杂多晶硅。其形成的方法例如是低压化学气相沉积法(LPCVD),以硅甲烷(Silane)为气体源沉积一层多晶硅层后,再进行掺质植入制作工艺以形成之。上述的沉积制作工艺的操作温度为575℃至650℃之间,操作压力约在0.3torr全0.6torr之间。
接着,请参照图1B,在导体层104上形成一层图案化光阻层106。接着以此图案化光阻层106为罩幕,蚀刻导体层104,以形成图案化导体层104a,如图1C所示。
接着,请参照图1C,移除图案化光阻层106。接着于图案化导体层104a两侧的基底100中形成源极/漏极区108。形成此源极/漏极区108的方法,例如是离子植入法。
接着,请参照图1D,于图案化导体层104a上形成栅间介电层110,此栅间介电层110的材质例如是氧化硅、氧化硅/氮化硅或是氧化硅/氮化硅/氧化硅(ONO)。因闪存特别要求与图案化导体层104a接触的氧化硅层须具备良好的电性,以避免在正常电压下,发生用来储存电荷的浮置栅极发生漏电或是过早电崩溃的问题。以栅间介电层110的材质是氧化硅/氮化硅/氧化硅为例,本发明以实时蒸气产生制作工艺(In-situ steamgeneration,ISSG),在图案化导体层104a的表面上形成一层均匀的氧化硅层120,接着以例如是低压化学气相沉积法(LPCVD)在氧化硅层120上形成氮化硅层130,然后再以例如是实时蒸气产生制作工艺或是低压化学气相沉积法形成另一层氧化硅层140。
上述的进行实时蒸气产生制作工艺(ISSG)的机台例如是快速加热制作工艺装置(Rapid thermal processing apparatus,RTP apparatus),其反应室周围为钨丝灯加热管所包围,这些加热灯管能在极短的时间,在例如是100秒内将反应室内的芯片加热至制作工艺所需的温度例如是850℃以上,待热处理阶段(氧化反应时间例如是约60秒)完成后,再于例如是30秒内从高温降回原来的温度。由此得知,与公知以炉管来形成栅极间氧化层的方法所需要的数小相比,由于本发明以快速加热制作工艺装置来形成其热预算较低,因此可以使得源极/漏极区108内的掺质扩散问题减少,而且由于快速加热制作工艺装置来形成氧化层的时间非常短,因此得以缩短制作工艺时间。
此外,实时蒸气产生制作工艺的反应气体组成包括氢气与氧气,氢气的比例例如是在1%至33%之间,氧气的比例例如是在99%至67%之间,操作温度范围例如是在850℃至1000℃之间,操作压力例如是在5torr至15torr之间,氧化反应时间介于50至70秒之间。当反应气体源(氧气与氢气)通入反应室时,氧气与氢气经过加热而形成水蒸汽,而使图案化导体层104a暴露在水蒸气的环境中,然后继续进行热制作工艺使反应过程中所产生的氧自由基与图案化导体层104a表面产生反应,而生成氧化硅。气体源(氧气与氢气)在反应室中的反应机构如下:
由于反应式(3)所产生的氧自由基(Oxygen radical)可以均匀地接触图案化导体层104a的表面,因此所生成的氧化层的表面平滑且电性良好。
之后,请参照图1E,于栅间介电层110之上形成另一导体层112当作控制栅极。导体层112的材质例如是掺杂复晶硅与金属硅化物。后续完成闪存的制作工艺为熟悉此项技术者所周知,在此不再赘述。
图2绘示本发明以实时蒸气产生制作工艺来形成覆盖在浮置栅极上的氧化硅层以及公知以高温氧化法所形成的覆盖在浮置栅极上的氧化硅层二者的电压与崩溃时间的关系图。
本发明以实时蒸气产生制作工艺来形成氧化层的实验条件如下:反应气体为氢气及氧气,氢气流率为6升/分钟,氧气流率为12升/分钟,使反应室内的氢气占反应气体的33%,以及氧气占反应气体的67%,反应温度为850℃,反应时间为2分钟。而公知的高温氧化法的实验条件如下,反应气体为氧气,反应温度为750℃,进行反应的时间为40-50分钟。于元件制作完成之后,分别对其栅极施以不同的电压,作元件电崩溃时间试验,电压-电崩溃时间关系图如图2所示。由图2的结果显示在相同的电压下,以实时蒸气产生制作工艺所形成的氧化硅层,具有较长的抗压时间(即元件寿命较长)。
综上所述,本发明的栅间介电层中覆盖在浮制栅极上的氧化层采用实时蒸气产生制作工艺来形成,由于实时蒸气产生制作工艺以自由基反应的方式来形成氧化层,因此,所形成的氧化层的表面平滑且电性良好。此外,实时蒸气产生制作工艺的操作温度在850℃至1000℃之间,操作时间在2至3分钟之间,热处理的时间短,所以热预算较低,因此,可以避免埋入式源极与漏极内的杂质向外扩散,以避免元件在正常的操作电压之下产生击穿现象。另一方面,由于快速加热制作工艺装置来形成氧化层的时间非常短,因此得以缩短制作工艺时间。
Claims (20)
1、一种闪存的制造方法,其特征在于:包括下列步骤:
在一基底上形成一穿遂介电层;
于该穿遂介电层上形成一导体层;
图案化该导体层以形成一浮置栅极;
于该浮置栅极两侧的该基底中形成一源极/漏极区;
于该浮置栅极上形成一栅间介电层,该栅间介电层包含一直接覆盖在该浮置栅极上的一第一氧化硅层,该第一氧化层以一实时蒸气产生制作工艺形成;以及
于栅间介电层上形成一控制栅极。
2、如权利要求1所述的闪存的制造方法,其特征在于:还包括于该第一氧化硅层之上形成一氮化硅层。
3、如权利要求2项所述的闪存的制造方法,其特征在于:还包括于该氮化硅层之上形成一第二氧化硅层。
4、如权利要求1项所述的闪存的制造方法,其特征在于:该浮置栅极的材质包括掺杂多晶硅。
5、如权利要求1项所述的闪存的制造方法,其特征在于:该实时蒸气产生制作工艺的反应气体组成包括氢气与氧气。
6、如权利要求5项所述的闪存的制造方法,其特征在于:该实时蒸气产生制作工艺的氢气比例在1%至33%之间,氧气比例包括在99%至67%之间。
7、如权利要求1项所述的闪存的制造方法,其特征在于:该实时蒸气产生制作工艺的操作温度范围在850℃至1000℃之间,操作压力在5torr至15torr之间。
8、如权利要求1项所述的闪存的制造方法,其特征在于:该实时蒸气产生制作工艺的氧化反应时间介于50至70秒之间。
9、一种闪存的制造方法,其特征在于:包括下列步骤:
在一基底上形成一穿遂介电层;
于该穿遂介电层上形成一导体层;
图案化该导体层以形成一浮置栅极;
于该浮置栅极两侧的该基底中形成一源极/漏极区;
进行一氧自由基反应制作工艺,以使该浮置栅极氧化形成一底氧化层;
于该底氧化硅层上形成一氮化硅层;
于该氮化硅层上形成一顶氧化层;以及
于该顶氧化层上形成一控制栅极。
10、如权利要求9项所述的闪存的制造方法,其特征在于:该浮置栅极的材质包括掺杂多晶硅。
11、如权利要求9项所述的闪存的制造方法,其特征在于:该氧自由基反应制作工艺为一实时蒸气产生制作工艺。
12、如权利要求11项所述的闪存的制造方法,其特征在于:该实时蒸气产生制作工艺的反应气体组成包括氢气与氧气。
13、如权利要求12项所述的闪存的制造方法,其特征在于:该实时蒸气产生制作工艺的氢气比例包括在1%至33%之间,氧气比例包括在99%至67%之间。
14、如权利要求11项所述的闪存的制造方法,其特征在于:该实时蒸气产生制作工艺的操作温度范围在850℃至1000℃之间,操作压力在5torr至15torr之间。
15、如权利要求11项所述的闪存的制造方法,其特征在于:该实时蒸气产生制作工艺的氧化反应时间包括介于50至70秒之间。
16、一种栅间介电层的制造方法,适于形成在一复晶硅电极上,其特征在于:该方法以一氧自由基反应制作工艺在该复晶硅电上形成一氧化硅层。
17、如权利要求16项所述的栅间介电层的制造方法,其特征在于:该氧自由基反应制作工艺为一实时蒸气产生制作工艺。
18、如权利要求17项所述的栅间介电层的制造方法,其特征在于:该实时蒸气产生制作工艺的反应气体组成包括氢气与氧气。
19、如权利要求18项所述的栅间介电层的制造方法,其特征在于:该实时蒸气产生制作工艺的氢气比例包括在1%至33%之间,氧气比例包括在99%至67%之间。
20、如权利要求17项所述的栅间介电层的制造方法,其特征在于:还包括在该氧化层上形成一氮化硅层,并在该氮化硅层上形成另一层氧化硅层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA031026915A CN1521838A (zh) | 2003-02-14 | 2003-02-14 | 闪存的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA031026915A CN1521838A (zh) | 2003-02-14 | 2003-02-14 | 闪存的制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1521838A true CN1521838A (zh) | 2004-08-18 |
Family
ID=34281858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA031026915A Pending CN1521838A (zh) | 2003-02-14 | 2003-02-14 | 闪存的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1521838A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7279394B2 (en) | 2004-10-06 | 2007-10-09 | Hynix Semiconductor Inc. | Method for forming wall oxide layer and isolation layer in flash memory device |
CN102412131A (zh) * | 2010-09-23 | 2012-04-11 | 新加坡商格罗方德半导体私人有限公司 | 介电堆栈 |
CN109904069A (zh) * | 2019-03-20 | 2019-06-18 | 上海华虹宏力半导体制造有限公司 | Ono介质层的形成方法 |
-
2003
- 2003-02-14 CN CNA031026915A patent/CN1521838A/zh active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7279394B2 (en) | 2004-10-06 | 2007-10-09 | Hynix Semiconductor Inc. | Method for forming wall oxide layer and isolation layer in flash memory device |
CN100403525C (zh) * | 2004-10-06 | 2008-07-16 | 海力士半导体有限公司 | 在快闪存储器件内形成壁氧化物层与隔离层的方法 |
CN102412131A (zh) * | 2010-09-23 | 2012-04-11 | 新加坡商格罗方德半导体私人有限公司 | 介电堆栈 |
CN102412131B (zh) * | 2010-09-23 | 2015-04-08 | 新加坡商格罗方德半导体私人有限公司 | 介电堆栈 |
CN109904069A (zh) * | 2019-03-20 | 2019-06-18 | 上海华虹宏力半导体制造有限公司 | Ono介质层的形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100803861B1 (ko) | 비휘발성 반도체 메모리 디바이스 및 그 제조 방법 | |
US20080318382A1 (en) | Methods for fabricating tunneling oxide layer and flash memory device | |
US20060110900A1 (en) | Method of forming a gate of a semiconductor device | |
US7910429B2 (en) | Method of forming ONO-type sidewall with reduced bird's beak | |
CN1691312A (zh) | 在闪存装置的栅极间形成介电层的方法 | |
KR100390917B1 (ko) | 플레시 메모리소자의 제조방법 | |
US7009245B2 (en) | High-K tunneling dielectric for read only memory device and fabrication method thereof | |
US6624023B1 (en) | Method for improving the performance of flash memory | |
US7094637B2 (en) | Method for minimizing the vapor deposition of tungsten oxide during the selective side wall oxidation of tungsten-silicon gates | |
US20040166632A1 (en) | Method of fabricating flash memory | |
CN1521838A (zh) | 闪存的制造方法 | |
CN1832146A (zh) | 制造闪存装置的方法 | |
US20080128788A1 (en) | Flash memory device including multilayer tunnel insulator and method of fabricating the same | |
KR100829612B1 (ko) | 박막 형성 방법 및 전하 트랩형 비휘발성 메모리 장치의제조 방법. | |
US7358198B2 (en) | Semiconductor device and method for fabricating same | |
KR100665396B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
TW589719B (en) | Method for manufacturing flash memory | |
KR100905276B1 (ko) | 다층 터널 절연막을 포함하는 플래시 메모리 소자 및 그제조 방법 | |
KR100662958B1 (ko) | 플래시 메모리의 게이트 전극 제조방법 | |
US6207502B1 (en) | Method of using source/drain nitride for periphery field oxide and bit-line oxide | |
KR100557216B1 (ko) | 반도체 소자의 제조방법 | |
KR100650799B1 (ko) | 플래쉬 메모리소자의 제조방법 | |
KR20070014410A (ko) | 불휘발성 메모리 장치의 제조방법 | |
CN100433271C (zh) | 多晶硅间介电层的制造方法 | |
KR100919244B1 (ko) | 신뢰성 있는 터널산화막을 구비한 비휘발성 메모리 소자의제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |