CN1832146A - 制造闪存装置的方法 - Google Patents
制造闪存装置的方法 Download PDFInfo
- Publication number
- CN1832146A CN1832146A CNA2005100825880A CN200510082588A CN1832146A CN 1832146 A CN1832146 A CN 1832146A CN A2005100825880 A CNA2005100825880 A CN A2005100825880A CN 200510082588 A CN200510082588 A CN 200510082588A CN 1832146 A CN1832146 A CN 1832146A
- Authority
- CN
- China
- Prior art keywords
- film
- gate electrode
- free
- stack gate
- oxidation process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 120
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 54
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 11
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 11
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 230000003647 oxidation Effects 0.000 claims description 50
- 238000010438 heat treatment Methods 0.000 claims description 15
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 10
- 238000009826 distribution Methods 0.000 claims description 6
- 238000003475 lamination Methods 0.000 claims description 3
- 239000012298 atmosphere Substances 0.000 abstract description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract 1
- 229910052739 hydrogen Inorganic materials 0.000 abstract 1
- 239000001257 hydrogen Substances 0.000 abstract 1
- 238000007669 thermal treatment Methods 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- 238000005530 etching Methods 0.000 description 10
- 150000003254 radicals Chemical class 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种用以制造闪存装置的方法，其包含：在半导体基板上连续层叠隧道氧化膜、第一导电膜、介电膜、第二导电膜及金属硅化物膜；及图案化该金属硅化物膜、第二导电膜、介电膜、第一导电膜及隧道氧化膜以形成叠层栅电极；在具有该叠层栅电极之整个所得到的表面上执行自由基氧化过程，由此维持在执行该自由基氧化过程之前的叠层栅电极分布，同时在该叠层栅电极的侧壁上形成侧壁氧化膜；及在其上执行自由基氧化过程的整个所得得到的表面上执行氢气氛的热处理过程。
Description
技术领域
本发明公开了一种用以制造闪存装置的方法，该方法得到了改进的电荷保持特性且其避免了在源极/漏极区域的热处理期间对隧道氧化物膜及介电膜的损害。
背景技术
在制造闪存装置期间，在半导体基板上形成叠层栅极，且随后执行再氧化过程。
执行该再氧化过程以补偿隧道氧化物膜在形成叠层栅电极图案的蚀刻过程期间的侧向损害，以及补偿还发生在蚀刻过程期间的对半导体基板的损害。在执行形成源极及漏极区域的离子注入过程(其为一随后的过程)时，再氧化过程可用以在某种程度上减轻对半导体基板的损害。
此外，可以执行再氧化过程以改进电荷保持特性，该特性为闪存装置的独特特性之一。在再氧化过程中，闪存装置在侧面被氧化时具有负分布(negative profile)。
因此，如果执行再氧化过程，那么硅化钨膜的薄片电阻(Rs)增加。单元比也由于在介电膜氧化时在侧面产生的介电膜厚度变化(介电膜微笑现象)而减少。
介电膜的电容值由于单元比的减少而亦减少，其使装置的电气特性退化。即，使电荷保持特征及可靠性以及程序及装置特性退化。
因此，存在对改进的闪存制造技术的需要，其可改进闪存装置的电荷保持特性且其可防止在源极/漏极区域的再氧化过程及热处理过程之后产生隧道氧化物膜及介电膜的微笑现象。
发明内容
本发明公开一种用以制造闪存装置的方法，其可以提高闪存装置的电荷保持特性，并防止在源极/漏极区域的热处理过程之后产生的隧道氧化物膜及介电膜微笑现象。
所公开的用以制造具有叠层栅电极的闪存装置的方法包括：在具有该叠层栅电极的整个所得到的表面上执行自由基氧化过程(radical oxidizationprocess)，由此维持在执行该自由基氧化过程之前的叠层栅电极的分布，同时在该叠层栅电极的侧壁上形成侧壁氧化物膜。
自由基氧化过程可包含通过产生诸如H+、OH及O-的自由基而在叠层栅电极图案的侧壁上沉积这些自由基。
优选地，在包含以下条件的处理条件下执行自由基氧化过程：从约10分钟至约5小时的过程时间、在从约850至1050℃的范围内的温度、在从约300至约600sccm的范围内的H2气流气氛、在从约1500至约2500sccm范围内的O2气流气氛、在从约38至约42Pa(例如，约40.3Pa)范围内的压力，及在从约5至约100℃/sec之范围内的温度上升率及下降率。
侧壁氧化物膜可形成为在从约80至约100范围内的厚度。
其中优选地执行自由基氧化过程的过程条件中的压力比现有湿法或干法氧化方法中的压力低1/2000，以最大化基的产生。
该方法可进一步包括在执行自由基氧化过程之后执行氢气氛之热处理过程。
可通过隧道氧化物膜、第一导电膜、介电膜、第二导电膜及金属硅化物膜的叠层来形成叠层栅电极。
所公开的另一种用以制造具有叠层栅电极的闪存装置的方法包括：在半导体基板上连续层叠隧道氧化物膜、第一导电膜、介电膜、第二导电膜及金属硅化物膜；图案化该金属硅化物膜、第二导电膜、介电膜、第一导电膜及隧道氧化物膜以形成叠层栅电极；在具有该叠层栅电极的整个所得到的表面上执行自由基氧化过程，由此维持在执行该自由基氧化过程之前的叠层栅电极的分布，同时在该叠层栅电极的侧壁上形成侧壁氧化物膜；及在已执行该自由基氧化过程的整个所得到的表面上执行氢气氛的热处理过程。
自由基氧化过程可包含通过产生诸如H+、OH及O-的自由基而在叠层栅电极图案的侧壁上沉积这些自由基。
优选地在包含以下条件的处理条件下执行自由基氧化过程：从约10分钟至约5小时的过程时间、在从约850至1050℃的范围内的温度、在从约300至约600sccm的范围内的H2气流气氛、在从约1500至约2500sccm范围内的O2气流气氛、在从约38至约42Pa(例如，约40.3Pa)范围内的压力，及在从约5至约100℃/sec之范围内的温度上升率及下降率。
侧壁氧化物膜优选的形成为在从约80至约100范围内的厚度。
其中优选地执行自由基氧化过程的过程条件中的压力比现有湿法或干法氧化方法中的压力低1/2000，以最大化自由基的产生。
附图说明
图1及图2为用于阐述所公开的制造闪存装置的方法的横截面图。
具体实施方式
当以下描述一膜位于另一膜或半导体基板“上”时，该膜可直接接触另一膜或半导体基板。或者，在该膜与另一膜或半导体基板之间可设置一层或多层膜。此外在图中，每一层的厚度及尺寸未按比例绘制，且为便于阐述及清晰起见，对其进行了夸张。相似附图标记用于识别相同或相似部分。
图1及图2为用于阐述所公开的制造闪存装置的方法的横截面图。
参看图1，在半导体基板10上连续形成用于浮动栅电极的隧道氧化物膜12及第一多晶硅膜14。
此时，半导体基板10被分成PMOS区域及NMOS区域。经由离子注入过程，在PMOS区域中形成阱区域(未示出)及其中注入有用于阈值电压控制的离子的区域(未示出)，以及在NMOS区域中形成阱区域(未示出)及其中注入有用于阈值电压控制的离子的区域(未示出)。
可通过在约750至约800℃的温度下执行湿法氧化，且随后在约900至约910℃之温度下于N2气体气氛下执行热处理过程约20至约30分钟来形成隧道氧化物膜12。
可在从约480至约550℃范围内的温度以及从约0.1至约3torr的压力下使用诸如SiH4或SiH6的Si源气体，通过低压化学气相沉积(以下称作“LP-CVD”)方法来形成用于浮动栅电极的第一多晶硅膜14。
在第一多晶硅膜14上形成衬垫氮化膜(未示出)之后，形成光刻胶图案(未示出)。
将该图案用作蚀刻掩模来蚀刻衬垫氮化膜(未示出)、第一多晶硅膜14、隧道氧化物膜12及预定深度的半导体基板10，由此形成用于界定元件隔离区域的沟槽(未示出)。其后，在沟槽(未示出)填充了具有良好间隙填充特性的高密度等离子体(HDP)氧化物膜之后，执行诸如化学机械研磨(CMP)的研磨处理直至衬垫氮化膜(未示出)显露为止，从而形成元件隔离膜(未示出)。随后通过蚀刻过程剥除衬垫氮化膜(未示出)。
其后，在所得得到的表面上连续形成用于浮动栅电极的第二多晶硅膜16、介电膜18、用于控制栅电极的第三多晶硅膜20，及金属硅化物膜22。
可在从约480至约550℃的温度及从约0.1至约3torr的压力下，使用诸如SiH4或SiH6的Si源气体以及PH3气体通过执行LP-CVD方法，且随后从约100至约200sccm流动PH3源气体并从约500至约1500sccm流动SiH4气体来形成第二多晶硅膜16。
介电膜18优选具有ONO结构，亦即，其中连续叠层第一氧化物膜、氮化膜以及第二氧化物膜的结构。此时，可在约600至约700℃的温度下通过LP-CVD方法将第一氧化物膜及第二氧化物膜形成为从约35至约60的厚度，且可使用将SiH2Cl2(二氯硅烷，DCS)用作源气体的高温氧化(HTO)膜或将N2O气体用作源气体的HTO膜来形成第一氧化物膜及第二氧化物膜。可在自约1至约3torr的压力及自约650至约800℃的温度下，将NH3及SiH2Cl2用作反应器材料而通过LP-CVD方法将该氮化膜形成为约50至约65的厚度。
可在从约500至约550℃的温度及从约0.1至约3torr的压力下，使用诸如SiH4或SiH6的Si源气体以及PH3气体，通过执行LP-CVD方法而将用于控制栅电极的第三多晶硅膜20形成为从约700至约1500的厚度。
通过SiH4(甲硅烷：MS)或SiH2Cl2(二氯硅烷：DCS)与WF6的反应，使用硅化钨膜而将金属硅化物膜22形成为从约1000至1200的厚度。此时，将计量比控制在从约2.0至约2.8，从而最小化膜品质的薄片电阻。
其后，在所得到的表面上形成光刻胶图案(未示出)之后，将该图案用作蚀刻掩模来执行蚀刻过程，由此形成叠层型栅电极图案(G.P)。
参看图2，在其中形成有叠层型栅电极图案(G.P)的所得到的表面上进行作为再氧化过程的自由基氧化过程，从而形成侧壁氧化物膜24。随后在整个所得到的表面上执行氢气氛的热过程。
如果进行自由基氧化过程，则产生诸如H+、OH及O-自由基。将所产生自由基沉积于叠层栅电极图案(G.P)的侧壁上，以形成侧壁氧化物膜24。随后在具有所形成的侧壁氧化物膜24的整个所得到的表面上执行氢气氛的热过程。
现有技术的再氧化过程的热处理过程以及在源极/漏极区域形成之后进行的热处理过程产生了隧道氧化物膜及介电膜的微笑现象，因为这些热处理过程被长时期地进行。于是，所公开的使用自由基，诸如H+、OH及O-的自由基的氧化过程具有比其它过程相对短的处理时间。因此，可使用所公开的技术来最小化由于长时间的氧化过程而引起的隧道氧化物膜及ONO膜微笑现象。
而且，如果通过执行如上所述的自由基氧化过程来维持叠层栅电极分布，则可增加耦合比，且形成于该叠层栅电极中之氧化物膜的厚度可变得规则。
此外，如果在具有通过自由基氧化过程形成的侧壁氧化物膜24的整个所得到的表面上执行氢气氛的热过程，那么可保护在用于形成栅电极图案的蚀刻过程中断开的悬空键(dangling bond)。如果如此保护该悬空键，则可改善电荷保持及可靠性特性。
可在包含以下条件的处理条件下执行自由基氧化过程：从约10分钟至约5小时的处理时间、从约850至约1050℃的温度、从约300至约600sccm的H2气流气氛、从约1500至约2500sccm的O2气流气氛、从约38至约42Pa(例如，约40.3Pa)的压力，及从约5至约100℃/sec的温度上升率及下降率。
侧壁氧化物膜24在自由基氧化过程及氢气氛的热处理过程之后形成，厚度形成为约80至约100。
如果其中执行自由基氧化过程的处理条件中的压力比现有的湿法或干法氧化方法中的压力低1/2000，则最大化诸如H+、OH及O-自由基的产生。
优选在自由基氧化过程中不使用N2气体。
虽然未在图中示出，但在其中形成有侧壁氧化物膜24的所得到的表面上执行离子注入过程，从而在半导体基板的预定区域处形成源极/漏极区域(未示出)。其后，在源极/漏极区域形成过程之后，执行热处理过程以改善电荷保持特性。
通过自由基氧化过程，即使在源极/漏极区域形成过程之后进行的热处理过程中也形成侧壁氧化物膜。因此，可防止隧道氧化物膜及ONO膜的微笑现象。
也可以使通过长时间的氧化过程而引起的隧道氧化物膜及ONO膜微笑现象最小化。
此外，如上所述，如果通过执行如上所述的自由基氧化过程来维持叠层栅电极的分布，则可增加耦合比，且形成于该叠层栅电极中的氧化物膜的厚度可变得规则。
而且，如果在具有通过自由基氧化过程形成的侧壁氧化物膜的整个所得到的表面上执行氢气氛热过程，则可保护在用于形成栅电极图案的蚀刻过程中被断开的悬空键。如果如此保护悬空键，则可提高电荷保持及可靠性特性。
如上所述，通过自由基氧化过程，甚至在源极/漏极区域形成过程之后进行的热处理过程中形成侧壁氧化物膜。因此，存在可防止隧道氧化物膜及ONO膜的微笑现象的效应。
此外，如果在具有通过自由基氧化过程形成的侧壁氧化物膜的整个所得到的表面上执行氢气氛热过程，则可保护在用于形成栅电极图案的蚀刻过程中断开的悬空键。因此，存在这样的效应：由于保护了悬空键，所以可以提高电荷保持及可靠性特性。
虽然已参照优选实施例进行了上述说明，但应了解，本领域普通技术人员可在不偏离本解释内容及权利要求的精神及范畴的情况下对本发明进行改变及修正。
主要元件符号说明
10 半导体基板 12 隧道氧化物膜
14 第一多晶硅膜 16 第二多晶硅膜
18 介电膜 20 第三多晶硅膜
22 金属硅化物膜 24 侧壁氧化物膜
G.P 叠层栅电极图案
Claims (12)
1.一种制造具有叠层栅电极的闪存装置的方法，所述方法包括：
在包含所述叠层栅电极的整个表面上执行自由基氧化过程，由此维持在执行所述自由基氧化过程之前的叠层栅电极的分布，同时在所述叠层栅电极的侧壁上形成侧壁氧化物膜。
2.如权利要求1的方法，其中自由基氧化过程包括在所述叠层栅电极图案的侧壁上沉积H+、OH及O-基。
3.如权利要求1的方法，其中在包含以下条件的处理条件下执行所述自由基氧化过程：在从约10分钟至约5小时范围内的处理时间、在从约850至1050℃范围内的温度、在从约300至约600sccm范围内的H2气流、在从约1500至约2500sccm范围内的O2气流、在从约38至约42Pa范围内的压力，及在从约5至约100℃/sec范围内的温度上升率及温度下降率。
4.如权利要求1的方法，其中所述侧壁氧化物膜形成为在从约80至约100范围内的厚度。
5.如权利要求3的方法，其中所述自由基氧化过程的压力为40.3Pa。
6.如权利要求1的方法，进一步包括在执行所述自由基氧化过程之后，在氢气氛下执行热处理过程。
7.如权利要求1的方法，其中所述叠层栅电极为隧道氧化物膜、第一导电膜、介电膜、第二导电膜及金属硅化物膜的叠层。
8.一种制造具有叠层栅电极的闪存装置的方法，所述方法包括：
在半导体基板上连续层叠隧道氧化物膜、第一导电膜、介电膜、第二导电膜及金属硅化物膜；
图案化所述金属硅化物膜、第二导电膜、介电膜、第一导电膜及隧道氧化物膜以形成叠层栅电极；
在具有所述叠层栅电极的整个所得到的表面上执行自由基氧化过程，由此维持在执行所述自由基氧化过程之前的叠层栅电极的分布，同时在所述叠层栅电极的侧壁上形成侧壁氧化物膜；及
对其上执行所述自由基氧化过程的整个所得到的表面上执行氢气氛的热处理过程。
9.如权利要求8的方法，其中所述自由基氧化过程包含在所述叠层栅电极图案的侧壁上沉积H+、OH及O-基。
10.如权利要求8的方法，其中在包含以下条件的处理条件下执行所述自由基氧化过程：在从约10分钟至约5小时范围内的处理时间、在从约850至1050℃范围内的温度、在从约300至约600sccm范围内的H2气流、在从约1500至约2500sccm范围内的O2气流、在从约38至约42Pa范围内的压力，及在从约5至约100℃/sec范围内的温度上升率及温度下降率。
11.如权利要求8的方法，其中所述侧壁氧化物膜形成为在从约80至约100范围内的厚度。
12.如权利要求10的方法，其中所述自由基氧化过程的压力为40.3Pa。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050019639A KR100632638B1 (ko) | 2005-03-09 | 2005-03-09 | 플래쉬 메모리소자의 제조방법 |
| KR19639/05 | 2005-03-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1832146A true CN1832146A (zh) | 2006-09-13 |
Family
ID=36971550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2005100825880A Pending CN1832146A (zh) | 2005-03-09 | 2005-07-11 | 制造闪存装置的方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20060205149A1 (zh) |
| JP (1) | JP2006253627A (zh) |
| KR (1) | KR100632638B1 (zh) |
| CN (1) | CN1832146A (zh) |
| TW (1) | TWI272698B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7736991B2 (en) | 2006-10-31 | 2010-06-15 | Hynix Semiconductor Inc. | Method of forming isolation layer of semiconductor device |
| CN102931053A (zh) * | 2012-11-21 | 2013-02-13 | 无锡华润上华科技有限公司 | Pip电容器及其制造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100803663B1 (ko) * | 2006-06-29 | 2008-02-19 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
| KR100852598B1 (ko) * | 2006-12-23 | 2008-08-14 | 동부일렉트로닉스 주식회사 | 플래시 메모리 소자의 제조방법 |
| KR100978180B1 (ko) * | 2007-12-28 | 2010-08-25 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6566210B2 (en) * | 2001-07-13 | 2003-05-20 | International Business Machines Corporation | Method of improving gate activation by employing atomic oxygen enhanced oxidation |
| JP3699956B2 (ja) * | 2002-11-29 | 2005-09-28 | 株式会社東芝 | 半導体装置の製造方法 |
| US6667197B1 (en) * | 2002-12-06 | 2003-12-23 | International Business Machines Corporation | Method for differential oxidation rate reduction for n-type and p-type materials |
| US6987056B2 (en) * | 2003-07-08 | 2006-01-17 | Hynix Semiconductor Inc. | Method of forming gates in semiconductor devices |
| JP2005209931A (ja) * | 2004-01-23 | 2005-08-04 | Renesas Technology Corp | 不揮発性半導体記憶装置およびその製造方法 |
| US7910429B2 (en) * | 2004-04-07 | 2011-03-22 | Promos Technologies, Inc. | Method of forming ONO-type sidewall with reduced bird's beak |
| JP4086054B2 (ja) * | 2004-06-22 | 2008-05-14 | 東京エレクトロン株式会社 | 被処理体の酸化方法、酸化装置及び記憶媒体 |
-
2005
- 2005-03-09 KR KR1020050019639A patent/KR100632638B1/ko not_active IP Right Cessation
- 2005-06-13 US US11/151,016 patent/US20060205149A1/en not_active Abandoned
- 2005-06-16 JP JP2005176208A patent/JP2006253627A/ja active Pending
- 2005-06-23 TW TW094120980A patent/TWI272698B/zh not_active IP Right Cessation
- 2005-07-11 CN CNA2005100825880A patent/CN1832146A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7736991B2 (en) | 2006-10-31 | 2010-06-15 | Hynix Semiconductor Inc. | Method of forming isolation layer of semiconductor device |
| US7977205B2 (en) | 2006-10-31 | 2011-07-12 | Hynix Semiconductor Inc. | Method of forming isolation layer of semiconductor device |
| CN102931053A (zh) * | 2012-11-21 | 2013-02-13 | 无锡华润上华科技有限公司 | Pip电容器及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI272698B (en) | 2007-02-01 |
| US20060205149A1 (en) | 2006-09-14 |
| KR100632638B1 (ko) | 2006-10-12 |
| TW200633144A (en) | 2006-09-16 |
| KR20060097086A (ko) | 2006-09-13 |
| JP2006253627A (ja) | 2006-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1855548A (zh) | 半导体存储器件及其制造方法 | |
| JP4296128B2 (ja) | 不揮発性半導体メモリ装置及びその製造方法 | |
| US7374997B2 (en) | Method of manufacturing flash memory device | |
| CN1274018C (zh) | 半导体器件的制造方法 | |
| JP2007059872A (ja) | 不揮発性半導体メモリ装置と半導体装置、及び不揮発性半導体メモリ装置の製造方法 | |
| CN1505155A (zh) | 半导体器件及其制造方法 | |
| KR20070102432A (ko) | 반도체 장치 | |
| JP4855958B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| CN1490845A (zh) | 半导体器件及其制造方法 | |
| JP2011199194A (ja) | 半導体装置の製造方法 | |
| CN1832146A (zh) | 制造闪存装置的方法 | |
| US6153470A (en) | Floating gate engineering to improve tunnel oxide reliability for flash memory devices | |
| KR100482751B1 (ko) | 반도체 소자의 제조 방법 | |
| CN101789377A (zh) | 增大引入沟道中的应力的方法和半导体器件 | |
| CN1967790A (zh) | 移除栅极上的金属硅化物层的方法及蚀刻方法 | |
| US20050287740A1 (en) | System and method of forming a split-gate flash memory cell | |
| US20090053881A1 (en) | Method of forming dielectric layer of semiconductor memory device | |
| US7795123B2 (en) | Method of forming gate electrode | |
| CN1674257A (zh) | 快闪存储器结构及其制作方法 | |
| KR100905276B1 (ko) | 다층 터널 절연막을 포함하는 플래시 메모리 소자 및 그제조 방법 | |
| JP2009016688A (ja) | 半導体装置の製造方法 | |
| CN1209811C (zh) | 一种降低快闪存储器随机位故障的方法 | |
| CN100341139C (zh) | 非挥发性内存元件的制造方法及金属内连线制程 | |
| CN1236487C (zh) | 一种降低快闪存储器随机位故障的方法 | |
| CN1521838A (zh) | 闪存的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |