TWI272698B - Method of fabricating flash memory device - Google Patents

Method of fabricating flash memory device Download PDF

Info

Publication number
TWI272698B
TWI272698B TW094120980A TW94120980A TWI272698B TW I272698 B TWI272698 B TW I272698B TW 094120980 A TW094120980 A TW 094120980A TW 94120980 A TW94120980 A TW 94120980A TW I272698 B TWI272698 B TW I272698B
Authority
TW
Taiwan
Prior art keywords
film
gate electrode
oxidation process
oxide film
range
Prior art date
Application number
TW094120980A
Other languages
English (en)
Other versions
TW200633144A (en
Inventor
Seung-Cheol Lee
Pil-Geun Song
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200633144A publication Critical patent/TW200633144A/zh
Application granted granted Critical
Publication of TWI272698B publication Critical patent/TWI272698B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

1272698 九、發明說明： 【舍明所屬之技術領域】 本發明揭示用以製造㈣記憶體裝置之方法，該方法導 ^良電荷保持特徵且其避免了在源極/汲極區域之加熱 处mi對牙随氧化膜及介電膜的損害。 【先前技術】
在製造快閃記憶體裝置期間’於一半導體基板上形成一 隹豐閘極’且隨後執行一再氧化過程。 ♦執行該再氧化過程以補償穿隨氧化膜在用於形成堆疊閘 '極圖案之蝕刻過程期間的側向損害及亦發生在蝕刻過程 + ¥體基板之知害。在執行用於形成源極及汲極 ’之離子植人過程（其為隨後之過程）時，再氧化過程可用 以在某種程度上減輕半導體基板之損害。 此外，可執行再氧化過程以改良電荷保持特徵，該特徵 為快閃記憶體裝置之獨特特徵之—。在再氧化過程中，快 閃記憶體裝置於侧面被氧化時具有負分佈(ν_ profile) 〇 、，因此，若執行再氧化過程，則矽化鎢膜之薄片電阻（Rs) 增加。早兀比由於介電膜氧化時產生之侧面處之介電膜厚 度變化（介電膜微笑現象）亦減少。 、 介電膜之電容值歸因於單元比之減少而亦減少，其使裝 置之電氣特性降級。亦即，使電荷保持特徵及可靠性以及 程式及裝置特徵降級。 因此，存在對改良之快閃記憶體製造技術的需要，其可 102640.doc 1272698 改良快閃記憶體裝置之電荷保持特徵且其可防止產生於源 極/汲極區域之再氧化過程及熱處理過程之後的穿隧氧化 膜及介電膜微笑現象。 【發明内容】 本發明揭示一種用以製造快閃記憶體裝置之方法，其可 改良快閃記憶體裝置之電荷保持特徵並防止產生於源極/ 汲極區域之熱處理過程之後的穿隧氧化膜及介電膜微笑現 象。 所揭示之用以製造具有堆疊閘電極之快閃記憶體裝置的 方法包括：在具有該堆疊閘電極之整個所得表面上執行基 根氧化過程，藉以維持在執行該基根氧化過程之前的堆疊 閘電極之分佈，同時在該堆疊閘電極之側壁上形成一側壁 氧化膜。 基根氧化過程可包含藉由產生諸如H+、〇H及〇_之基而在 堆e閘電極圖案之側壁上沉積該等基。 較佳地在包含以下條件之過程條件下執行基根氧化過 程··自約ίο分鐘至約5小時之過程時間、自約85〇至1〇5〇〇c 之範圍内的溫度、自約3〇〇至約6〇〇 sccm之範圍内的H2氣流 軋汛、自約1500至約2500 seem之範圍内的〇2氣流氣氛、自 約38至約42 Pa(例如，約4〇·3 Pa)之範圍内的壓力，及自約5 至、力100 C/sec之範圍内的溫度上升率及下降率。 側壁氧化膜可形成為自約80至約1〇〇 A之範圍内的厚度。 其中較佳執行基根氧化過程之過程條件中之壓力比現有 濕式或乾式氧化方法中之壓力低1/2〇〇〇以最大化基之產 102640.doc 1272698 生0 該方法可進一 氛之熱處理過程 步 包括在執行基根氧化過程 之後執行氫 氣 了猎由穿隨氣介胺努 虱化膜弟一導電膜、介電膣、| ^ 及金切化物膜之堆疊來形成堆㈣電Γ 導電膜 所揭示之另-種用以製造具有堆 裝置的方法包括：在電柽之快閃記憶體
膜、第-導電膜、-介電臈、第二導心:全；：氧化 臈；圖案化該金屬石夕化物膜、該第二膜、化物 有二？及㈣隨氧化膜以形成-堆疊間電極；在且 1蟹間電極之整個所得表面上執行基根氧化過程，藉 仃:基根氧化過程之前的堆疊閘電極分佈，同 才μ s閘電極之侧壁上形成一側壁氧化膜；及在已執 =基根氧化過程之該整個所得表面上執行氯氣氛之熱處 埋過程。
基根氧化過程可包含藉由產生諸如H+ 堆疊閘電極圖案之側壁上沉積該等基。 、0H及〇-之基而在 。較佳地在包含以下條件之過程條件下執行基根氧化過 私自、’勺10刀銨至約5小時之範圍内的過程時間、自約85〇 至約105(TC之範圍内的溫度、自約3⑼至約㈣之範圍 内的H2氣流氣氛、自約15〇〇至約25〇〇 sccm之範圍内的…氣 流氣氛、自約38至約42 Pa(例如，約4〇·3 Pa)之範圍内的壓 力，及自約5至約1〇〇 °C /sec之範圍内的溫度上升率及下降 率。 102640.doc 1272698 度 側壁氧化膜較佳形成為自約80至約1〇〇A之範圍内的厚 、其中較佳執行基根氧化過程之過程條件中之壓力比現有 濕式或乾式氧化方法中之壓力低1/2_以最大化基之產 【實施方式】 當以下描述-膜位於另—膜或半導體基板•，上"時，古亥一 , 膜可直接接觸該另-膜或該半導體基板，戈者，在該二膜 與該另-膜或該半導體基板之間可安置—❹個膜。此 外，圖式中，每一層之厚度及尺寸未按比例緣製且為便於 闡述及清晰起見可對其進行誇示。相似參考號用於識別相 同或相似部分。 圖1及圖2為用於闡述所揭示之製造快閃記憶體裝置之方 法的橫截面圖。 簽看圖1，在半導體基板10上連續形成用於浮動閘電極之 φ 穿隧氧化膜12及第一多晶矽膜14。 此時，半導體基板10被分成PMOS區域及NMOS區域。經 由離子植入過程而在PMOS區域中形成井區域（未圖示）及 其中植入有用於臨限電壓控制之離子的區域（未圖示），且在 NMOS區域中形成井區域（未圖示）及其中植入有用於臨限 電壓控制之離子的區域（未圖示）。 可藉由在約7 5 0至約8 0 0 C之溫度下執行濕式氧化且隨後 在約900至約910°C之溫度下於A氣體氣氛下執行熱處理過 程約20至約3 0分鐘來執行穿隧氧化膜12。 102640.doc 1272698 可在自約480至約5501：之範圍内之溫度及自約0el至約3 toir之壓力下使用諸如SiH4或以比之以源氣體藉由低壓化學 汽相沉積（以下稱作”LP-CVD”）方法來形成用於浮動閘電極 之第一多晶矽膜14。 在於第一多晶矽膜14上形成一襯墊氮化膜（未圖示）之 後，形成光阻圖案（未圖示 將該圖案用作蝕刻遮罩來蝕刻襯墊氮化膜（未圖示）、第 一多晶矽膜14、穿隧氧化膜12及預定深度之半導體基板 1〇，藉此形成用以界定元件隔離區域之渠溝（未圖示）。其 後，在渠溝（未圖示）填充有具良好間隙充填特徵之高密度電 漿（HDP)氧化膜之後，執行諸如化學機械研磨（CMp)之研磨 過私直至曝露襯墊氮化膜（未圖示）為止，從而形成元件隔離 膜（未圖示）。隨後藉由蝕刻過程剝除襯墊氮化膜（未圖示）。 其後’在所得表面上連續形成用於浮動閘電極之第二多 晶矽膜16、介電膜18、用於控制閘電極之第三多晶矽膜2〇， 及金屬矽化物膜22。 可在自約480至約550〇C之溫度及自約〇」至約3 t〇rr之壓 力下使用諸如SiH4或SiH6之Si源氣體及PA氣體藉由執行 lp_cvd方法且隨後自約100至約200 sccm流動pH3源氣體 且自約500至約1500 sccm流動SiH4氣體來形成第二多晶矽 膜16 〇 介電膜18較佳具有0N0結構，意即，其中連續堆疊第一 氧化膜、氮化膜及第二氧化膜的結構。此時，可在約6〇〇 至約700。(：之溫度下藉由LP_CVD方法將該第一氧化膜及該 102640.doc 1272698 第二氧化膜形成為自約3 5至約60 A的厚度，且可使用將 SiHAl2(二氯矽烷，DCS)用作源氣體之高溫氧化（HT〇)膜或 將N2〇氣體用作源氣體之HT0膜來形成該第一氧化膜及該 第二氧化膜。可在自約1至約3 torr之壓力及自約65〇至約 800°C之温度下將NH3及用作反應器材料而藉由 LP-CVD方法將該氮化膜形成為約5〇至約65 A之厚度。 可在自約500至約550〇C之溫度及自約〇1至約3 “η之壓 力下使用諸如SiH4或SiH0之Si源氣體及PHs氣體藉由執行 LP-CVD方法而將用於控制閘電極之第三多晶矽膜2〇形成 為自約700至約15〇〇 A的厚度。 經由SiH4(單矽烷·· MS)或SiH2Cl2(二氣矽烷：Dcs)與界匕 之反應使用矽化鎢膜而將金屬矽化物膜22係形成為自約 1000至1200 A的厚度。此時，控制理想配比以开》成約2 〇至 約2·8從而最小化膜品質之薄片電阻。 其後，在於所得表面上形成光阻圖案（未圖示）之後，將 該圖案用作_遮罩來執行㈣過程，藉此形成堆疊型閑 電極圖案（G.P)。 蒼看圖2，在其中形成有堆疊型問電極圖案仰)之所得表 面上執订基根氧化過程（其為再氧化過程），從而形成側壁氧 化膜24。隨後在整個所得表面上執行氫氣氛之熱過程。 若執行基根氧化過程，則產生諸如h+、〇h及〇_之基。將 所，生之基沉積於堆疊閘電極圖案（Gp)之㈣上以形成側 土氧化膜24。隨後在具有所形成之側壁氧化膜糊整個所 得表面上執行氫氣氛之熱過程。 102640.doc 1272698 由於長時期執行先前技術再氧化過程之熱處理過程及執 行於源極/汲極區域形成之後的熱處理過程，故該等熱處理 過程產生穿隧氧化膜及介電膜微笑現象。於是，所揭示之 使用諸如H+、〇H及〇-之基的基根氧化過程具有相對短於其 他過程之過程日夺間的過程時間。目此，可使用所揭示之技 術來最小化由長時間氧化過程而引起的穿隧氧化膜及〇n〇 膜微笑現象。 此外，若藉由執行如上所述之基根氧化過程來維持堆疊 閘電極分佈，則可增加耦合比且形成於該堆疊閘電極中之 氧化膜的厚度可變得規則。 此外，右在具有藉由基根氧化過程形成之側壁氧化膜24 之正個所得表面上執行氫氣氛的熱過程，則可保護在用於 形成閑電極圖案之蝕刻過程中被破壞之懸空鍵（dangiing bond)。右如此保護該等懸空鍵，則可改良電荷保持及可 性特徵。 可在包含以下條件之過程條件下執行基根氧化過程：自 、、勺1〇刀釦至約5小時之過程時間、自約85〇至約1〇5〇〇c之溫 度、自約300至約6〇〇 sccmiHt€流氣氛、自約15〇〇至約 2500 Sccm之〇2氣流氣氛、自約38至約42 Pa(例如，約40.3 Pa) 之壓力，及自約5至約l〇〇°C/sec之溫度上升率及下降率。 在基根氧化過程及氫氣氛之熱處理過程之後形成的側壁 氧化膜24形成為約80至約1〇〇 A之厚度。 右其中執行基根氧化過程之過程條件中的壓力比現有濕 式或乾式氧化方法中之壓力低1/2000，則最大化諸如H+、 102640.doc 1272698 OH及〇-之基的產生。 最好在基根氧化過程中不使用ν2氣體。 雖然未展示於圖式中，但在其中形成有側壁氧化膜24之 所得表面上執行離子植入過程，從而在半導體基板之預定 區域處形成源極/汲極區域（未圖示）。其後，在源極/汲極區 域形成過程之後，執行熱處理過程以改良電荷保持特徵。 經由基根氧化過程甚至在執行於源極/汲極區域形成過 φ 耘之後的熱處理過程中形成側壁氧化膜。因此可防止穿隧 氧化膜及ΟΝΟ膜之微笑現象。 亦可隶小化藉由長時期之氧化過程而引起的穿隨氧化膜 及ΟΝΟ膜微笑現象。 此外，如上所述，若藉由執行如上所述之基根氧化過程 來維持堆疊閘電極之分佈，則可增加耦合比且形成於該堆 疊閘電極中之氧化膜的厚度可變得規則。 此外’若在具有藉由基根氧化過程形成之側壁氧化膜之 # 整個所得表面上執行氫氣氛熱過程，則可保護在用於形成 問電極圖案之蝕刻過程中被破壞之懸空鍵。若如此保護該 等懸空鍵’則可改良電荷保持及可靠性特徵。 如上所述，經由基根氧化過程甚至在執行於源極/汲極區 域形成過程之後的熱處理過程中形成側壁氧化膜。因此， 存在可防止穿隧氧化膜及ΟΝΟ膜之微笑現象的效應。 此外’若在具有藉由基根氧化過程形成之側壁氧化膜之 整個所得表面上執行氫氣氛熱過程，則可保護在用於形成 問電極圖案之蝕刻過程中被破壞之懸空鍵。因此，存在著 102640.doc -12 - 1272698 由於保護了懋空鍵故可改良電荷保持及可靠性特徵的效 應。 雖然已參看較佳實施例進行了先前描述，但應# 通熟習此項技術者可在不偏離本解釋内容及附加中請專利 範圍之精神及範疇的情況下對本發明進行改變及修正。 【圖式簡單說明】
圖1及圖2為用於闡述所揭示之製造快閃記憶體裝置之方 法的橫截面圖。 【主要元件符號說明】 10 半導體基板 12 穿隨氧化膜 14 第一多晶矽膜 16 第二多晶矽膜 18 介電膜 20 第三多晶矽膜 22 金屬矽化物膜 24 側壁氧化膜 G.P 堆疊閘電極圖案 102640.doc -13-

Claims (1)

1272698 十、申請專利範園·· 用以製造一具有-堆疊間電極之快閃記憶體裝置的 方法，該方法包括·· '包含該堆疊間電極之整個表面上執行—基根氧化過 :，稭以維持在執行該基根氧化過程之前的該堆疊閘電 氧:臈：佈，同時在該堆疊閘電極之側壁上形成-側壁 2·=求項1之方法’其中該基根氧化過程包含在該堆疊間 电亟圖案之該等側壁上沉積H+、〇H及〇_基。 I 項:之方法，其中在包含以下條件之過程條件下執 仃以土根礼化過程：一自約1〇分鐘至約5小時之一範圍内 =過程時間…自約85G至刪。c之—範圍内的溫度、一 T 3〇〇至約嶋咖之—範圍内的η邊流、一自約測 —CCm之一範圍内的〇2氣流、一自約38至約42 Pa ^:圍内的壓力’及自約5至約1〇〇力咐之一範圍内的 /皿度上升率及一溫度下降率。 4·如5月求項1之方法’其中該側壁氧化膜形成為一自約80至 、、’勺1〇〇 Λ之一範圍内的厚度。 ，員3之方法，其中該基根氧化過程之該壓力為4〇·3 Pa 〇 y 、，員1之方法，進一步包括在執行該基根氧化過程之 後於—氫氣氛下執行一熱處理過程。 7 · 如請求項彳 一… 之方法，其中該堆疊閘電極為一穿隧氧化膜、 弟一導電膜、一介電膜、一第二導電膜及一金屬矽化 102640.doc 1272698 物膜之一堆疊。 堆豐閘電極之快閃記憶體裝置的 8· —種用以製造一具有一 方法，該方法包括·· 在一半導體基板上連續堆疊一穿隨氧化膜、一第一導 電膜、-介電膜、一第二導電膜及—金屬矽化物膜； 圖案化該金屬矽化物膜、該第二導電膜、該介電膜、 該第-導電膜及該穿隧氧化膜以形成一堆疊閘電極;、
在該具有該堆疊閘電極之整個所得表面上執行—基根 氧化過程’藉以維持在執行該基根氧化過程之前的該堆 疊閘電極之分佈，同時在該堆疊閘電極之側壁上形成一 側壁氧化膜；及 在該整個所得表面上執行一氫氣氛之一熱處理過程， 其中於該所得表面上執行該基根氧化過程。 9.如請求項8之方法，其中該基根氧化過程包含在該堆疊閉 電極圖案之侧壁上沉積H+、〇11及〇_基。 10·如請求項8之方法’其中在包含以下條件之過程條件下執 仃忒基根氧化過程：一自約1〇分鐘至約5小時之一範圍内 的過程時間、一自約850至1㈣。C之-範圍内的溫度、一 自約300至約600 sccm之一範圍内的&氣流、—自約1⑽ 至約2500 SCCm之一範圍内的〇2氣流、一自約38至約42 Pa 之一範圍内的壓力，及自約5至約1〇〇〇c/sec之一範圍内的 一溫度上升率及一溫度下降率。 11 ·如明求項8之方法，其中該側壁氧化膜形成為一自約8〇至 約100 A之一範圍内的厚度。
102640.doc -2- 1272698 12·如請求項10之方法，其中該基根氧化過程之該壓力為4().3 Pa 〇
102640.doc
TW094120980A 2005-03-09 2005-06-23 Method of fabricating flash memory device TWI272698B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050019639A KR100632638B1 (ko) 2005-03-09 2005-03-09 플래쉬 메모리소자의 제조방법

Publications (2)

Publication Number Publication Date
TW200633144A TW200633144A (en) 2006-09-16
TWI272698B true TWI272698B (en) 2007-02-01

Family

ID=36971550

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094120980A TWI272698B (en) 2005-03-09 2005-06-23 Method of fabricating flash memory device

Country Status (5)

Country Link
US (1) US20060205149A1 (zh)
JP (1) JP2006253627A (zh)
KR (1) KR100632638B1 (zh)
CN (1) CN1832146A (zh)
TW (1) TWI272698B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100803663B1 (ko) * 2006-06-29 2008-02-19 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
KR100810409B1 (ko) 2006-10-31 2008-03-04 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
KR100852598B1 (ko) * 2006-12-23 2008-08-14 동부일렉트로닉스 주식회사 플래시 메모리 소자의 제조방법
KR100978180B1 (ko) * 2007-12-28 2010-08-25 주식회사 하이닉스반도체 반도체 소자의 제조 방법
CN102931053A (zh) * 2012-11-21 2013-02-13 无锡华润上华科技有限公司 Pip电容器及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566210B2 (en) * 2001-07-13 2003-05-20 International Business Machines Corporation Method of improving gate activation by employing atomic oxygen enhanced oxidation
JP3699956B2 (ja) * 2002-11-29 2005-09-28 株式会社東芝 半導体装置の製造方法
US6667197B1 (en) * 2002-12-06 2003-12-23 International Business Machines Corporation Method for differential oxidation rate reduction for n-type and p-type materials
US6987056B2 (en) * 2003-07-08 2006-01-17 Hynix Semiconductor Inc. Method of forming gates in semiconductor devices
JP2005209931A (ja) * 2004-01-23 2005-08-04 Renesas Technology Corp 不揮発性半導体記憶装置およびその製造方法
US7910429B2 (en) * 2004-04-07 2011-03-22 Promos Technologies, Inc. Method of forming ONO-type sidewall with reduced bird's beak
JP4086054B2 (ja) * 2004-06-22 2008-05-14 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体

Also Published As

Publication number Publication date
CN1832146A (zh) 2006-09-13
TW200633144A (en) 2006-09-16
US20060205149A1 (en) 2006-09-14
KR100632638B1 (ko) 2006-10-12
JP2006253627A (ja) 2006-09-21
KR20060097086A (ko) 2006-09-13

Similar Documents

Publication Publication Date Title
JP3523093B2 (ja) 半導体装置およびその製造方法
KR100633820B1 (ko) 반도체 장치 및 그 제조 방법
JP4982958B2 (ja) 半導体装置とその製造方法
TWI241620B (en) Manufacturing method of semiconductor device
TWI827712B (zh) 半導體裝置與其形成方法
JP2010010508A (ja) 半導体装置および半導体装置の製造方法
TWI272698B (en) Method of fabricating flash memory device
US7879737B2 (en) Methods for fabricating improved gate dielectrics
TW201246449A (en) Superior integrity of high-k metal gate stacks by capping STI regions
TW200401370A (en) Method for patterning ceramic layers
JP4898066B2 (ja) フラッシュメモリセルの製造方法
TW200832528A (en) Transistor gates including cobalt silicide, semiconductor device structures including the transistor gates, precursor structures, and methods of fabrication
TW200807548A (en) Method for removing nanoclusters from selected regions
TWI305054B (en) Semiconductor device and fabricating method for thereof
TWI233650B (en) Method of manufacturing semiconductor device
KR20090030239A (ko) 반도체 장치의 제조 방법
TW473871B (en) Manufacturing method of semiconductor device
JP2008244108A (ja) 半導体装置および半導体装置の製造方法
TW200527586A (en) Spacer for a split gate flash memory cell and a memory cell employing the same
KR100530420B1 (ko) 플래시 메모리 소자의 제조방법
TW200539458A (en) Microelectronic device having floating gate protective layer and method of manufacture therefor
KR100542394B1 (ko) 플래쉬 메모리 소자의 게이트전극 형성방법
TW200924120A (en) Method for manufacturing semiconductor device
JP2009016688A (ja) 半導体装置の製造方法
TWI247390B (en) Nonvolatile memories and methods of fabrication

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees