KR100852598B1 - 플래시 메모리 소자의 제조방법 - Google Patents
플래시 메모리 소자의 제조방법 Download PDFInfo
- Publication number
- KR100852598B1 KR100852598B1 KR1020060133260A KR20060133260A KR100852598B1 KR 100852598 B1 KR100852598 B1 KR 100852598B1 KR 1020060133260 A KR1020060133260 A KR 1020060133260A KR 20060133260 A KR20060133260 A KR 20060133260A KR 100852598 B1 KR100852598 B1 KR 100852598B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- gate electrode
- insulating film
- interlayer insulating
- atmosphere
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 239000004065 semiconductor Substances 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 230000008569 process Effects 0.000 claims abstract description 43
- 239000010410 layer Substances 0.000 claims abstract description 41
- 239000011229 interlayer Substances 0.000 claims abstract description 35
- 238000000280 densification Methods 0.000 claims abstract description 31
- 239000012298 atmosphere Substances 0.000 claims abstract description 21
- 239000012535 impurity Substances 0.000 claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 abstract 1
- 238000000137 annealing Methods 0.000 description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 10
- 239000001257 hydrogen Substances 0.000 description 10
- 229910052739 hydrogen Inorganic materials 0.000 description 10
- 229910052759 nickel Inorganic materials 0.000 description 6
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 230000005527 interface trap Effects 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000035515 penetration Effects 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- PEUPIGGLJVUNEU-UHFFFAOYSA-N nickel silicon Chemical compound [Si].[Ni] PEUPIGGLJVUNEU-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
Abstract
본 발명에서는 플래시 메모리 소자의 제조방법에 관해 개시된다.
본 발명에 따른 플래시 메모리 소자의 제조방법은 반도체 기판상에 ONO층을 개재하여 게이트 전극을 형성하는 단계; 상기 게이트 전극 양측의 반도체 기판 표면내에 소오스/드레인 불순물 영역을 형성하는 단계; 상기 게이트 전극을 포함한 반도체 기판의 전면에 층간 절연막을 형성하는 단계; 및 상기 층간 절연막을 H2 분위기에서 고밀도화 공정을 진행하는 단계가 포함되어 구성되는 것을 특징으로 한다.
SONOS, 플래시, 층간 절연막, ONO
Description
도 1은 종래 기술에 의한 SONOS 구조의 플래시 메모리 소자를 나타낸 구조 단면도.
도 2a 내지 도 2d는 본 발명에 의한 SONOS 구조의 플래시 메모리 소자의 제조방법을 나타낸 공정 단면도.
본 발명에서는 플래시 메모리 소자의 제조방법에 관해 개시된다.
일반적으로 전원이 공급되지 않아도 데이터가 지워지지 않은 비휘발성 메모리소자(Flash Memory Device, Non-volatile Memory Device)의 대표적인 예가 EEPROM(Electrically Erasable and Programmable Read Only Memory)이다.
이와 같은 EEPROM은 전기적으로 고쳐 쓰기가 가능한 비휘발성 메모리 소자로서, 플로팅 게이트(Floating gate)형 셀을 사용하는 구조가 그동안 널리 이용되었다.
최근 고집적화가 급속히 진행됨에 따라, 종래의 플로팅 게이트형 셀의 축소 가 매우 절실하게 요구되고 있지만, 프로그램/소거 시 높은 전압이 요구되고 일정 수준이상의 축소는 거의 불가능하였다.
이러한 이유로 플로팅 게이트형 셀을 대체할 비휘발성 메모리 소자로서 SONOS, FeRAM, SET, NROM 등이 다방면으로 연구되고 있다.
이 중 상기 SONOS 셀은 적층형 플로팅 게이트형 셀을 대체할 차세대 셀로 가장 주목받고 있다.
이하, 첨부된 도면을 참조하여 종래 기술에 의한 소노스(SONOS) 구조의 플래시 메모리 소자를 설명하면 다음과 같다.
도 1은 종래 기술에 의한 SONOS 구조의 플래시 메모리 소자를 나타낸 구조 단면도이다.
도 1에 도시된 바와 같이, 소노스(SONOS) 소자는 p형의 반도체 기판(10)과, 상기 반도체 기판(10)의 소정 영역 상부에 터널 산화막(tunnel oxide)(12), 트랩 질화막(trap nitride)(13), 블록 산화막(block oxide)(14) 및 N+형 폴리실리콘 성분의 게이트 전극(15)을 포함하여 이루어진다.
여기서, 상기 터널 산화막(12), 트랩 질화막(13), 블록 산화막(14)은 적층되어 ONO막으로 이루게 된다.
이어서, 상기 게이트 전극(15)의 양측면에 제 1, 제 2 절연막 측벽(16,17)이 형성되어 있고, 상기 게이트 전극(15) 양측의 반도체 기판(10) 표면에는 LDD 영역(18)과 소오스/드레인 불순물 영역(19)이 형성되어 있다.
그리고, 상기 게이트 전극(15) 및 소오스/드레인 불순물 영역(19)의 표면에 는 금속 실리사이드막(20)이 형성되어 있고, 상기 금속 실리사이드막(20)을 포함한 반도체 기판(10)의 전면에 식각 스톱층(21)이 형성되어 있으며, 상기 식각 스톱층(21)상에 층간 절연막(22)이 형성되어 있다.
한편, 상기와 같은 종래의 SONOS 소자 제조 공정 중 식각 스톱층(21)을 형성한 후 층간 절연막(22)으로 BPSG나 PSG를 형성하고, 고밀도화 공정을 실시하게 된다.
여기서 상기 고밀도화 공정은 600 ~ 900℃, 10min ~ 5hr, 질소 분위기의 어닐(anneal) 공정을 사용하거나, 700 ~ 1000℃, 10sec ~ 60sec, 질소 분위기의 급속 열처리 공정(RTA)를 사용하게 된다.
그리고 상기 층간 절연막(22)을 형성한 이후는 대개 400℃ 이하의 저온 공정을 사용하며, 와이어 본딩(wire bonding) 패드 오픈 공정을 전후로 하여 400 ~ 435℃, H2/N2 분위기 또는 H2 분위기에서 소결 공정을 실시하여 상기 ONO 계면이나 반도체 기판과 터널 산화막 계면에 존재하는 댕글링 본드(dangling bond) 또는 쇄도우 트랩(shallow trap), 인터페이스 트랩(interface trap) 등을 침투된 수소(Hydrogen)로 종결시켜 SONOS 소자의 전기적 특성을 안정화 시키게 된다.
이와 같이 종래의 SONOS 소자 제조 방법의 경우 소결 공정의 온도를 435℃ 이상으로 증가시키기가 힘들기 때문에 수소(Hydrogen)를 SONOS 소자의 ONO안으로 침투시키기가 어려울 뿐만 아니라 침투된 수소가 댕글링 본드 또는 쇄도우 트랩, 인터페이스 트랩과 결합할 확률도 낮아지게 되어 SONOS 소자의 전기적 특성(프로그램 및 소거 특성, 보유 능력, 내구성)을 안정화시키는데 한계가 있다.
본 발명은 수소가 SONOS 소자의 ONO막 안으로 용이하게 침투 및 침투된 수소가 댕글링 본드 또는 쇄도우 트랩, 인터페이스 트랩과 결합할 확률도 증가시켜 SONOS 소자의 전기적 특성을 안정화하도록 한 플래시 메모리 소자의 제조방법을 제공하는데 그 목적이 있다.
본 발명에 따른 플래시 메모리 소자의 제조방법은 반도체 기판상에 ONO층을 개재하여 게이트 전극을 형성하는 단계; 상기 게이트 전극 양측의 반도체 기판 표면내에 소오스/드레인 불순물 영역을 형성하는 단계; 상기 게이트 전극을 포함한 반도체 기판의 전면에 층간 절연막을 형성하는 단계; 및 상기 층간 절연막을 H2 분위기에서 고밀도화 공정을 진행하는 단계가 포함되어 구성되는 것을 특징으로 한다.
본 발명에 따른 플래시 메모리 소자의 제조방법은 반도체 기판상에 ONO층을 개재하여 게이트 전극을 형성하는 단계; 상기 게이트 전극 양측의 반도체 기판 표면내에 소오스/드레인 불순물 영역을 형성하는 단계; 상기 게이트 전극을 포함한 반도체 기판의 전면에 층간 절연막을 형성하는 단계; 및 상기 층간 절연막을 N2/H2 분위기에서 고밀도화 공정을 진행하는 단계가 포함되어 구성되는 것을 특징으로 한다.
본 발명에 따른 플래시 메모리 소자의 제조방법은 반도체 기판상에 ONO층을 개재하여 게이트 전극을 형성하는 단계; 상기 게이트 전극 양측의 반도체 기판 표면내에 소오스/드레인 불순물 영역을 형성하는 단계; 상기 게이트 전극을 포함한 반도체 기판의 전면에 층간 절연막을 형성하는 단계; 및 H2 및 N2/H2 중 어느 하나의 분위기에서 상기 층간 절연막의 제1 고밀도화 공정을 진행하고, H2 및 N2/H2 중 상기 제1 고밀도화 공정에서 사용되지 않은 다른 하나의 분위기에서 상기 층간 절연막의 제2 고밀도화 공정을 진행하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 플래시 메모리 소자의 제조방법을 상세히 설명하면 다음과 같다.
도 2a 내지 도 2d는 본 발명에 의한 SONOS 구조를 갖는 플래시 메모리 소자의 제조방법을 나타낸 공정 단면도이다.
도 2a에 도시한 바와 같이, 반도체 기판(100)의 표면내에 웰 영역(도면에 도시하지 않음)을 형성하기 위한 이온 주입 공정과 문턱 전압 조절용 이온 주입 공정을 실시한다.
이어서, 상기 반도체 기판(100)의 전면에 터널 산화막(110), 트랩 질화막(120), 블록 산화막(130)을 차례로 적층하여 ONO층을 형성한다.
여기서, 상기 터널 산화막(110), 트랩 질화막(120), 블록 산화막(130)은 CVD(Chemical Vapour Deposition) 공정으로 증착된다.
이어, 상기 ONO층상에 게이트 패터닝을 위하여 게이트 형성용 물질층으로 사용되는 폴리 실리콘층을 형성하고, 포토 및 식각 공정을 통해 상기 폴리 실리콘층 및 ONO층을 선택적으로 제거하여 게이트 전극(140)을 형성한다.
그리고 상기 게이트 전극(140)을 형성한 후 세정 공정을 진행한다.
도 2b에 도시한 바와 같이, 상기 게이트 전극(140)을 마스크로 이용하여 상기 반도체 기판(100)의 전면에 저농도 불순물 이온을 주입하여 상기 게이트 전극(140) 양측의 반도체 기판(100) 표면내에 LDD 영역(150)을 형성한다.
이어서, 상기 게이트 전극(140)을 포함한 반도체 기판(100)의 전면에 제 1, 제 2 절연막을 차례로 형성한 후, 전면에 에치백 공정을 실시하여 상기 게이트 전극(140) 양측면에 제 1, 제 2 절연막 측벽(160,170)을 형성한다.
그리고 상기 게이트 전극(140) 및 제 1, 제 2 절연막 측벽(160,170)을 마스크로 이용하여 상기 반도체 기판(100)의 전면에 고농도 불순물 이온을 주입하여 상기 반도체 기판(100)의 표면내에 형성된 LDD 영역(150)과 연결되는 소오스/드레인 불순물 영역(180)을 형성한다.
도 2c에 도시한 바와 같이, 상기 게이트 전극(140)을 포함한 반도체 기판(100)의 전면에 PVD(Physical Vapor Deposition) 또는 CVD(Chemical Vapor Deposition) 방식으로 니켈층을 형성한다.
한편, 상기 니켈층상에 Ti, TiN 또는 Ti/TiN의 캡핑층(capping layer)을 형성할 수도 있다.
여기서, 상기 니켈층은 50 ~ 300Å의 두께로 형성하고, 상기 니켈층위에 캡핑층으로 사용되는 Ti와 TiN은 100 ~ 400Å의 두께로 형성하고, 그 증착온도는 100 ~ 300℃로 한다.
한편, 본 발명의 실시예에서는 니켈층을 실시예로 설명하고 있지만, 그 이외 에 코발트, 티타늄, 텅스텐, 탄탈륨, 몰리브덴 등을 사용할 수도 있다.
이어서, 상기 반도체 기판(100)에 300 ~ 500℃의 온도에서 10초 ~ 2분간 열처리 공정을 실시하여 상기 게이트 전극(140) 및 소오스/드레인 불순물 영역(180)이 형성된 반도체 기판(100)상에 니켈 실리사이드(NiSi)막(190)을 형성한다.
그리고 상기 게이트 전극(140) 및 반도체 기판(100)과 반응하지 않은 니켈층을 습식 식각을 통해 제거한다.
도 2d에 도시한 바와 같이, 상기 게이트 전극(140)을 포함한 반도체 기판(100)의 전면에 식각 스톱층(200)을 형성하고, 상기 식각 스톱층(200)상에 층간 절연막(210)을 형성한다.
이어서, 상기 층간 절연막(210)에 고밀도화 공정 진행하는데, 종래의 N2 분위기 대신 H2 또는 N2/H2 분위기에 진행한다.
상기와 같이 H2 또는 N2/H2 분위기에서 층간 절연막(210)의 고밀도화 공정을 진행함으로써 수소(Hydrogen)가 SONOS 소자의 ONO층안으로 용이하게 침투하고, 침투한 수소가 SONOS 소자의 ONO층 내부나 ONO과 반도체 기판 계면 사이에 존재하는 댕글링 본드 또는 쇄도우 트랩, 인터페이스 트랩과 결합할 확률을 증가시켜 SONOS 소자의 전기적 특성을 안정화시켜 SONOS 소자의 수율과 신뢰성을 개선시킬 수 있다.
또한, 수소의 침투 및 결합 효율을 더욱 높이기 위해 고밀도화 공정을 기존 공정 압력(대개 1기압 이하에서 진행)을 1~10기압 정도로 증가시킬 수도 있다.
한편, 본 발명에 의한 층간 절연막의 고밀도화 공정을 진행하는 실시예를 설명하면 다음과 같다.
먼저, 층간 절연막(210)을 형성한 후 상기 층간 절연막(210)의 제1 고밀도화 공정을 600 ~ 900℃, 10min ~ 5hr, H2 분위기의 퍼니스 어닐(furnace anneal)을 사용하거나, 700 ~ 1000℃, 10sec~60sec, H2 분위기의 RTA를 사용하여 처리한다.
이때 사용되는 압력은 1Torr ~ 1기압까지가 주로 사용되나, H2 침투 및 결합 효율을 증가시키기 위해 대기압 이상(1기압~10기압)의 기압을 사용할 수 도 있다.
또한, 층간 절연막(210)을 형성한 후 상기 층간 절연막(210)의 제2 고밀도화 공정을 600 ~ 900℃, 10min ~ 5hr, H2/N2 분위기의 퍼니스 어닐(furnace anneal)을 사용하거나, 700 ~ 1000℃, 10sec~60sec, H2/N2 분위기의 RTA를 사용하여 처리한다.
이때 사용되는 압력은 1Torr ~ 1기압까지가 주로 사용되나, H2 침투 및 결합 효율을 증가시키기 위해 대기압 이상(1기압~10기압)의 기압을 사용할 수 도 있다.
또한, 층간 절연막(210)을 형성한 후 고밀도화 공정을 600 ~ 900℃, 10min ~ 5hr 동안 퍼니스 어닐로 진행하며, 상기 퍼니스 어닐 공정 시간을 몇 개 스텝으로 나누어 초단에는 H2 분위기에서 진행하다가 H2/N2분위기로 변환할 수 있으며, 역으로 초단에는 H2/N2 분위기에서 진행하다가 H2 분위기로 진행할 수 있다.
이러한 변경 적용 예로 아래와 같이 여러 가지 경우가 있을 수 있다.
즉, H2/N2 어닐에서 H2 어닐, H2 어닐에서 H2/N2 어닐, N2 어닐에서 H2 어닐, H2 어닐에서 N2 어닐, N2 어닐에서 H2 로 또 N2 어닐 등을 예로 들 수 있다.
마찬가지로 700 ~ 1000℃, 10sec~60sec 동안 RTA를 사용할 수 있으며, 이 경우도 상기 경우와 동일하게 RTA공정 시간을 몇 개 스텝으로 나누어 초단에는 N2 분위기에서 진행하다가 H2/N2 분위기로 변환할 수 있으며, 역으로 초단에는 H2/N2 분위기에서 진행하다가 N2 분위기로 진행할 수 도 있으며 여러 가지 경우로 변경 적용이 가능하다.
이때 사용되는 압력은 1Torr ~ 1기압까지가 주로 사용되나, H2 침투 및 결합 효율을 증가시키기 위해 대기압 이상(1기압~10기압)의 기압을 사용할 수 도 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.
이상에서 설명한 바와 같은 본 발명에 의한 플래시 메모리 소자의 제조방법은 다음과 같은 효과가 있다.
즉, 층간 절연막을 형성한 후 H2 또는 N2/H2 분위기에서 고밀도화 공정을 진행함으로써 수소(Hydrogen)가 SONOS 소자의 ONO층안으로 용이하게 침투하고, 침투한 수소가 SONOS 소자의 ONO층 내부나 ONO과 반도체 기판 계면 사이에 존재하는 댕 글링 본드 또는 쇄도우 트랩, 인터페이스 트랩과 결합할 확률을 증가시켜 SONOS 소자의 전기적 특성을 안정화시켜 SONOS 소자의 수율과 신뢰성을 향상시킬 수 있다.
Claims (7)
- 삭제
- 삭제
- 반도체 기판상에 ONO층을 개재하여 게이트 전극을 형성하는 단계;상기 게이트 전극 양측의 반도체 기판 표면내에 소오스/드레인 불순물 영역을 형성하는 단계;상기 게이트 전극을 포함한 반도체 기판의 전면에 층간 절연막을 형성하는 단계; 및H2 및 N2/H2 중 어느 하나의 분위기에서 상기 층간 절연막의 제1 고밀도화 공정을 진행하고, H2 및 N2/H2 중 상기 제1 고밀도화 공정에서 사용되지 않은 다른 하나의 분위기에서 상기 층간 절연막의 제2 고밀도화 공정을 진행하는 단계를 포함하고,상기 제1 고밀도화 공정, 상기 제2 고밀도화 공정 중 적어도 하나의 공정은 700 ~ 1000℃, 10sec~60sec, H2 분위기의 급속 열처리로 진행하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.
- 삭제
- 반도체 기판상에 ONO층을 개재하여 게이트 전극을 형성하는 단계;상기 게이트 전극 양측의 반도체 기판 표면내에 소오스/드레인 불순물 영역을 형성하는 단계;상기 게이트 전극을 포함한 반도체 기판의 전면에 층간 절연막을 형성하는 단계; 및H2 및 N2/H2 중 어느 하나의 분위기에서 상기 층간 절연막의 제1 고밀도화 공정을 진행하고, H2 및 N2/H2 중 상기 제1 고밀도화 공정에서 사용되지 않은 다른 하나의 분위기에서 상기 층간 절연막의 제2 고밀도화 공정을 진행하는 단계를 포함하고,상기 제1 고밀도화 공정, 상기 제2 고밀도화 공정 중 적어도 하나의 공정은 700 ~ 1000℃, 10sec~60sec, H2/N2 분위기의 급속 열처리를 사용하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.
- 반도체 기판상에 ONO층을 개재하여 게이트 전극을 형성하는 단계;상기 게이트 전극 양측의 반도체 기판 표면내에 소오스/드레인 불순물 영역을 형성하는 단계;상기 게이트 전극을 포함한 반도체 기판의 전면에 층간 절연막을 형성하는 단계; 및H2 및 N2/H2 중 어느 하나의 분위기에서 상기 층간 절연막의 제1 고밀도화 공정을 진행하고, H2 및 N2/H2 중 상기 제1 고밀도화 공정에서 사용되지 않은 다른 하나의 분위기에서 상기 층간 절연막의 제2 고밀도화 공정을 진행하는 단계를 포함하고,상기 제1 고밀도화 공정, 상기 제2 고밀도화 공정 중 적어도 하나의 공정은 1Torr ~ 1기압을 사용하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.
- 반도체 기판상에 ONO층을 개재하여 게이트 전극을 형성하는 단계;상기 게이트 전극 양측의 반도체 기판 표면내에 소오스/드레인 불순물 영역을 형성하는 단계;상기 게이트 전극을 포함한 반도체 기판의 전면에 층간 절연막을 형성하는 단계; 및H2 및 N2/H2 중 어느 하나의 분위기에서 상기 층간 절연막의 제1 고밀도화 공정을 진행하고, H2 및 N2/H2 중 상기 제1 고밀도화 공정에서 사용되지 않은 다른 하나의 분위기에서 상기 층간 절연막의 제2 고밀도화 공정을 진행하는 단계를 포함하고,상기 제1 고밀도화 공정, 상기 제2 고밀도화 공정 중 적어도 하나의 공정은 1기압 ~ 10기압을 사용하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060133260A KR100852598B1 (ko) | 2006-12-23 | 2006-12-23 | 플래시 메모리 소자의 제조방법 |
| US11/953,605 US7687359B2 (en) | 2006-12-22 | 2007-12-10 | Method for fabricating flash memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060133260A KR100852598B1 (ko) | 2006-12-23 | 2006-12-23 | 플래시 메모리 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080058977A KR20080058977A (ko) | 2008-06-26 |
| KR100852598B1 true KR100852598B1 (ko) | 2008-08-14 |
Family
ID=39804258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060133260A KR100852598B1 (ko) | 2006-12-22 | 2006-12-23 | 플래시 메모리 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100852598B1 (ko) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970053615A (ko) * | 1995-12-30 | 1997-07-31 | 김주용 | 플래쉬 메모리 소자의 제조방법 |
| KR20000043030A (ko) * | 1998-12-28 | 2000-07-15 | 김영환 | 플래쉬 메모리 장치 제조 방법 |
| KR20030094444A (ko) * | 2002-06-04 | 2003-12-12 | 주식회사 하이닉스반도체 | 플래시 메모리 셀의 제조 방법 |
| KR20040047539A (ko) * | 2002-11-29 | 2004-06-05 | 가부시끼가이샤 르네사스 테크놀로지 | 플래시 메모리 장치의 제조 방법 |
| KR20060097086A (ko) * | 2005-03-09 | 2006-09-13 | 주식회사 하이닉스반도체 | 플래쉬 메모리소자의 제조방법 |
| KR20060122164A (ko) * | 2005-05-25 | 2006-11-30 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
-
2006
- 2006-12-23 KR KR1020060133260A patent/KR100852598B1/ko not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970053615A (ko) * | 1995-12-30 | 1997-07-31 | 김주용 | 플래쉬 메모리 소자의 제조방법 |
| KR20000043030A (ko) * | 1998-12-28 | 2000-07-15 | 김영환 | 플래쉬 메모리 장치 제조 방법 |
| KR20030094444A (ko) * | 2002-06-04 | 2003-12-12 | 주식회사 하이닉스반도체 | 플래시 메모리 셀의 제조 방법 |
| KR20040047539A (ko) * | 2002-11-29 | 2004-06-05 | 가부시끼가이샤 르네사스 테크놀로지 | 플래시 메모리 장치의 제조 방법 |
| KR20060097086A (ko) * | 2005-03-09 | 2006-09-13 | 주식회사 하이닉스반도체 | 플래쉬 메모리소자의 제조방법 |
| KR20060122164A (ko) * | 2005-05-25 | 2006-11-30 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080058977A (ko) | 2008-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW561513B (en) | Semiconductor device and method of manufacturing the same | |
| US6486028B1 (en) | Method of fabricating a nitride read-only-memory cell vertical structure | |
| EP3002780B1 (en) | Method of manufacturing semiconductor device | |
| US9461138B2 (en) | Non-volatile semiconductor memory with nitride sidewall contacting nitride layer of ONO gate stack and methods for producing the same | |
| US7709315B2 (en) | Semiconductor device and method of manufacturing the same | |
| US8110461B2 (en) | Flash memory device and manufacturing method of the same | |
| JP2004281662A (ja) | 半導体記憶装置及びその製造方法 | |
| KR100480619B1 (ko) | 프로그램 및 소거 특성이 개선된 ｓｏｎｏｓ ｅｅｐｒｏｍ및 그 제조방법 | |
| KR100771808B1 (ko) | Ｓｏｎｏｓ 구조를 갖는 플래시 메모리 소자 및 그것의제조 방법 | |
| US7320920B2 (en) | Non-volatile flash memory device having at least two different channel concentrations and method of fabricating the same | |
| US6218227B1 (en) | Method to generate a MONOS type flash cell using polycrystalline silicon as an ONO top layer | |
| US7064032B2 (en) | Method for forming non-volatile memory cell with low-temperature-formed dielectric between word and bit lines, and non-volatile memory array including such memory cells | |
| KR100898440B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR100852598B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| US7687359B2 (en) | Method for fabricating flash memory device | |
| US8003531B2 (en) | Method for manufacturing flash memory device | |
| JP4584645B2 (ja) | 半導体装置の製造方法 | |
| US20040132261A1 (en) | Method for forming gate oxide in semiconductor device | |
| KR100885797B1 (ko) | 비휘발성 메모리 및 그의 소자의 제조 방법 | |
| KR100800902B1 (ko) | 플래시 메모리 소자 제조 방법 | |
| KR100880230B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| US20020145162A1 (en) | Non-volatile semiconductor storage device and method for producing the same | |
| KR100509809B1 (ko) | Ｓｏｎｏｓ 구조의 비휘발성 메모리의 제조 방법 | |
| JPH02277269A (ja) | 不揮発性メモリ装置の製造方法 | |
| KR20070014410A (ko) | 불휘발성 메모리 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110719 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20120726 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |