KR100978180B1 - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100978180B1 KR100978180B1 KR1020070140223A KR20070140223A KR100978180B1 KR 100978180 B1 KR100978180 B1 KR 100978180B1 KR 1020070140223 A KR1020070140223 A KR 1020070140223A KR 20070140223 A KR20070140223 A KR 20070140223A KR 100978180 B1 KR100978180 B1 KR 100978180B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- layer
- insulating film
- charge storage
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 70
- 238000003860 storage Methods 0.000 claims abstract description 64
- 230000000903 blocking effect Effects 0.000 claims abstract description 45
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims abstract description 38
- 230000003647 oxidation Effects 0.000 claims abstract description 25
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000004381 surface treatment Methods 0.000 claims abstract description 9
- 239000007789 gas Substances 0.000 claims description 28
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 230000001590 oxidative effect Effects 0.000 claims description 9
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 239000000356 contaminant Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 230000014759 maintenance of location Effects 0.000 abstract description 9
- 238000004140 cleaning Methods 0.000 abstract description 4
- 238000010030 laminating Methods 0.000 abstract 1
- 230000007547 defect Effects 0.000 description 11
- 238000000059 patterning Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000005416 organic matter Substances 0.000 description 3
- 230000009257 reactivity Effects 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000010301 surface-oxidation reaction Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011066 ex-situ storage Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 반도체 소자의 데이터 유지 특성을 개선한 반도체 소자의 제조 방법에 관한 것이다.
본 발명의 실시예에 따른 반도체 소자의 제조 방법은 반도체 기판 상에 라디칼 산화 공정으로 터널 절연막을 형성하는 단계와, 상기 터널 절연막 상에 전하 저장막, 블로킹 절연막 및 도전막을 적층하여 상기 터널 절연막, 전하 저장막 블로킹 절연막 및 도전막이 적층된 게이트 적층막을 형성하는 단계와, 상기 게이트 적층막을 식각하여 게이트 패턴을 형성하는 단계와 및 상기 게이트 패턴의 측벽에 노출된 상기 전하 저장막의 가장자리에 발생된 댕글링 본드를 제거하기 위하여 표면 처리를 실시하는 단계를 포함한다.
오존 세정, 전하 누설
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 반도체 소자의 데이터 유지 특성을 개선한 반도체 소자의 제조 방법에 관한 것이다.
최근 반도체 소자가 고집적화됨에 따라 SONOS, TANOS, MANOS등의 전하 트랩형(Charge Trap Type) 구조의 반도체 소자에 대한 개발이 활발히 진행되고 있다.
전하 트랩형 반도체 소자는 반도체 기판 상에 형성된 터널 절연막, 전하 저장막, 블로킹 절연막 및 게이트 전극을 포함한다. 전하 저장막은 실리콘 리치 질화물(silicon rich nitride)을 포함한다. 이러한 전하 트랩형 반도체 소자는 실리콘 리치 질화물 내에 제공된 트랩 사이트에 전하를 트랩하여 데이터를 기억한다. 따라서 전하 저장막의 신뢰성은 반도체 소자의 데이터 유지 특성과 밀접한 연관이 있다. 종래에는 전하 저장막의 신뢰성을 위해 게이트 패턴을 패터닝하는 과정에서 블로킹 절연막 및 게이트 전극만을 식각하여 식각 공정으로부터 전하 저장막이 손상되는 것을 방지해왔다. 그러나 전하 저장막이 패터닝되지 않은 경우 전하 저장 막 경계에 트랩된 전하(예를 들어, 전하 저장막 저면에 트랩(shallow trap)되어 있던 전하)가 수평방향으로 이동하여 전하가 손실되므로 반도체 소자의 데이터 유지 특성이 저하되는 문제가 발생한다.
최근에는 수평 방향으로 이동하는 전하를 억제하기 위해 전하 저장막을 패터닝하여 전하 저장막이 셀 단위별로 고립된 형태를 갖도록 하는 방안이 제시된 바 있다. 이 경우 전하 저장막을 패터닝하기 위한 플라즈마 식각 공정에 의해 전하 저장막의 측벽이 손상되거나, 식각 공정시 발생하는 유기물들에 의해 노출된 전하 저장막의 측벽이 오염된다. 이에 따라 전하 저장막 측벽에는 플라즈마 손상 및 유기물에 의해 불안정한 결합이 발생하여 전하 저장막 측벽에 댕글링 본드 등과 같은 결함이 발생한다. 댕글링 본드등의 결함에 의해 형성된 트랩 사이트는 데이터 저장을 위해 전하 저장막의 특정 구조에 저장된 전하의 손실을 유도하여 반도체 소자의 데이터 유지 특성을 열화시킨다.
본 발명에 따른 반도체 소자의 제조 방법은 반도체 소자의 데이터 유지 특성을 개선할 수 있다.
본 발명의 실시예에 따른 반도체 소자의 제조 방법은 반도체 기판 상에 라디칼 산화 공정으로 터널 절연막을 형성하는 단계; 터널 절연막 상에 전하 저장막, 블로킹 절연막 및 도전막을 적층하여 터널 절연막, 전하 저장막 블로킹 절연막 및 도전막이 적층된 게이트 적층막을 형성하는 단계; 게이트 적층막을 식각하여 게이트 패턴을 형성하는 단계; 및 게이트 패턴의 측벽에 노출된 전하 저장막의 가장자리에 발생된 댕글링 본드를 제거하기 위하여 표면 처리를 실시하는 단계를 포함한다.
표면 처리는 오존(O3) 처리를 포함한다.
본 발명의 다른 실시예에 따른 반도체 소자의 제조 방법은 반도체 기판 상에 라디칼 산화 공정으로 터널 절연막을 형성하는 단계; 터널 절연막에 질소를 주입하는 단계; 터널 절연막 상에 전하 저장막, 블로킹 절연막 및 도전막을 적층하여 터널 절연막, 전하 저장막 블로킹 절연막 및 도전막이 적층된 게이트 적층막을 형성하는 단계; 게이트 적층막을 식각하여 게이트 패턴을 형성하는 단계; 및 게이트 패턴의 측벽에 노출된 전하 저장막의 가장자리를 산화시키는 단계를 포함한다.
전하 저장막 가장자리를 산화시키는 단계는 오존(O3) 처리를 포함한다.
본 발명의 또 다른 실시예에 따른 반도체 소자의 제조 방법은 반도체 기판 상에 라디칼 산화 공정으로 터널 절연막을 형성하는 단계; 터널 절연막에 질소를 주입하는 단계; 터널 절연막 상에 전하 저장막, 블로킹 절연막 및 도전막을 적층하는 단계; 도전막을 식각하는 단계; 도전막의 측벽에 라디칼 차단막을 형성하는 단계; 도전막 및 라디칼 차단막을 마스크로 블로킹 절연막 및 전하 저장막을 식각하여 게이트 패턴을 형성하는 단계; 및 게이트 패턴을 형성하는 단계에서 발생한 오염물을 제거하기 위하여 오존(O3) 처리하는 단계를 포함한다.
게이트 적층막을 식각하여 게이트 패턴을 형성하는 단계는 도전막을 식각하는 단계; 도전막의 측벽에 라디칼 차단막을 형성하는 단계; 도전막 및 라디칼 차단막을 마스크로 블로킹 절연막 및 전하 저장막을 식각하는 단계를 포함한다.
라디칼 차단막을 형성하는 단계는 식각된 도전막 표면에 화학 기상 증착(CVD : Chemical Vapor Deposition) 방법으로 산화막을 증착하는 단계를 포함한다.
산화막은 30Å 내지 150Å의 두께로 증착된다.
오존(O3)처리 단계 이 후, 게이트 패턴의 표면을 라디칼 산화시키는 단계를 더 포함한다.
게이트 패턴의 표면을 라디칼 산화시키는 단계는 상온 내지 1000℃의 온도 범위에서 실시되는 오존(O3)처리 단계보다 높은 온도에서 실시된다.
게이트 패턴의 표면을 라디칼 산화시키는 단계는 0.1torr 내지 10torr압력에서 O2가스 및 H2가스가 주입되는 습식 열산화를 통해 실시된다.
O2가스는 H2가스가 보다 많은 양으로 주입된다.
오존(O3) 처리시 생성되는 오존의 농도는 10mg/cm3 내지 500mg/cm3이다.
오존(O3) 처리시 공정 온도는 상온 내지 1000℃인 것이 바람직하다.
오존(O3) 처리시 공정 압력은 0.1torr 내지 760torr인 것이 바람직하다.
오존(O3) 처리시 1ℓ/min 내지 50ℓ/min의 O2 가스가 주입된다.
오존(O3) 처리시 O2 가스 및 H2O 가스가 주입된다.
본 발명은 전하 저장막 패터닝시 플라즈마에 의해 손상되고 유기물에 의해 오염된 전하 저장막 측벽을 표면 처리하거나, 산화시키거나 오존(O3) 처리함으로써 전하 저장막 측벽에 형성된 댕글링 본드등의 결함이 제거됨으로써 데이터 유지 특성을 열화시키는 트랩 사이트들이 제거되므로 데이터 유지 특성을 개선할 수 있다. 특히, 전하 저장막의 표면 처리 또는 산화를 오존(O3)을 통해 실시함으로써 반응성이 우수한 라디칼을 통해 전하 저장막 측벽의 댕글링 본드들을 안정적으로 제거할 수 있다. 이와 더불어 본 발명은 라디칼 산화 공정을 더 실시하여 게이트 패턴 표면에 막질이 우수한 산화막이 형성되도록 하여 게이트 패턴 표면에 형성된 전반적인 결함들을 제거할 수 있다.
이와 같이 본 발명은 전하 저장막에 가해진 플라즈마 손상 등의 스트레스에 의한 결함을 제거함으로써 전하 저장막을 통해 손실되는 전하를 줄일 수 있다. 이에 따라 본 발명은 반도체 소자의 전압 디스터번스(Disturbance) 특성 및 NOP(Number Of Program)특성(프로그램을 위한 전자 주입/소거 반복 특성)도 확보할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1a 내지 도 1e는 본 발명에 따른 반도체 소자의 제조 방법을 순차적으로 나타내는 단면도들이다.
도 1a를 참조하면, 반도체 기판(101) 상에 터널 절연막(103)을 형성한다. 터널 절연막(103) 형성 전에 소자 분리막 형성 공정 및 반도체 기판(101)의 표면에 발생할 수 있는 자연 산화막을 제거하기 위한 반도체 기판(101) 세정 공정이 먼저 실시될 수 있다. 반도체 기판(101) 세정시 사용되는 세정 용액은 소자 분리막의 손실을 최소화하고, 소자 분리막의 손실로 인해 반도체 기판(101)의 측벽을 노출시키는 못(Moat) 발생을 억제하기 위해 순수(Deionized water):불산(HF)의 혼합비가 50:1 또는 100:1인 DHF(Diluted HF)와 NH4OH, H2O2,및 H2O를 포함한다.
터널 절연막(103)은 반도체 소자의 중요한 특성인 반도체 소자의 내구성(endurance) 및 데이터 유지(retention)특성을 향상시키기 위해 얇고 균일하게 형성되는 것이 바람직하다. 이를 위하여, 터널 절연막(103)은 0.1torr 내지 10torr의 낮은 압력조건, H2가스 및 O2가스가 주입되되 O2가스가 더 많이 함유된 조 건에서 라디칼을 생성시켜 반도체 기판(101)을 산화시키는 라디칼 산화 방법으로 형성된다. 라디칼 산화 공정을 상세히 하면, H2가스 및 O2가스가 주입되는 습식 열산화 공정을 통해 활성도가 매우 높은 H 라디칼(H*), O 라디칼(O*), OH 라디칼(OH*)이 형성된다. 이러한 라디칼들을 낮은 압력 조건에서 형성시키기 위하여 O2가스가 더 많이 함유되어야 하며, H2가스는 전체 가스의 40% 이하의 수준을 유지하여야 한다. 이와 같은 방법으로 터널 절연막(103) 형성 시, 터널 절연막(103) 내에는 불안정한 실리콘-수소 결합들, 불안정한 실리콘-산소 결합들 및, 실리콘 댕글링 본드들(silicon dangling bonds)을 포함한 다수의 결함이 발생할 수 있다. 터널 절연막(103) 내에 발생하는 결함은 터널 절연막(103) 내에 트랩 사이트(trap site)를 제공하여 반도체 소자의 내구성 및 데이터 유지 특성을 열화시킨다. 이러한 결함을 제거하기 위해 터널 절연막(103) 형성 후, 900℃ 내지 1000℃ 온도 범위에서 N2O 가스 및 N2 가스를 이용하여 5분 내지 60분 동안 열처리하는 공정이 더 실시될 수 있다. 이와 다르게 열처리 공정은 800℃ 내지 950℃ 온도 범위에서 NO 가스 및 N2 가스를 이용하여 5분 내지 60분 동안 실시될 수 있다. 이와 같이 터널 절연막(103) 형성 후 실시되는 열처리 공정을 통해 터널 절연막(103) 내에 질소가 주입되어 불안정한 결합들이 실리콘-질소 결합들로 치환되어 트랩 사이트들이 제거되므로 반도체 기판(101)과 터널 절연막(103) 계면의 결함밀도가 최소화된다. 이러한 열처리 공정은 인-시츄(in-situ) 또는 엑스-시츄(ex-situ)로 진행될 수 있다.
도 1b를 참조하면, 터널 절연막(103) 상에 전하 저장막(105) 및 블로킹 절연막(107)이 순차적으로 형성된다.
전하 저장막(105)은 후속 공정에서 형성되는 블로킹 절연막(107) 형성 공정시 손실되는 두께를 고려하여 설정 두께의 40% 내지 60%만큼 더 두껍게 형성된다. 이러한 전하 저장막(105)은 실리콘 리치 질화물(silicon rich nitride)을 포함한다.
블로킹 절연막(107)은 전하 저장막(105)과 후속 공정에서 형성되는 게이트 도전막 사이를 절연시키기 위해 형성된다. 이러한 블로킹 절연막(107)은 라디칼 산화 방식으로 전하 저장막(105)의 표면을 산화시켜 균일화된 산질화물 또는 화학 기상 증착(Chemical Vapor Deposion : 이하, "CVD"라 함) 방법으로 형성된 금속 산화물을 포함한다. 금속 산화물은 Al2O3 등과 같이 터널 절연막(103)보다 고유전율을 가진다.
도 1c를 참조하면, 전하 저장막(105) 상에 게이트 도전막(110)이 형성된다. 게이트 도전막(110)은 베리어 도전막(109), 도프트 폴리 실리콘막(111), 및 금속막(113)의 3중 구조로 형성될 수 있다. 베리어 도전막(109)은 고유전율로 형성되는 블로킹 절연막(107)에 의한 누설 전류를 방지하기 위해 게이트 도전막(110)의 최하층에 형성된다. 이러한 베리어 도전막(109)은 티타늄(Ti) 계열 및 탄탈륨(Ta) 계열의 금속 중 어느 하나 또는 둘다를 포함한다. 금속막(113)은 텅스텐(W) 또는 텅스텐 실리사이드(WSix)등을 포함하는 금속 물질로 형성되어, 게이트 도전막(113) 이 후속 공정에서 좁은 선폭으로 패터닝된 경우 발생하는 RC지연 문제를 최소화할 수 있다.
도 1d를 참조하면, 게이트 도전막(110), 블로킹막(107),및 전하 저장막(105)을 식각하여 게이트 패턴(115)을 형성한다. 상술한 식각 공정 진행 시 게이트 도전막(110) 표면에 하드 마스크 패턴이 형성되고, 이 하드 마스크 패턴을 이용하여 게이트 패턴(115)이 패터닝 될 수 있다. 터널 절연막(103)은 후속 공정으로부터 반도체 기판(101)이 손상되는 것을 방지하기 위해 반도체 기판(101)을 노출시키지 않도록 완전히 제거되지 않고 남는다.
전하 저장막(105)의 측벽은 게이트 패턴(115)을 형성하는 과정에서 플라즈마 식각에 의해 손상되고, 포토레지스트 패턴과 하드 마스크막 패터닝시 발생하는 카본 계열의 잔여물 및 AMC(Air-born Molecular Carbon)을 포함하는 유기물에 의해 오염된다. 이러한 플라즈마 손상 및 유기물에 의한 오염에 의해 전하 저장막(105)의 측벽에는 댕글링 본드와 같은 결함이 생긴다. 본 발명은 게이트 패턴(115) 형성 후, 전하 저장막(105) 측벽에 발생한 댕글링 본드에 의한 트랩 사이트를 제거한다. 이를 위하여 본 발명은, 전하 저장막(105) 측벽의 댕글링 본드 및 유기물을 제거하기 위한 표면 처리를 실시한다. 전하 저장막(105) 측벽의 댕글링 본드를 제거하기 위한 표면 처리는 반응성이 우수한 라디칼(radical)을 생성하는 오존(O3)처리 방법으로 실시되는 것이 바람직하다.
이와 같이 오존(O3) 처리시 오존(O3)의 농도는 10mg/cm3 내지 500 mg/cm3 범 위인 것이 바람직하다. 이러한 농도의 오존(O3)을 생성시키기 위해 상온 내지 1000℃ 의 낮은 온도 범위 및 0.1 torr 내지 760 torr의 압력 범위의 챔버 내에 O2 가스를 1ℓ/min 내지 50ℓ/min의 양으로 주입한다. 이 때, 오존(O3)에 의한 산화 속도를 증가시켜 공정 시간을 단축하기 위하여 H2O가스를 더 주입한다.
상술한 방법으로 생성된 오존(O3)은 에너지를 받아 분해되면, 화학적으로 불안정한 상태이며 화학식 1에 나열된 바와 같이 반응성이 좋은 O 라디칼(O*) 및 OH 라디칼(OH*)을 생성한다. 이러한 오존(O3)에 의한 O 라디칼(O*) 및 OH 라디칼(OH*)은 공정 진행 중 발생한 오염물인 유기물이 제거함과 아울러 전하 저장막(105) 측벽에 형성된 댕글링 본드를 제거하여 전하의 손실을 유발하는 트랩 사이트를 제거할 수 있다. 또한 오존(O3)에 의한 라디칼 생성은 상온에서와 같이 저온에서 형성이 가능하므로 미리 증착된 막들의 변화시키지 않고 전하 저장막(105) 측벽에 수 십 Å 두께로 얇은 산화막(미도시)의 형성이 가능하다. 특히, O라디칼(O*)은 유기물과의 반응성이 높아 공정 진행 중 발생한 오염물의 제거에 효과적이다. 또한, 산화력이 우수한 라디칼을 이용하므로 산화 저항성이 높은 질화물을 포함하는 전하 저장막(105) 측벽에 CVD 산화막보다 막질이 치밀하고 균일한 SiON막을 형성할 수 있다.
O3+ O2 -> O3 - + O2
O3 - + H+ -> HO3
OH + O3 -> HO4
HO4 -> HO2 + O2
도 1e를 참조하면, 오존(O3) 처리 후, 게이트 패턴(115)의 표면에 게이트 패턴(115) 전반에 걸친 결함을 제거하면서 막질이 치밀한 산화막(117)을 형성하기 위해 라디칼 산화 공정이 더 실시된다. 라디칼 산화 공정은 오존(O3)을 이용한 세정 공정보다 높은 온도에서 진행되며, 이에 대한 상세한 설명은 도 1a에서와 동일하다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 게이트 패턴의 다른 형성방법을 나타내는 단면도들이다.
도 2a를 참조하면, 본 발명의 제2 실시예에서는 도 1a 내지 도 1c에서와 동일한 방법으로 반도체 기판(101) 상에 터널 절연막(103), 전하 저장막(105), 블로킹 절연막(107) 및 게이트 도전막(110)을 포함하는 게이트막을 형성한다. 이 후, 게이트막 중 게이트 도전막(110)을 먼저 패터닝 한 후, 패터닝된 게이트 도전막(110) 및 블로킹막(107) 표면에 라디칼 차단막(221)을 형성한다. 라디칼 차단 막(221)은 오존(O3) 처리시 반응성이 우수한 라디칼들이 게이트 도전막(110)을 과도하게 산화시키는 것을 방지하기 위해 CVD방법으로 증착된 산화막을 포함하는 것이 바람직하다. 라디칼 차단막(221)은 서로 이웃하는 게이트 패턴(115) 사이를 완전히 매립하지 않고 게이트 패턴(115)에 의한 단차를 유지하도록 30Å 내지 150Å의 두께로 형성되는 것이 바람직하다.
도 2b를 참조하면, 라디칼 차단막(221)이 패터닝된 게이트 도전막(110)의 측벽에만 남도록 식각된 후, 패터닝된 게이트 도전막(110) 및 그 측벽에 남은 라디칼 차단막(221)을 이용하여 블로킹 절연막(107) 및 전하 저장막(105)을 식각하여 게이트 패턴(215)을 형성한다.
도 2c를 참조하면, 도 1d 및 도 1e에서 상술한 바와 동일하게 오존(O3) 처리 및 라디칼 산화 공정이 실시된다. 오존(O3) 처리시 라디칼들은 라디칼 차단막(221)에 의해 차단되어 게이트 도전막(110)을 과도하게 산화시키지 못한다. 이에 따라 라디칼 차단막(221)은 게이트 도전막(110)이 과도하게 산화되는 것을 방지하므로 반도체 소자의 전기적 특성이 열화되는 것이 방지할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1a 내지 도 1e는 본 발명에 따른 반도체 소자의 제조 방법을 순차적으로 나타내는 단면도들.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 게이트 패턴의 다른 형성방법을 나타내는 단면도들.
<도면의 주요 부분에 대한 부호의 설명>
101 : 반도체 기판 103 : 터널 절연막
105 : 전하 저장막 107 : 블로킹 절연막
110 : 게이트 도전막 115, 215 : 게이트 패턴
117 : 산화막 221 : 라디칼 차단막
Claims (19)
- 반도체 기판 상에 라디칼 산화 공정으로 터널 절연막을 형성하는 단계;상기 터널 절연막 상에 전하 저장막, 블로킹 절연막 및 도전막을 적층하여 상기 터널 절연막, 전하 저장막 블로킹 절연막 및 도전막이 적층된 게이트 적층막을 형성하는 단계;상기 게이트 적층막을 식각하여 게이트 패턴을 형성하는 단계; 및상기 게이트 패턴의 측벽에 노출된 상기 전하 저장막의 가장자리에 발생된 댕글링 본드를 제거하기 위하여 표면 처리를 실시하는 단계를 포함하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 표면 처리는 오존(O3) 처리를 포함하는 반도체 소자의 제조 방법.
- 반도체 기판 상에 라디칼 산화 공정으로 터널 절연막을 형성하는 단계;상기 터널 절연막에 질소를 주입하는 단계;상기 터널 절연막 상에 전하 저장막, 블로킹 절연막 및 도전막을 적층하여 상기 터널 절연막, 전하 저장막 블로킹 절연막 및 도전막이 적층된 게이트 적층막을 형성하는 단계;상기 게이트 적층막을 식각하여 게이트 패턴을 형성하는 단계; 및상기 게이트 패턴의 측벽에 노출된 상기 전하 저장막의 가장자리를 산화시키는 단계를 포함하는 반도체 소자의 제조 방법.
- 제 3 항에 있어서,상기 전하 저장막 가장자리를 산화시키는 단계는 오존(O3) 처리를 포함하는 반도체 소자의 제조 방법.
- 반도체 기판 상에 라디칼 산화 공정으로 터널 절연막을 형성하는 단계;상기 터널 절연막에 질소를 주입하는 단계;상기 터널 절연막 상에 전하 저장막, 블로킹 절연막 및 도전막을 적층하는 단계;상기 도전막을 식각하는 단계;상기 도전막의 측벽에 라디칼 차단막을 형성하는 단계;상기 도전막 및 상기 라디칼 차단막을 마스크로 상기 블로킹 절연막 및 상기 전하 저장막을 식각하여 게이트 패턴을 형성하는 단계; 및상기 게이트 패턴을 형성하는 단계에서 발생한 오염물을 제거하기 위하여 오존(O3) 처리하는 단계를 포함하는 반도체 소자의 제조 방법.
- 제 1 항 또는 제 3 항에 있어서,상기 게이트 적층막을 식각하여 게이트 패턴을 형성하는 단계는상기 도전막을 식각하는 단계;상기 도전막의 측벽에 라디칼 차단막을 형성하는 단계;상기 도전막 및 상기 라디칼 차단막을 마스크로 상기 블로킹 절연막 및 상기 전하 저장막을 식각하는 단계를 포함하는 반도체 소자의 제조 방법.
- 제 6 항에 있어서,상기 라디칼 차단막을 형성하는 단계는상기 식각된 도전막 표면에 화학 기상 증착(CVD : Chemical Vapor Deposition) 방법으로 산화막을 증착하는 단계를 포함하는 반도체 소자의 제조 방법.
- 제 7 항에 있어서,상기 산화막은 30Å 내지 150Å의 두께로 증착되는 반도체 소자의 제조 방법.
- 제 2 항, 제 4 항 또는 제 5 항에 있어서,상기 오존(O3)처리 단계 이 후, 상기 게이트 패턴의 표면을 라디칼 산화시키는 단계를 더 포함하는 반도체 소자의 제조 방법.
- 제 9 항에 있어서,상기 게이트 패턴의 표면을 라디칼 산화시키는 단계는상온 내지 1000℃의 온도 범위에서 실시되는 상기 오존(O3)처리 단계보다 높은 온도에서 실시되는 반도체 소자의 제조 방법.
- 제 9 항에 있어서,상기 게이트 패턴의 표면을 라디칼 산화시키는 단계는0.1torr 내지 10torr압력에서 O2가스 및 H2가스가 주입되는 습식 열산화를 통해 실시되는 반도체 소자의 제조 방법.
- 제 11 항에 있어서,상기 O2가스는 상기 H2가스가 보다 많은 양으로 주입되는 반도체 소자의 제조 방법.
- 제 2 항, 제 4 항 또는 제 5 항에 있어서,상기 오존(O3) 처리시 생성되는 오존의 농도는 10mg/cm3 내지 500mg/cm3인 반도체 소자의 제조 방법.
- 제 2 항, 제 4 항 또는 제 5 항에 있어서,상기 오존(O3) 처리시 공정 온도는 상온 내지 1000℃인 반도체 소자의 제조 방법.
- 제 2 항, 제 4 항 또는 제 5 항에 있어서,상기 오존(O3) 처리시 공정 압력은 0.1torr 내지 760torr인 반도체 소자의 제조 방법.
- 제 2 항, 제 4 항 또는 제 5 항에 있어서,상기 오존(O3) 처리시 1ℓ/min 내지 50ℓ/min의 O2 가스가 주입되는 반도체 소자의 제조 방법.
- 제 2 항, 제 4 항 또는 제 5 항에 있어서,상기 오존(O3) 처리시 O2 가스 및 H2O 가스가 주입되는 반도체 소자의 제조 방법.
- 제 5 항에 있어서,상기 라디칼 차단막을 형성하는 단계는상기 식각된 도전막 표면에 화학 기상 증착(CVD : Chemical Vapor Deposition) 방법으로 산화막을 증착하는 단계를 포함하는 반도체 소자의 제조 방법.
- 제 18 항에 있어서,상기 산화막은 30Å 내지 150Å의 두께로 증착되는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070140223A KR100978180B1 (ko) | 2007-12-28 | 2007-12-28 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070140223A KR100978180B1 (ko) | 2007-12-28 | 2007-12-28 | 반도체 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090072187A KR20090072187A (ko) | 2009-07-02 |
| KR100978180B1 true KR100978180B1 (ko) | 2010-08-25 |
Family
ID=41329440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070140223A KR100978180B1 (ko) | 2007-12-28 | 2007-12-28 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100978180B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040043933A (ko) * | 2002-11-20 | 2004-05-27 | 광주과학기술원 | 고유전율 절연막 형성방법 |
| KR20060097086A (ko) * | 2005-03-09 | 2006-09-13 | 주식회사 하이닉스반도체 | 플래쉬 메모리소자의 제조방법 |
| KR100786707B1 (ko) * | 2006-12-21 | 2007-12-18 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 이의 제조 방법 |
-
2007
- 2007-12-28 KR KR1020070140223A patent/KR100978180B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040043933A (ko) * | 2002-11-20 | 2004-05-27 | 광주과학기술원 | 고유전율 절연막 형성방법 |
| KR20060097086A (ko) * | 2005-03-09 | 2006-09-13 | 주식회사 하이닉스반도체 | 플래쉬 메모리소자의 제조방법 |
| KR100786707B1 (ko) * | 2006-12-21 | 2007-12-18 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 이의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090072187A (ko) | 2009-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10573513B2 (en) | Semiconductor structures including liners comprising alucone and related methods | |
| KR100644397B1 (ko) | 박막 처리방법 및 이를 이용한 불 휘발성 메모리 셀의제조방법 | |
| TWI220279B (en) | Method for fabricating a semiconductor device having an ONO film | |
| US20090325369A1 (en) | Semiconductor device and method of fabricating the same | |
| JP2006173558A (ja) | 半導体素子のキャパシタ製造方法 | |
| KR100616498B1 (ko) | 폴리/텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법 | |
| KR100567624B1 (ko) | 반도체 장치의 제조 방법 | |
| US11223014B2 (en) | Semiconductor structures including liners comprising alucone and related methods | |
| US20100283098A1 (en) | Nonvolatile semiconductor memory device and a method of manufacturing the same | |
| KR100757323B1 (ko) | 전하 트랩형 비휘발성 메모리 장치 및 그 제조 방법 | |
| US8241982B2 (en) | Semiconductor device manufacturing method | |
| KR100978180B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20070018223A (ko) | 반도체 소자의 제조방법 | |
| CN110085596B (zh) | 三维存储器及其制备方法、及电子设备 | |
| KR100968420B1 (ko) | 텅스텐/폴리실리콘 게이트를 채용한 반도체소자의 텅스텐오염 제거방법 | |
| KR100826978B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100340867B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR100799057B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR100370133B1 (ko) | 프레쉬 메모리 소자 제조 방법 | |
| KR100987867B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR100609045B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100702134B1 (ko) | 반도체소자의 커패시터 형성 방법 | |
| KR100997432B1 (ko) | 반도체 소자의 제조방법 | |
| KR20100076568A (ko) | 전하트랩형 비휘발성 메모리 장치 제조 방법 | |
| KR20110119048A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |