CN110085596B - 三维存储器及其制备方法、及电子设备 - Google Patents

三维存储器及其制备方法、及电子设备 Download PDF

Info

Publication number
CN110085596B
CN110085596B CN201910249860.1A CN201910249860A CN110085596B CN 110085596 B CN110085596 B CN 110085596B CN 201910249860 A CN201910249860 A CN 201910249860A CN 110085596 B CN110085596 B CN 110085596B
Authority
CN
China
Prior art keywords
hydrophobic coating
epitaxial structure
channel hole
channel
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910249860.1A
Other languages
English (en)
Other versions
CN110085596A (zh
Inventor
王启光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201910249860.1A priority Critical patent/CN110085596B/zh
Publication of CN110085596A publication Critical patent/CN110085596A/zh
Application granted granted Critical
Publication of CN110085596B publication Critical patent/CN110085596B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供一种三维存储器及其制备方法、及电子设备。所述三维存储器的制备方法包括：提供晶圆结构，其中，所述晶圆结构具有沟道孔，所述沟道孔内形成有外延结构；在所述外延结构上形成疏水涂层；在所述沟道孔内形成电荷存储层，所述疏水涂层使所述电荷存储层形成在所述沟道孔的侧壁；去除所述疏水涂层，以使所述沟道孔露出所述外延结构；在所述电荷存储层与所述外延结构上形成沟道层。本发明解决了沟道层与外延结构(SEG)接触不良所导致沟道整体电阻值(RS)偏高，甚至导致沟道导通失败，进而影响器件的电性能的技术问题。

Description

三维存储器及其制备方法、及电子设备
技术领域
本发明涉及半导体器件技术领域，特别涉及一种三维存储器及其制备方法、及电子设备。
背景技术
电荷俘获型三维存储器(CTM)由于高存储密度，高稳定性和成熟的制备工艺而成为存储器闪存(flash)主流结构。
然而由于沟道孔的孔径(CD)和栅极叠层厚度限制，外延结构(SEG)暴露面积有限，沟道层与外延结构(SEG)接触不良容易导致沟道整体电阻值(RS)偏高，甚至导致沟道导通失败，进而影响器件的电性能，如编程/擦除速度等多个参数。
发明内容
本发明的目的在于提供一种三维存储器及其制备方法、及电子设备，以解决沟道层与外延结构(SEG)接触不良所导致沟道整体电阻值(RS)偏高，甚至导致沟道导通失败，进而影响器件的电性能的技术问题。
本发明提供一种三维存储器的制备方法，包括：
提供晶圆结构，其中，所述晶圆结构具有沟道孔，所述沟道孔内形成有外延结构；
在所述外延结构上形成疏水涂层；
在所述沟道孔内形成电荷存储层，所述疏水涂层使所述电荷存储层形成在所述沟道孔的侧壁；
去除所述疏水涂层，以使所述沟道孔露出所述外延结构；
在所述电荷存储层与所述外延结构上形成沟道层。
其中，“在所述外延结构上形成疏水涂层”包括：
在所述沟道孔的侧壁以及所述外延结构上形成疏水涂层，去除所述沟道孔侧壁的所述疏水涂层，以使所述疏水涂层形成于所述外延结构上。
其中，“去除所述沟道孔侧壁的所述疏水涂层”包括：
在所述疏水涂层上添加去除液，所述去除液选择性地与所述沟道孔侧壁的材料反应，以使所述沟道孔侧壁的所述疏水涂层去除。
其中，“在所述沟道孔的侧壁以及所述外延结构上形成疏水涂层”包括：
将所述晶圆结构浸入疏水涂层前驱体溶液，干燥所述晶圆结构上的所述疏水涂层前驱体溶液以形成位于所述沟道孔的侧壁以及所述外延结构上的所述疏水涂层。
其中，“在所述沟道孔的侧壁以及所述外延结构上形成疏水涂层”还包括：
在所述外延结构的表面上涂覆疏水涂层前驱体溶液，并干燥所述疏水涂层前驱体溶液以形成位于所述沟道孔的侧壁以及所述外延结构上的所述疏水涂层。
其中，所述疏水涂层前驱体溶液的溶质包括三氯硅烷，溶剂包括有机溶剂。
其中，所述疏水涂层前驱体溶液的溶质包括疏水性硅烷偶联剂，溶剂包括有机溶剂。
其中，所述溶质在所述溶剂内的反应时间为5分钟-1小时。
其中，所述溶质在所述溶剂内的反应温度为30-80度。
其中，所述疏水性硅烷偶联剂包括氟基、多烷基或苯基代硅烷、五氟乙基三甲氧基硅烷、十六烷基三甲氧基硅烷、以及苯基三乙基硅烷中的一种或多种。
其中，去除所述疏水涂层之后且在形成所述沟道层之前，所述方法还包括：
在所述电荷存储层与所述外延结构上形成保护层；
刻蚀所述外延结构上的所述保护层，以使所述沟道孔露出所述外延结构；
去除所述保护层。
其中，所述提供晶圆结构包括：
提供衬底；
在所述衬底上形成堆叠结构；
在所述堆叠结构上形成所述沟道孔，所述沟道孔使得所述衬底露出；
在所述沟道孔内填充所述外延结构。
本发明提供一种三维存储器，包括：
晶圆结构，其中，所述晶圆结构具有沟道孔，所述沟道孔内形成有外延结构；
电荷存储层，所述电荷存储层形成在所述沟道孔的侧壁且与所述外延结构之间存在缝隙；
沟道层，所述沟道层形成在所述电荷存储层与所述外延结构上且填充所述缝隙。
其中，所述沟道层完全填充所述缝隙。
其中，所述缝隙的宽度为
Figure BDA0002012096230000031
之内。
其中，所述晶圆结构包括衬底，形成于所述衬底上的堆叠结构，所述堆叠结构具有所述沟道孔，所述沟道孔内设有延伸至所述衬底的所述外延结构。
其中，所述堆叠结构为绝缘层与栅极牺牲层交替层叠的叠层。
本发明提供一种电子设备，包括处理器和上述的三维存储器，所述处理器用于向所述三维存储器中写入数据和读取数据。
综上所述，本申请通过疏水涂层形成在外延结构上，电荷存储层只能形成在沟道孔的侧壁，而不会形成在外延结构上，进而外延结构上的电荷存储层不会出现L foot结构，避免由于电荷存储层没有刻蚀完全，外延结构暴露不足的技术问题。从而在形成沟道层之后，沟道层将直接与外延结构连接，形成完整沟道结构，沟道层与外延结构(SEG)接触良好，沟道整体电阻值(RS)较低，器件的电性能良好。本申请解决了由于沟道孔的孔径(CD)和堆叠结构厚度限制，在沟道孔内的外延结构(SEG)上容易出现L foot结构，或者沟道孔底部外延结构(SEG)上仍然残留大量的电荷存储层，导致外延结构(SEG)暴露面积有限，甚至未能完全暴露，沟道层不能与外延结构(SEG)接触的技术问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1-2为传统方法制备的三维存储器件的示意图。
图3是本发明提供的一种三维存储器的制备方法流程示意图。
图4是图3中晶圆结构的结构示意图。
图5是图4中晶圆结构的沟道孔内填充外延结构的结构示意图。
图6是图5中的外延结构上形成疏水涂层的结构示意图。
图7是图6中的外延结构上形成电荷存储层的结构示意图。
图8是图7中去除疏水涂层的结构示意图。
图9是图8中的电荷存储层与外延结构上形成保护层的结构示意图。
图10是图9中刻蚀外延结构上的保护层的结构示意图。
图11是图10中去掉保护层的结构示意图。
图12是图11中的电荷存储层与外延结构上形成沟道层的结构示意图。
图13是本发明实施例提供的电子设备的结构上会示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在描述本发明的具体实施方式之前，先简单介绍下传统的制备三维存储器的方法。其过程一般包括：在衬底102上形成堆叠结构103，然后在堆叠结构103上沉积硬掩膜、抗反射膜以及光阻层，首先光刻光阻层以形成图案化的光阻层，以图案化的光阻层为掩膜光刻抗反射膜与硬掩膜，硬掩膜形成图案化的硬掩膜，图案化的光阻层以及抗反射膜在光刻的过程中被消耗。再以图案化的硬掩膜刻蚀堆叠结构103，形成沟道孔101，且使得沟道孔101露出衬底，在沟道孔101内形成外延结构20，在沟道孔101中沿其侧壁向孔中心方向依次形成位于外延结构20上的电荷存储层40与保护层，刻蚀沟道孔101底部的电荷存储层40与保护层，以露出外延结构20，然后去除保护层，在外延结构20与沟道孔101侧壁上形成沟道层50。但是由于沟道孔101的孔径(CD)和堆叠结构103厚度的限制，在沟道孔101内的外延结构(SEG)20上容易出现L foot结构(图1中A结构)，或者沟道孔101底部的外延结构(SEG)20上仍然残留大量的电荷存储层40(图2中B结构)，导致外延结构(SEG)20暴露面积有限，甚至未能完全暴露，沟道层50不能与外延结构(SEG)20接触。从而在外延结构(SEG)20暴露面积有限时，沟道层50与外延结构(SEG)20容易接触不良，进而导致沟道整体电阻值(RS)偏高，影响器件的电性能。
基于上述问题，本发明提供一种三维存储器的制备方法。请参阅图3，图3为本发明提供的一种三维存储器的制备方法的流程图。本申请通过疏水涂层30形成在外延结构20上，电荷存储层40只能形成在沟道孔101的侧壁，而不会形成在外延结构20上，进而外延结构20上的电荷存储层40不会出现L foot结构，更不会出现由于电荷存储层40没有刻蚀完全，外延结构20不会暴露的技术问题。
三维存储器的制备方法的过程在图3中示出。如图3所示，该方法可以大致概括为如下过程：提供晶圆结构10(S1)，形成疏水涂层30(S2)，形成电荷存储层40(S3)，去除疏水涂层30(S4)，以及形成沟道层50(S5)。以下将分别描述。
该方法首先执行S1的操作，提供晶圆结构10。
S1，请参阅图4-5，提供晶圆结构10，其中，晶圆结构10具有沟道孔101，沟道孔101内形成有外延结构20。在一个具体的实施例中，沟道孔101的直径在60nm-200nm之间。
在步骤S1中，晶圆结构10的具体制成方法包括S11-S14：
S11，提供衬底102。衬底102的材质例如为硅，当然还可以为其他含硅的衬底102，例如绝缘体上有硅(Silicon On Insulator，SOI)、SiGe、Si:C等，该衬底102内可通过离子注入等工艺形成了器件所需的p-型/n-型或深或浅的各种势阱。
S12，在衬底102上形成堆叠结构103。堆叠结构103为绝缘层103a和栅极牺牲层103b交替层叠的叠层。可以采用化学气相沉积(Chemical Vapor Deposition，CVD)、原子层沉积(Atomic Layer Deposition，ALD)或其他合适的沉积方法，依次在衬底102上交替沉积。绝缘层103a例如由氧化硅构成，栅极牺牲层103b例如由氮化硅构成，其会在后续工艺中会被金属替换而作为栅极层。绝缘层103a还可以为氮氧化硅等，栅极牺牲层103b还可以为无定型硅、多晶硅、氧化铝等。
S13，在堆叠结构103上形成沟道孔101，沟道孔101使得衬底102露出。沟道孔101贯穿堆叠结构103到达衬底102。
S14，请参阅图5，在沟道孔101内填充外延结构20。在本步骤中，外延结构20的示例性材料为硅，但不限于此。
在上述S1之后，根据本发明实施例的方法继续执行S2，以形成疏水涂层30。
S2，请参阅图6，在外延结构20上形成疏水涂层30。在本步骤中，疏水涂层30不是很致密，也不是很厚，疏水涂层30的大致厚度在
Figure BDA0002012096230000061
以内。
外延结构20上的疏水涂层30的具体的形成方式为：在沟道孔101的侧壁以及外延结构20上形成疏水涂层30，去除沟道孔101侧壁的疏水涂层30，进而形成只停留在外延结构20上的疏水涂层30。
去除沟道孔101侧壁的疏水涂层30的方法为：在疏水涂层30上添加去除液，去除液选择性地与沟道孔101侧壁的材料反应，以使沟道孔101侧壁的疏水涂层30去除。如：去除方法可采用酸法刻蚀，去除液可选择酸性刻蚀液，酸性刻蚀液选择性地与沟道孔101侧壁的少量SiO2/SiN发生反应，由于疏水涂层30不会很致密，酸性刻蚀液会透过疏水涂层30缓慢刻蚀沟道孔101侧壁的表面，即与SiO2/SiN发生反应，使附着于沟道孔101侧壁上的疏水涂层30脱落，从而将疏水涂层30带走，从而暴露出沟道孔101侧壁，此时沟道孔101侧壁的亲水基团暴露，容易使得后续的电荷存储层40形成，而外延结构20(SEG)不与酸性刻蚀液发生反应，从而外延结构20(SEG)的表面仍覆盖有疏水涂层30。
沟道孔101的侧壁以及外延结构20上的疏水涂层30的形成方式可以包括但不限于如下两种。
方式一：将晶圆结构10浸入疏水涂层前驱体溶液，干燥晶圆结构10上的疏水涂层前驱体溶液以形成位于沟道孔101的侧壁以及外延结构20上的疏水涂层30。
方式二：在沟道孔101的侧壁以及外延结构20的表面上涂覆疏水涂层溶液，并干燥所述疏水涂层前驱体溶液以形成位于所述沟道孔101的侧壁以及所述外延结构20上的所述疏水涂层30。
至于疏水涂层前驱体溶液的成分可以有两种构成方式。
方式一：疏水涂层前驱体溶液的溶质包括三氯取代多烷基硅烷(CH3(CH2)xCH2SiCl3,x为6～10)，溶剂包括有机溶剂。有机溶剂包括多氯硅烷、乙醇等。干燥所述疏水涂层前驱体溶液的温度大致为100℃左右，使疏水涂层30致密化。
方式二：所述疏水涂层前驱体溶液的溶质包括疏水性硅烷偶联剂，溶剂包括有机溶剂。也就是说，疏水涂层前驱体溶液为疏水性硅烷偶联剂溶解在有机溶剂内所形成，疏水性硅烷偶联剂在有机溶剂内的反应时间为5分钟-1小时，反应温度为30-80度，当疏水涂层前驱体溶液黏附在在沟道孔101的侧壁以及外延结构20的表面上时，烘干疏水涂层前驱体溶液以形成疏水涂层30，烘干的温度大致为100℃左右。疏水性硅烷偶联剂包括氟基、多烷基或苯基代硅烷、五氟乙基三甲氧基硅烷、十六烷基三甲氧基硅烷、以及苯基三乙基硅烷中的一种或多种。有机溶剂包括多氯硅烷、乙醇等。具体为，疏水性硅烷偶联剂与沟道孔101侧壁上的硅基材料(SiO2/SiN)发生反应，进而形成沟道孔101侧壁上的疏水涂层30。
在上述S2之后，根据本发明实施例的方法进行到后续的S3和S4，以形成电荷存储层40并去除疏水涂层30。
S3，请继续参阅图7，在沟道孔101内形成电荷存储层40，疏水涂层30使电荷存储层40形成在沟道孔101的侧壁上。具体为，由于疏水涂层30形成在外延结构20上，电荷存储层40需形成在沟道孔101的侧壁上，在电荷存储层40的形成过程中，外延结构20上的疏水涂层30阻挡了电荷存储层40形成在外延结构20上，而只能形成在沟道孔101的侧壁上。电荷存储层40的形成方法可以采用化学气相沉积化学气相沉积(Chemical Vapor Deposition，CVD)、原子层沉积(Atomic Layer Deposition，ALD)或其他合适的沉积方法。电荷存储层40包括沿沟道孔101的侧壁向孔中心的阻挡绝缘层401、电荷捕获层402和隧穿绝缘层403。由于阻挡绝缘层401和隧穿绝缘层403的示例性材料为氧化硅，电荷捕获层402的示例性材料为氮化硅。因此，电荷存储层40形成了氧化硅-氮化硅-氧化硅(ONO)的叠层结构。可以理解的是，阻挡绝缘层401、电荷捕获层402以及隧穿绝缘层403可以选择其他材料，在此不做限定。
S4，请参阅图8，去除疏水涂层30，以使沟道孔101露出外延结构20。具体为，疏水涂层30无论采用哪一种的疏水涂层前驱体溶液形成，在电荷存储层40的形成过程中，电荷存储层40在疏水涂层30上均会有少量存在，若疏水涂层30通过第一种的疏水涂层前驱体溶液形成，则通过电荷存储层40的退火处理(ONO ANL)去除疏水涂层30，且在去除疏水涂层30的同时，也可以将疏水涂层30上的少量电荷存储层40去除；且在疏水涂层30去除后，外延结构20(SEG)表面与电荷存储层40之间会有少许缝隙70。若疏水涂层30通过第二种的疏水涂层前驱体溶液形成，通过少量外延结构20(SEG)湿法刻蚀，可以去除SEG表面疏水基团，同时去除疏水涂层30表面少量的电荷存储层40，如果是疏水基团表面改性，则上述缝隙70不明显，仅去除沟道孔101开口处疏水基团即可。在本实施例中，缝隙的宽度为
Figure BDA0002012096230000081
之内，根据具体应用场景和实际需要，该缝隙可以具有其他宽度。若缝隙70的宽度在
Figure BDA0002012096230000082
之内，缝隙70不明显，基本可视为缝隙70不存在。
在执行S3和S4之后，根据本发明实施例的方法进行到S5，以形成沟道层50。
S5，请参阅图12，在电荷存储层40与外延结构20上形成沟道层50。沟道层50的示例性材料为多晶硅，在此不做限定。
请参阅图9，作为一种实现方式，在形成沟道层50之前，先在电荷存储层40与外延结构20上形成保护层60。保护层60的示例性材料为多晶硅。因此，电荷存储层40与保护层60形成了多晶硅-氧化硅-氮化硅-氧化硅(SONO)的叠层结构。可以理解的是，这些层可以选择其他材料。
请参阅图10，刻蚀外延结构20上的保护层60，以使沟道孔101露出外延结构20。
请参阅图11，去除保护层60。
在去除保护层60之后，在电荷存储层40与外延结构20上形成沟道层50。
保护层60的主要作用在于：(1)刻蚀时，保护层60可避免沟道孔101内的电荷存储层40受到影响；(2)刻蚀外延结构20上的保护层60时，保护层60还能起到掩膜的作用。
其中，保护层60可以通过在一定温度下(例如温度在30-300℃)旋涂保护材料形成。旋涂法可保障保护材料充分填充到沟道孔101内。其中，保护材料包括碳(如无定形碳)、含碳有机物(如葡萄糖，优选为含碳聚合物，如聚丙烯酸等)聚合物、光阻等。保护层60的去除可通过氧气下灰化处理实现。
在去除保护层60之后，电荷存储层40与外延结构20之间的缝隙70仍然存在，在形成沟道层50时，沟道层50会填充缝隙70。优选地，沟道层50完全填充缝隙70。且当沟道层50填充缝隙70时，增大了沟道层50与外延结构20的连接面积，提高了三维存储器100的电性能，且当沟道层50完全填充缝隙70时，进一步增大了沟道层50与外延结构20的连接面积，进一步提高了三维存储器100的电性能。
可以理解的，在其他实施例中，若在形成保护层60时，保护层60填充缝隙70，且在去除电荷存储层40与外延结构20之间缝隙70内的保护层60时，保护层60无法去除或没有去除干净，缝隙70由于填充有未去除的保护层60而不存在。
从而，本申请通过疏水涂层30形成在外延结构20上，电荷存储层40只能形成在沟道孔101的侧壁，而不会形成在外延结构20上，进而外延结构20上的电荷存储层40不会出现L foot结构，更不会出现由于电荷存储层40没有刻蚀完全，外延结构20不会暴露的技术问题。从而在形成沟道层50之后，沟道层50将直接与外延结构20连接，形成完整沟道结构，沟道层50与外延结构20(SEG)接触良好，沟道整体电阻值(RS)较低，器件的电性能良好。本申请解决了由于沟道孔101的孔径(CD)和堆叠结构厚度限制，在沟道孔101内的外延结构20(SEG)上容易出现L foot结构，或者沟道孔101底部外延结构20(SEG)上仍然残留大量的电荷存储层40，导致外延结构20(SEG)暴露面积有限，甚至未能完全暴露，沟道层50不能与外延结构20(SEG)接触，沟道整体电阻值(RS)偏高，甚至沟道层50与外延结构20导通失败，三维存储器100件的编擦速度等多个参数受到影响的技术问题。
且即使本申请在形成有保护层60之后，才形成沟道层50，本申请也只需要刻蚀外延结构20上的保护层60即可，无需刻蚀外延结构20上的电荷存储层40，也不会出现L foot结构，也不会出现沟道孔101底部外延结构20(SEG)未能完全暴露的技术问题。
本申请中，由于电荷存储层40与外延结构20之间的缝隙70，增大了沟道层50与外延结构20的连接面积，提高了三维存储器100的电性能，使得沟道整体电阻值(RS)较低，三维存储器100的编程/擦除速度等多个参数较好。
请参阅图12，除了上述三维存储器的制备方法，本发明实施例还提供了一种三维存储器100。本发明实施例的三维存储器100及三维存储器的制备方法都可以实现本发明的优点，二者可以一起使用，当然也可以单独使用，本发明对此没有特别限制。例如，作为一种选择，下文提供的三维存储器100可由上述的三维存储器制备方法所形成。所述三维存储器100包括：
晶圆结构10，其中，晶圆结构10具有沟道孔101，沟道孔101内形成有外延结构20。晶圆结构10包括衬底102，形成于衬底102上的堆叠结构103，堆叠结构103具有沟道孔101，沟道孔101内设有延伸至衬底102的外延结构20。也就是说，堆叠结构103内嵌设有延伸至衬底102的外延结构20。
电荷存储层40，电荷存储层40形成在沟道孔101的侧壁且与外延结构20之间存在缝隙70。
沟道层50，沟道层50形成在电荷存储层40与外延结构20上且填充缝隙70。优选地，沟道层50完全填充缝隙70。
至于该三维存储器100件的效果及各结构已在上文有介绍，这里不再描述。
请参阅图13，除了上述三维存储器100的制备方法及其三维存储器100，本发明还提供一种电子设备。电子设备包括处理器90和上述的三维存储器100，处理器90用于向三维存储器100中写入数据和读取数据。
以上所揭露的仅为本发明较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。

Claims (17)

1.一种三维存储器的制备方法，其特征在于，包括：
提供晶圆结构，其中，所述晶圆结构具有沟道孔，所述沟道孔内形成有外延结构；
在所述外延结构上形成疏水涂层；
在所述沟道孔内形成电荷存储层，所述疏水涂层使所述电荷存储层形成在所述沟道孔的侧壁；
去除所述疏水涂层，以使所述沟道孔露出所述外延结构；
在所述电荷存储层与所述外延结构上形成沟道层。
2.根据权利要求1所述的三维存储器的制备方法，其特征在于，“在所述外延结构上形成疏水涂层”包括：
在所述沟道孔的侧壁以及所述外延结构上形成疏水涂层，去除所述沟道孔侧壁的所述疏水涂层，以使所述疏水涂层形成于所述外延结构上。
3.根据权利要求2所述的三维存储器的制备方法，其特征在于，“去除所述沟道孔侧壁的所述疏水涂层”包括：
在所述疏水涂层上添加去除液，所述去除液选择性地与所述沟道孔侧壁的材料反应，以使所述沟道孔侧壁的所述疏水涂层去除。
4.根据权利要求2所述的三维存储器的制备方法，其特征在于，“在所述沟道孔的侧壁以及所述外延结构上形成疏水涂层”包括：
将所述晶圆结构浸入疏水涂层前驱体溶液，干燥所述晶圆结构上的所述疏水涂层前驱体溶液以形成位于所述沟道孔的侧壁以及所述外延结构上的所述疏水涂层。
5.根据权利要求2所述的三维存储器的制备方法，其特征在于，“在所述沟道孔的侧壁以及所述外延结构上形成疏水涂层”还包括：
在所述外延结构的表面上涂覆疏水涂层前驱体溶液，并干燥所述疏水涂层前驱体溶液以形成位于所述沟道孔的侧壁以及所述外延结构上的所述疏水涂层。
6.根据权利要求2所述的三维存储器的制备方法，其特征在于，所述疏水涂层前驱体溶液的溶质包括三氯取代多烷基硅烷，溶剂包括有机溶剂。
7.根据权利要求2所述的三维存储器的制备方法，其特征在于，所述疏水涂层前驱体溶液的溶质包括疏水性硅烷偶联剂，溶剂包括有机溶剂。
8.根据权利要求7所述的三维存储器的制备方法，其特征在于，所述溶质在所述溶剂内的反应时间为5分钟-1小时。
9.根据权利要求7所述的三维存储器的制备方法，其特征在于，所述溶质在所述溶剂内的反应温度为30-80度。
10.根据权利要求7所述的三维存储器的制备方法，其特征在于，所述疏水性硅烷偶联剂包括氟基、多烷基或苯基代硅烷、五氟乙基三甲氧基硅烷、十六烷基三甲氧基硅烷、以及苯基三乙基硅烷中的一种或多种。
11.根据权利要求1所述的三维存储器的制备方法，其特征在于，去除所述疏水涂层之后且在形成所述沟道层之前，所述方法还包括：
在所述电荷存储层与所述外延结构上形成保护层；
刻蚀所述外延结构上的所述保护层，以使所述沟道孔露出所述外延结构；
去除所述保护层。
12.根据权利要求1所述的三维存储器的制备方法，其特征在于，所述提供晶圆结构包括：
提供衬底；
在所述衬底上形成堆叠结构；
在所述堆叠结构上形成所述沟道孔，所述沟道孔使得所述衬底露出；
在所述沟道孔内填充所述外延结构。
13.一种三维存储器，其特征在于，包括：
晶圆结构，其中，所述晶圆结构具有沟道孔，所述沟道孔内形成有外延结构；
电荷存储层，所述电荷存储层形成在所述沟道孔的侧壁且与所述外延结构之间存在缝隙；所述缝隙由去除所述外延结构上的疏水涂层所形成；所述缝隙的宽度为
Figure FDF0000014342700000021
之内；以及
沟道层，所述沟道层形成在所述电荷存储层与所述外延结构上且填充所述缝隙；
其中，所述电荷存储层为仅形成在所述沟道孔的侧壁上的沿所述侧壁向所述沟道孔的孔中心布置的阻挡绝缘层、电荷捕获层和隧穿绝缘层。
14.根据权利要求13所述的三维存储器，其特征在于，所述沟道层完全填充所述缝隙。
15.根据权利要求13所述的三维存储器，其特征在于，所述晶圆结构包括衬底，形成于所述衬底上的堆叠结构，所述堆叠结构具有所述沟道孔，所述沟道孔内设有延伸至所述衬底的所述外延结构。
16.根据权利要求15所述的三维存储器，其特征在于，所述堆叠结构为绝缘层与栅极牺牲层交替层叠的叠层。
17.一种电子设备，其特征在于，包括处理器和如权利要求13-16任一项所述的三维存储器，所述处理器用于向所述三维存储器中写入数据和读取数据。
CN201910249860.1A 2019-03-29 2019-03-29 三维存储器及其制备方法、及电子设备 Active CN110085596B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910249860.1A CN110085596B (zh) 2019-03-29 2019-03-29 三维存储器及其制备方法、及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910249860.1A CN110085596B (zh) 2019-03-29 2019-03-29 三维存储器及其制备方法、及电子设备

Publications (2)

Publication Number Publication Date
CN110085596A CN110085596A (zh) 2019-08-02
CN110085596B true CN110085596B (zh) 2022-03-25

Family

ID=67413845

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910249860.1A Active CN110085596B (zh) 2019-03-29 2019-03-29 三维存储器及其制备方法、及电子设备

Country Status (1)

Country Link
CN (1) CN110085596B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110690221B (zh) * 2019-12-11 2020-06-02 长江存储科技有限责任公司 一种沟道结构的制备方法及存储结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160111432A1 (en) * 2013-09-15 2016-04-21 Sandisk Technologies Inc. Single-semiconductor-layer channel in a memory opening for a three-dimensional non-volatile memory device
US20160118397A1 (en) * 2014-10-24 2016-04-28 SanDisk Technologies, Inc. Nand memory strings and methods of fabrication thereof
CN107408559A (zh) * 2015-06-24 2017-11-28 桑迪士克科技有限责任公司 三维存储器装置的金属氧化物阻挡电介质层的差分蚀刻
CN109326600A (zh) * 2018-10-26 2019-02-12 长江存储科技有限责任公司 一种三维存储器件及其制备方法
CN109817634A (zh) * 2019-01-31 2019-05-28 长江存储科技有限责任公司 3d nand存储器及其形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107871744B (zh) * 2017-11-09 2019-03-19 长江存储科技有限责任公司 一种nand串结构及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160111432A1 (en) * 2013-09-15 2016-04-21 Sandisk Technologies Inc. Single-semiconductor-layer channel in a memory opening for a three-dimensional non-volatile memory device
US20160118397A1 (en) * 2014-10-24 2016-04-28 SanDisk Technologies, Inc. Nand memory strings and methods of fabrication thereof
CN107408559A (zh) * 2015-06-24 2017-11-28 桑迪士克科技有限责任公司 三维存储器装置的金属氧化物阻挡电介质层的差分蚀刻
CN109326600A (zh) * 2018-10-26 2019-02-12 长江存储科技有限责任公司 一种三维存储器件及其制备方法
CN109817634A (zh) * 2019-01-31 2019-05-28 长江存储科技有限责任公司 3d nand存储器及其形成方法

Also Published As

Publication number Publication date
CN110085596A (zh) 2019-08-02

Similar Documents

Publication Publication Date Title
KR100407573B1 (ko) 부유 트랩형 비휘발성 메모리 장치 형성 방법
US8629035B2 (en) Method of manufacturing semiconductor device
KR100729911B1 (ko) 반도체 소자의 제조방법
CN109727908B (zh) 3d nand存储器件中导电插塞的形成方法及3d nand存储器件
US8319273B2 (en) Self-aligned charge storage region formation for semiconductor device
JPH11265982A (ja) 使い捨てハ―ド・マスクを使用したトレンチ型キャパシタの製造
CN112750752B (zh) 深沟槽隔离结构的形成方法及半导体器件的形成方法
JP5117906B2 (ja) ナノワイヤトランジスタおよびその製造方法
US10916556B1 (en) Three-dimensional memory device using a buried source line with a thin semiconductor oxide tunneling layer
KR100741876B1 (ko) 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법
CN111463219A (zh) 一种3d nand存储器件及其制造方法
CN110085596B (zh) 三维存储器及其制备方法、及电子设备
JP2002110828A (ja) 望ましいゲートプロファイルを有する半導体装置及びその製造方法
US7871885B2 (en) Manufacturing method of flash memory device
KR20000021503A (ko) 플래쉬 메모리 소자의 제조방법
CN110473877B (zh) 三维存储器的制备方法、三维存储器及电子设备
KR100668509B1 (ko) 비대칭 스텝구조의 게이트를 갖는 반도체소자의 제조 방법
US20070111449A1 (en) Non-volatile memory cell and method for manufacturing the same
CN110391241B (zh) 存储器装置及其制造方法
CN111146201B (zh) 三维存储器及其制备方法
KR100340867B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR100199364B1 (ko) 반도체 소자의 전하저장전극 형성방법
KR20050010229A (ko) 반도체 소자의 제조 방법
KR101030298B1 (ko) 스택 게이트형 플래쉬 메모리 소자의 제조 방법
JP2001093805A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant