CN100341139C - 非挥发性内存元件的制造方法及金属内连线制程 - Google Patents

Abstract

本发明是有关于一种非挥发性内存元件的制造方法及金属内连线制程。该非挥发性内存元件的制造方法，包括在基底上形成由穿隧层、电荷捕捉层、阻障层以及控制闸所构成的堆叠结构，并且在堆叠结构两侧的基底中形成源极/汲极，接着在堆叠结构的侧壁形成氧化硅材质的绝缘间隙壁。然后再在基底表面及堆叠结构的表面形成防UV的衬层，用以防止紫外光穿透至电荷捕捉层。再在防UV的衬层上形成介电层，并在介电层中形成与控制闸极电性连接的接触窗，之后在介电层上形成与接触窗电性连接的导线结构，然后，在介电层以及导线结构的表面形成低表面电荷衬层，降低天线效应对元件的影响。

Description

非挥发性内存元件的制造方法及金属内连线制程

技术领域

本发明涉及一种半导体元件的制造方法，特别是涉及一种非挥发性内存(内存即存储器、记忆体)元件的制造方法及金属内连线制程。

背景技术

非挥发性内存(Nonvolatile memory，内存即存储器、记忆体，以下均称为内存)是应用在各种电子元件的使用上，如储存结构资料、程序资料及其它可以重复存取的资料，而其中一种可重复存取资料的非挥发性内存是称为闪存(Flash)。  闪存是一种可电抹除且可程序只读存储器(Electrically Erasable Programmable Read Only Memory，EEPROM)，其具有可进行多次资料的存入、读取、抹除等动作且存入的资料在断电后也不会消失的优点，所以已成为个人计算机和电子设备所广泛采用的一种内存元件。

典型的闪存是以掺杂的复晶硅制作浮置闸极(Floating Gate)与控制闸极(Control Gate)。当内存进行程序化(Programming)时，分别在源极(source)区、汲极(drain)区与控制闸极上，加上适当的电压将其程序化，则电子会从源极区经由信道(Channel)流向汲极区。在此过程中，将有部分的电子会穿过复晶硅浮置闸极层下方的穿隧氧化层(Tunneling Oxide)，而进入复晶硅浮置闸极层中，并且会均匀分布于整个复晶硅浮置闸极层之中，此种电子穿越穿隧氧化层进入复晶硅浮置闸极层的现象，称为穿隧效应(Tunneling Effect)。闪存一般的操作机制是以信道热电子(ChannelHot-Electron Injection)进行程序化，并且利用Fowler-Nordheim穿隧(F-N Tunneling)进行抹除。但是，若复晶硅浮置闸极层下方的穿隧氧化层有缺陷(Defect)存在，则容易造成元件的漏电流，影响元件的可靠度。

为了解决闪存元件漏电流的问题，目前现有习知的一种方法是利用一电荷捕捉层取代多晶硅浮置闸极，而形成一种由氧化硅/氮化硅/氧化硅(ONO)复合层所构成的堆叠式(Stacked)闸极结构的EEPROM，其中此电荷捕捉层的材质例如是氮化硅。因为电荷捕捉层的材质为氮化硅，且其是作为只读存储器的浮置闸极，所以此种EEPROM亦称为氮化硅只读存储器(NROM)。因为，氮化硅层具有抓住电荷的效果，所以射入氮化硅层之中的电子并不会均匀分布于整个氮化硅层之中，而是以高斯分布的方式集中于氮化硅层的局部区域上。由于射入于氮化硅层的电子仅集中于局部的区域，因此，对于穿隧氧化层其缺陷的敏感度较小，元件漏电流的现象较不易发生。

此外，以氮化硅层取代多晶硅浮置闸极的另一项优点是，在元件程序化时，电子仅会在接近源极或汲极上方的信道局部性地储存。因此，在进行程序化时，可以分别对堆叠式闸极一端的源极区与控制闸极施加电压，而在接近于堆叠式闸极另一端的汲极区的氮化硅层中产生高斯分布的电子，并且也可以分别对堆叠式闸极一端的汲极区与控制闸极施加电压，而在接近于堆叠式闸极另一端的源极区的氮化硅层中产生高斯分布的电子。故而，藉由改变控制闸极与其两侧的源极/汲极区所施加电压，可以在单一的氮化硅层之中存在两群具有高斯分布的电子、单一群具有高斯分布的电子或是不存在电子。因此，此种以氮化硅材质取代浮置闸极的闪存，可以在单一的记忆胞之中写入四种状态，为一种单一记忆胞二位(1 cell 2bit)的闪存。

然而，在一般的氮化硅只读存储器的制造过程中，由于制程环境的影响，例如在电浆增益型化学气相沉积法(PECVD)制程中，电浆(Plasma)会使得电荷沿着金属移动，发生所谓的天线效应(Antenna Effect)，而瞬间的电荷不平衡，将使部分电荷陷于(trap)氧化硅/氮化硅/氧化硅(ONO)复合层中，造成只读存储器元件有不均匀的程序化(Programming)的现象，而会有启始电压分布过大的问题。

值得注意的是，在PECVD制程中所使用的电浆除了会造成天线效应而致使元件的启始电压分布过大外，也有可能使所沉积的薄膜表面上聚集电荷。举例来说，在NROM的金属内连线制程中，通常会利用PECVD沉积一层较致密的绝缘层覆盖于金属导线上，且此绝缘层常用的材质是氧化物或氮化物。然而，PECVD制程中的电浆却会使绝缘层表面聚集电荷，且此绝缘层表面所聚集的电荷会沿着金属导线移动至氧化硅/氮化硅/氧化硅(ONO)复合层的氮化硅层中，因而造成只读存储器元件不均匀的程序化现象，而会有启始电压的分布过大的问题。

此外，在微影制程中通常是以紫外光来进行曝光的动作。然而，在NROM元件中，当紫外光照射到氧化硅/氮化硅/氧化硅(ONO)复合层的氮化硅层中时，却会在氮化硅层中产生电子电洞对，且又因电洞容易流失而存留电子在氮化硅层中，因此同样会造成只读存储器元件不均匀的程序化现象，而会有启始电压的分布过大的问题。

由此可见，上述现有的非挥发性内存元件的制造方法及金属内连线制程仍存在有诸多的缺陷，而亟待加以进一步改进。为了解决现有的非挥发性内存元件的制造方法及金属内连线制程的缺陷，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，此显然是相关业者急欲解决的问题。

有鉴于上述现有的非挥发性内存元件的制造方法及金属内连线制程存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，积极加以研究创新，以期创设一种新的非挥发性内存元件的制造方法及金属内连线制程，能够改进一般现有的非挥发性内存元件的制造方法及金属内连线制程，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。

发明内容

本发明的目的在于，克服现有的非挥发性内存元件的制造方法存在的缺陷，而提供一种新的非挥发性内存元件的制造方法，所要解决的技术问题是使其可以减少因天线效应所产生的电荷造成只读存储器元件形成不均匀的程序化现象，而有启始电压的分布过大的问题，从而更加适于实用，且具有产业上的利用价值。

本发明的另一目的在于，提供一种非挥发性内存元件的制造方法，所要解决的技术问题是使其可以防止紫外光照射至氧化硅/氮化硅/氧化硅(ONO)复合层中的氮化硅层，而可避免电荷聚集于此氮化硅层中。

本发明的再一目的在于，克服现有的金属内连线制程存在的缺陷，而提供一种新的金属内连线制程，所要解决的技术问题是使其可以减少以PECVD制程所形成的绝缘层其表面聚集的电荷量。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种非挥发性内存元件的制造方法，其包括以下步骤：在一基底上依序形成一穿隧材料层、一电荷捕捉材料层、一阻障材料层、一闸极导电层以及一抗反射层；在该抗反射层上形成一图案化的光阻层；以该光阻层为蚀刻罩幕图案化该抗反射层、该闸极导电层、该阻障材料层、该电荷捕捉材料层以及该穿隧材料层，以形成由一穿隧层、一电荷捕捉层、一阻障层以及一控制闸所构成的一堆叠结构，且该堆叠结构上是覆盖设有一图案化的抗反射层；移除该光阻层；在暴露的该控制闸的表面形成一薄氧化层；在该堆叠结构的侧壁形成一绝缘间隙壁，覆盖住该薄氧化层；以及在上述所形成的结构表面形成一防紫外光(UV)衬层。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的非挥发性内存元件的制造方法，其中所述的绝缘间隙壁是为一氧化硅间隙壁。

前述的非挥发性内存元件的制造方法，其中所述的防UV衬层是为一氮化硅衬层。

前述的非挥发性内存元件的制造方法，其中所述的形成该氮化硅衬层的方法包括进行一电浆增益型化学气相沉积制程(PECVD)，且该PECVD的功率是介于370瓦至410瓦，该PECVD的反应气体是包括硅烷、氨气以及氮气，且该硅烷的流量为50sccm至60sccm。

前述的非挥发性内存元件的制造方法，其中所述的抗反射层是为一无机介电材料，因此在移除该光阻层时，该抗反射层不会被移除，且该薄氧化层会形成在该控制闸的侧壁表面

前述的非挥发性内存元件的制造方法，其中所述的抗反射层是为一有机材料，因此在移除该光阻层时，该抗反射层会一并被移除，且该薄氧化层会形成在该控制闸的侧壁以及顶部表面。

前述的非挥发性内存元件的制造方法，其中所述的形成该薄氧化层的方法包括进行一热氧化制程。

前述的非挥发性内存元件的制造方法，其更包括在该堆叠结构两侧的该基底中形成一源极/汲极。

本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种金属内连线制程，其包括以下制程步骤：提供一基底，该基底上已形成有一导电结构；在该基底上形成一介电层，覆盖该导电结构；在该介电层中形成与该导电结构电性连接的一接触窗；在该介电层上形成与该接触窗电性连接的一导线结构；以及在该介电层以及该导线结构的表面形成一低表面电荷衬层。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的金属内连线制程，其中所述的低表面电荷衬层是为一氧化硅衬层或是一氮化硅衬层。

前述的金属内连线制程，其中所述的形成该氧化硅衬层的方法包括进行一电浆增益型化学气相沉积制程(PECVD)，且该PECVD的功率是介于80瓦至120瓦，该PECVD的反应气体是包括硅烷以及一氧化二氮，且该硅烷的流量为20sccm至30sccm。

前述的金属内连线制程，其更包括在该低表面电荷衬层上形成另一介电层。

本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种非挥发性内存元件的制造方法，其包括以下步骤：在一基底上依序形成一穿隧材料层、一电荷捕捉材料层、一阻障材料层、一闸极导电层以及一抗反射层；在该抗反射层上形成一图案化的光阻层；以该光阻层为蚀刻罩幕图案化该抗反射层、该闸极导电层、该阻障材料层、该电荷捕捉材料层以及该穿隧材料层，以形成由一穿隧层、一电荷捕捉层、一阻障层以及一控制闸所构成的一堆叠结构，且该堆叠结构上是覆盖一图案化的抗反射层；移除该光阻层；在暴露的该控制闸的表面形成一薄氧化层；在该堆叠结构两侧的该基底中形成一源极/汲极；在该堆叠结构的侧壁形成一绝缘间隙壁，覆盖住该薄氧化层；在上述所形成的结构表面形成一防紫外光(UV)衬层；在该防UV衬层上形成一介电层；在该介电层中形成与该控制闸电性连接的一接触窗；在该介电层上形成与该接触窗电性连接的一导线结构；以及在该介电层以及该导线结构的表面形成一低表面电荷衬层。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的非挥发性内存元件的制造方法，其中所述的绝缘间隙壁是为一氧化硅间隙壁。

前述的非挥发性内存元件的制造方法，其中所述的防UV衬层是为一氮化硅衬层。

前述的非挥发性内存元件的制造方法，其中所述的形成该氮化硅衬层的方法包括进行一电浆增益型化学气相沉积制程(PECVD)，且该PECVD的功率是介于370瓦至410瓦，该PECVD的反应气体是包括硅烷、氨气以及氮气，且该硅烷的流量为50sccm至60sccm。

前述的非挥发性内存元件的制造方法，其中所述的低表面电荷衬层是为一氧化硅衬层或是一氮化硅衬层。

前述的非挥发性内存元件的制造方法，其中所述的形成该氧化硅衬层的方法包括进行一电浆增益型化学气相沉积制程(PECVD)，且该PECVD的功率是介于80瓦至120瓦，该PECVD的反应气体是包括硅烷以及一氧化二氮，且该硅烷的流量为20sccm至30sccm。

前述的非挥发性内存元件的制造方法，其中所述的抗反射层是为一无机介电材料，因此在移除该光阻层时，该抗反射层并不会被移除，且该薄氧化层会形成在该控制闸的侧壁表面。

前述的非挥发性内存元件的制造方法，其中所述的抗反射层是为一有机材料，因此在移除该光阻层时，该抗反射层会一并被移除，且该薄氧化层会形成在该控制闸的侧壁以及顶部表面。

前述的非挥发性内存元件的制造方法，其中所述的形成该薄氧化层的方法包括进行一热氧化制程。

前述的非挥发性内存元件的制造方法，其更包括在该低表面电荷衬层上形成另一介电层。

本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，为了达到前述发明目的，本发明的主要技术内容如下：

本发明提出一种非挥发性内存元件的制造方法，此方法是首先在基底上依序形成穿隧材料层、电荷捕捉材料层、阻障材料层、闸极导电层以及抗反射层。再在抗反射层上形成图案化的光阻层，然后以光阻层为蚀刻罩幕图案化抗反射层、闸极导电层、阻障材料层、电荷捕捉材料层以及穿隧材料层，以形成由穿隧层、电荷捕捉层、阻障层以及控制闸所构成的堆叠结构。且此堆叠结构上覆盖有一图案化的抗反射层。接着再移除光阻层，并在暴露的控制闸表面形成一薄氧化层。之后在堆叠结构的侧壁形成绝缘间隙壁，并覆盖住薄氧化层。然后，在上述所形成的结构表面形成一防紫外光(UV)衬层，用以防止紫外光穿透至电荷捕捉层，避免在电荷捕捉层中累积电荷。

本发明还提出一种金属内连线制程，其是首先提供已形成有导电结构的基底，然后在基底上形成介电层，覆盖于导电结构上。之后在介电层中形成与基底上的导电结构电性连接的接触窗，再在介电层上形成与接触窗电性连接的导线结构，然后在介电层与导线结构的表面上形成低表面电荷衬层。

本发明还提出另一种非挥发性内存元件的制造方法，此方法是首先在基底上依序形成穿隧材料层、电荷捕捉材料层、阻障材料层、闸极导电层以及抗反射层。再在抗反射层上形成图案化的光阻层，然后以光阻层为蚀刻罩幕图案化抗反射层、闸极导电层、阻障材料层、电荷捕捉材料层以及穿隧材料层，以形成由穿隧层、电荷捕捉层、阻障层以及控制闸所构成的堆叠结构。且此堆叠结构上覆盖有一图案化的抗反射层。接着再移除光阻层，并在暴露的控制闸表面形成一薄氧化层。之后在堆叠结构的侧壁形成绝缘间隙壁，并覆盖住薄氧化层。然后，在上述所形成的结构表面形成一防紫外光(UV)衬层，用以防止紫外光穿透至电荷捕捉层，避免在电荷捕捉层中累积电荷。之后，再在防紫外光衬层上形成介电层，并在介电层中形成与控制闸电性连接的接触窗，之后在介电层上形成与接触窗电性连接的导线结构，然后，在介电层以及导线结构的表面形成低表面电荷衬层。

由上述可知，本发明在堆叠结构的侧壁形成绝缘间隙壁之后，更在绝缘间隙壁以及基底表面形成防紫外光衬层，以防止紫外线穿透至电荷捕捉层，避免电荷累积在电荷捕捉层中。而且，本发明更改变现有习知PECVD制程的参数，以在导线结构上形成低表面电荷衬层，藉以降低天线效应对元件造成不良的影响。

经由上述可知，本发明是关于一种非挥发性内存元件的制造方法及金属内连线制程。该非挥发性内存元件的制造方法，包括在基底上形成由穿隧层、电荷捕捉层、阻障层以及控制闸所构成的堆叠结构，并且在堆叠结构两侧的基底中形成源极/汲极，接着在堆叠结构的侧壁形成氧化硅材质的绝缘间隙壁。然后再在基底表面及堆叠结构的表面形成防UV的衬层，用以防止紫外光穿透至电荷捕捉层。再在防UV的衬层上形成介电层，并在介电层中形成与控制闸极电性连接的接触窗，之后在介电层上形成与接触窗电性连接的导线结构，然后，在介电层以及导线结构的表面形成低表面电荷衬层，降低天线效应对元件的影响。

借由上述技术方案，本发明在堆叠结构的侧壁形成绝缘间隙壁之后，更在绝缘间隙壁以及基底表面形成防紫外光衬层，以防止紫外线穿透至电荷捕捉层，而可避免电荷累积在电荷捕捉层中。而且，本发明更改变了现有习知PECVD制程的参数，以在导线结构上形成低表面电荷衬层，而可降低天线效应对元件造成不良的影响。

本发明可以减少因天线效应所产生的电荷造成只读存储器元件形成不均匀的程序化现象，而有启始电压的分布过大的问题，从而更加适于实用，且具有产业上的利用价值。本发明的非挥发性内存元件的制造方法，可以防止紫外光照射至氧化硅/氮化硅/氧化硅(ONO)复合层中的氮化硅层，而可避免电荷聚集于此氮化硅层中。本发明的金属内连线制程，可以减少以PECVD制程所形成的绝缘层其表面聚集的电荷量。

综上所述，本发明特殊的非挥发性内存元件的制造方法及金属内连线制程，是采用低功率以及低沉积速率的PECVD制程，以形成致密且低表面电荷衬层，以降低天线效应对元件的影响。另外，本发明更采用低功率以及低沉积速率的PECVD制程来形成防紫外光衬层，以阻挡紫外光穿透至电荷捕捉层中。由于本发明的非挥发性内存的制造方法及金属内连线制程是属于简单又不复杂的制造方法，因此不但可以轻易解决上述的问题，又不会增加制程复杂度。其具有上述诸多优点及实用价值，并在同类制造方法及制程中未见有类似的方法及制程公开发表或使用而确属创新，其不论在制造方法、制程或功能上皆有较大改进，在技术上有较大进步，并产生了好用及实用的效果，且较现有的非挥发性内存元件的制造方法及金属内连线制程具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。

附图说明

图1A至图1G是本发明一较佳实施例的一种非挥发性内存元件的制造方法的流程及结构剖面图。

图2A至图2E是本发明另一较佳实施例的一种非挥发性内存元件的制造方法的流程及结构剖面图。

图3A至图3D是本发明一种金属内连线制程的流程剖面图。

100、300：基底       102：穿隧材料层

102a：穿隧层         104：电荷捕捉材料层

104a：电荷捕捉层     105：闸极导电层

105a：控制闸         106：阻障材料层

106a：阻障层                    107：金属硅化物层

108：多晶硅层                   110：抗反射层

110a：图案化的抗反射层          112：图案化的光阻层

113：堆叠(堆栈)结构             114：源极/汲极

116：间隙壁                     118：防UV的衬层

119、119a：薄氧化硅层           120：内层介电材料

122、308：接触窗                126、312：金属层

126a、312a：导线结构            128、314：衬层

302：导电结构                   306：介电层

具体实施方式

以下结合附图及较佳实施例，对依据本发明所提出的非挥发性内存元件的制造方法及金属内连线制程其具体制造加工方法、步骤、结构、特征及其功效，详细说明如后。

图1A至图1G是本发明一较佳实施例的一种非挥发性内存元件的制造方法的流程及结构剖面图。首先，请参阅图1A所示，本发明较佳实施例的非挥发性内存元件的制造方法，是首先在基底100上依序形成穿隧材料层102、电荷捕捉材料层104以及阻障材料层106。其中，基底100的材质例如是硅(Si)，而穿隧材料层102例如是一薄氧化硅层。电荷捕捉材料层104的材质例如是氮化硅，且阻障层材料106的材质例如是氧化硅。

然后，在该阻障材料层106上依序形成多晶硅层108与金属硅化物层107，则多晶硅层108与金属硅化物层107的复合层即为闸极导电层105。之后再在闸极导电层105上形成抗反射层110。其中，多晶硅层108的形成方法例如是化学气相沉积法。金属硅化物层107的形成方法例如是先在多晶硅层108上形成一金属层，再进行一热处理以使金属层与多晶硅层108产生反应，而形成金属硅化物层107。接续，在抗反射层110上形成图案化的光阻层112，其是利用现有传统的微影制程所形成。

请参阅图1B所示，以光阻层为蚀刻罩幕进行蚀刻制程，以将穿隧材料层102、电荷捕捉材料层104、阻障材料层106、闸极导电层105、抗反射层110以及光阻层112图案化，而形成由穿隧层102a/电荷捕捉层104a/阻障层106a(氧化硅氮化硅/氧化硅，ONO)复合层与控制闸105a所构成的堆叠(堆栈)(Stacked)结构113，其中，堆叠结构113上是覆盖有图案化的抗反射层110a。

在上述光阻层112的微影制程的曝光过程中，由于抗反射层110可有效的吸收光线，因此其能够防止曝光光源的入射光与由基底或膜层反射出的光线产生干涉。而且，抗反射层110的材质可以是有机材料或无机介电材料，以下将分别对使用有机材料及无机介电材料作为抗反射层110的制程加以详细说明。在此，若抗反射层110的材质为无机介电材料时，其制程步骤如下：

请参阅图1C所示，移除光阻层112，其中因为图案化的抗反射层110a的材质为无机介电材料，因此在移除光阻层112时并不会将图案化的抗反射层110a移除。之后，在暴露出的控制闸105a表面(即控制闸105a的侧壁)形成薄氧化硅层119。在一较佳实施例中，该薄氧化硅层119的形成方法例如是藉由一热氧化制程，并通入氧气与氮气而形成。在此，薄氧化硅层119以及抗反射层110a可以用来保护控制闸105a避免其在后续制程中受到损害。

请参阅图1D所示，然后在控制闸105a两侧的基底100中形成源极/汲极114。接着，在堆叠结构113的侧壁上形成绝缘间隙壁116。而绝缘间隙壁116的形成方法例如是先以化学气相沉积法(Chemical VaporDeposition，CVD)在基底100上形成共形的介电层(图中未示)，再以非等向性蚀刻法回蚀共形的介电层，以形成绝缘间隙壁116。在此，介电层的材质例如是氧化硅。

请参阅图1E所，进行PECVD制程，在间隙壁116以及基底100的表面上形成防紫外光的衬层118。在一较佳实施例中，该防紫外光的衬层118的材质例如是氮化硅，而且形成该氮化硅材质的防紫外光的衬层118的制程参数包括使用硅烷(SiH4)、氨气(NH3)以及氮气(N2)作为反应气体，其中，该氮气的流量例如是在2600sccm～3000sccm之间，较佳的是2800sccm，氨气的流量例如是在20sccm～30sccm之间，较佳的是25sccm，而硅烷的流量例如是在50sccm～60sccm之间，较佳的是55sccm。进行沉积的环境温度例如是在摄氏380度～摄氏420度之间，较佳的是摄氏400度。制程所使用的功率例如是在370瓦～410瓦之间，较佳的是390瓦。而工作压力例如是在7.0torr～8.0torr之间，较佳的是7.5torr。所沉积的膜厚例如是在180埃～220埃之间，较佳的是200埃。值得注意的是，本发明所使用的制程参数中，硅烷与氨气的流量皆较现有习知技术中所使用的硅烷与氨气的流量小，而且制程所使用的功率也较现有习知技术小，因此本发明所使用的制程参数能够降低薄膜的沉积速率，以形成较致密的薄膜。

以氮化硅材质的防紫外光衬层为例，本发明的防紫外光的衬层118的整体总沉积速率是为每分钟680埃，较现有习知技术中氮化硅层的沉积速率每分钟7000埃慢了许多，因此利用本发明的方法所形成的防紫外光的衬层118较现有技术所沉积的膜层更为致密。所以，当后续制程中使用紫外光进行微影制程时，防紫外光的衬层118能够将紫外光阻挡在其外，使紫外光不会因穿透至电荷捕捉层104a，进而避免电荷聚集在其中。而且，即使防紫外光衬层118可会因紫外光的照射而有电荷累积在防紫外光衬层118中。但是，由于防紫外光衬层118与作为储存资料(捕捉电荷)用的电荷捕捉层104a之间隔有绝缘间隙壁116，因此其不会对电荷捕捉层104a造成影响。

在本发明的一较佳实施例的非挥发性内存元件的制造方法中，更包括在图1E之后继续进行金属内连线制程。请参阅图1F所示，此制程是首先在防紫外光衬层118上形成内层介电材质(Inter-Layer Dielectrics，ILD)120，并在内层介电材质120中形成穿透防紫外光的衬层118以及图案化的抗反射层110a的接触窗122。然后在介电层120及接触窗122上形成金属层126。

请参阅图1G所示，进行微影制程以及蚀刻制程，以将金属层126图案化，例如是图案化为导线结构126a，且导线结构126a藉由接触窗122而与控制闸极105a电性连接。接着进行PECVD制程，以在导线结构126a以及内层介电材质120的表面上形成低表面电荷衬层128，且低表面电荷衬层128的材质例如是氧化硅或氮化硅。以氧化硅为例，其PECVD制程参数包括使用的功率例如是在80瓦～120瓦之间，较佳的是100瓦。而进行沉积的环境温度例如是在摄氏380度～摄氏420度之间，较佳的是摄氏400度。且工作压力例如是在2.0torr～3.0torr之间，较佳的是2.5torr。而所使用的反应气体例如是硅烷以及一氧化二氮，其中硅烷的流量例如是在20sccm～30sccm之间，较佳的是25sccm，一氧化二氮的流量例如是在750sccm～1000sccm之间，较佳的是900sccm。而所沉积的薄膜厚度例如是在900埃～3300埃之间，较佳的是2000埃。值得注意的是，在此所使用的硅烷流量较现有习知技术中的硅烷流量小，且制程功率也较现有习知技术小，所以利用本发明的制程参数能够降低薄膜的沉积速率，以形成较致密的薄膜，其例如是能使沉积速率由习知每分钟12000埃降低至每分钟3800埃。

值得注意的是，一般以PECVD制程所形成的膜层，其表面累积的电荷量与分布情形会与所提供的功率大小以及参与反应的气体的化学性质有关。而在现有习知的PECVD制程中，用以形成氧化硅层的功率通常是为185瓦，且硅烷的流量约通入90sccm。然而，由上述实施例可知，本发明在PECVD制程中所使用的功率以及硅烷流量远比现有习知技术来的小，所以利用本发明的制程参数可减少在衬层128表面所聚集的电荷量，进而可以体降低天线效应对元件造成的不良影响。而且若低表面电荷衬层128的材质是选择氮化硅，则低表面电荷衬层128更具有防止水气渗入的功能。

在本实施例中，测量出低表面电荷衬层128的表面电荷量的方法例如是利用仪器测量衬层128以及基底100的功函数，若两者间的功函数差异大，则表示衬层128的表面电荷多，反之若两者间的功函数差异小，则表示衬层128的表面电荷少。所以藉由测量的数据即可知道，衬层128是否达到所要求的低表面电荷。

此外，在本发明另一较佳实施例中，抗反射层110a的材质例如是有机材料。此实施例是在定义出堆叠结构113(如图1B所示)之后，进行去光阻的制程，而使控制闸105a暴露出来，如图2A所示。在此，由于使用的抗反射层其材质是有机材料，因此在去除光阻层112的过程中，可同时将图案化的抗反射层110a移除。然后，在暴露出的控制闸105a表面形成薄氧化硅层119a，其例如是形成于控制闸105a的顶部及侧壁表面。而薄氧化硅层119a是用以保护控制闸105a免于遭到后续制程的损害。其中，薄氧化硅层119a的材质与形成方法与上述实施例的薄氧化硅层119相似。

而且，本实施例的元件标号与上述实施例相同者，其材质与形成方法皆与上述实施例所述相似，以下将不再赘述。

请参阅图2B所示，在堆叠结构113的两侧的基底100中形成源极/汲极114。再在堆叠结构113的侧壁上形成绝缘间隙壁116，并覆盖控制闸105a侧壁上的薄氧化硅层119a。

请参阅图2C所示，进行PECVD制程，在间隙壁116以及基底100的表面上形成防紫外光的衬层118。请参阅图2D所示，在防紫外光衬层118上形成内层介电材质(Inter-Layer Dielectrics，ILD)120，并在内层介电材质120中形成穿透防紫外光的衬层118以及控制闸105a上表面的薄氮氧化硅层119a的接触窗122。然后在介电层120及接触窗122上形成金属层126。

请参阅图2E所示，进行微影制程以及蚀刻制程，以将金属层126图案化，例如是图案化为导线结构126a，且该导线结构126a藉由接触窗122而与控制闸极105a电性连接。接着进行PECVD制程，以在导线结构126a以及内层介电材质120的表面上形成低表面电荷衬层128。

然而，上述实施例中的金属内连线制程并不限定于非挥发性内存中，该金属内连线制程亦可以应用于其它金属内连线制程，以下将举一实施例进行说明。请参阅图3A所示，提供基底300，且基底300上已形成有导电结构302，其例如是MOS晶体管。接着请参阅图3B所示，在基底300以及导电结构302表面上形成介电层306，并在介电层306中形成接触窗308。请接着参阅图3C所示，在介电层306及接触窗308的上表面上形成金属层312。

请参阅图3D所示，进行蚀刻制程将金属层312图案化，例如是图案化为导线结构312a，且导线结构312a是与接触窗308电性连接。接着进行PECVD制程，以在导线结构312a以及介电层306的表面上形成低表面电荷衬层314，且衬层314的材质例如是氧化硅或氮化硅。以氧化硅为例，其PECVD制程参数包括使用的功率例如是在80瓦～120瓦之间，较佳的是100瓦。而进行沉积的环境温度例如是在摄氏380度～摄氏420度之间，较佳的是摄氏400度。且工作压力例如是在2.0torr～3.0torr之间，较佳的是2.5torr。而所使用的反应气体例如是硅烷以及一氧化二氮，其中硅烷的流量例如是在20sccm～30sccm之间，较佳的是25sccm，一氧化二氮的流量例如是在750sccm～1000sccm之间，较佳的是900sccm。而所沉积的薄膜厚度例如是在900埃～3300埃之间，较佳的是2000埃。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (22)

1、一种非挥发性内存元件的制造方法，其特征在于其包括以下步骤：

在一基底上依序形成一穿隧材料层、一电荷捕捉材料层、一阻障材料层、一闸极导电层以及一抗反射层；

在该抗反射层上形成一图案化的光阻层；

以该光阻层为蚀刻罩幕图案化该抗反射层、该闸极导电层、该阻障材料层、该电荷捕捉材料层以及该穿隧材料层，以形成由一穿隧层、一电荷捕捉层、一阻障层以及一控制闸所构成的一堆叠结构，且该堆叠结构上是覆盖设有一图案化的抗反射层；

移除该光阻层；

在暴露的该控制闸的表面形成一薄氧化层；

在该堆叠结构的侧壁形成一绝缘间隙壁，覆盖住该薄氧化层；以及

在上述所形成的结构表面形成一防紫外光衬层，且所述的防紫外光衬层为一氮化硅衬层，其中形成该氮化硅衬层的方法包括进行一电浆增益型化学气相沉积制程，且该电浆增益型化学气相沉积制程的功率是介于370瓦至410瓦，该电浆增益型化学气相沉积制程的反应气体是包括硅烷、氨气以及氮气，且该硅烷的流量为50sccm至60sccm。

2、根据权利要求1所述的非挥发性内存元件的制造方法，其特征在于其中所述的绝缘间隙壁为一氧化硅间隙壁。

3、根据权利要求1所述的非挥发性内存元件的制造方法，其特征在于其中所述的抗反射层为一无机介电材料，因此在移除该光阻层时，该抗反射层不会被移除，且该薄氧化层会形成在该控制闸的侧壁表面。

4、根据权利要求1所述的非挥发性内存元件的制造方法，其特征在于其中所述的抗反射层为一有机材料，因此在移除该光阻层时，该抗反射层会一并被移除，且该薄氧化层会形成在该控制闸的侧壁以及顶部表面。

5、根据权利要求1所述的非挥发性内存元件的制造方法，其特征在于其中所述的形成该薄氧化层的方法包括进行一热氧化制程。

6、根据权利要求1所述的非挥发性内存元件的制造方法，其特征在于其更包括在该堆叠结构两侧的该基底中形成一源极/汲极。

7、一种金属内连线制程，其特征在于其包括以下制程步骤：

提供一基底，该基底上已形成有一导电结构；

在该基底上形成一介电层，覆盖该导电结构；

在该介电层中形成与该导电结构电性连接的一接触窗；

在该介电层上形成与该接触窗电性连接的一导线结构；以及

在该介电层以及该导线结构的表面形成一低表面电荷衬层，该低表面电荷衬层为一氧化硅衬层，其中形成该低表面电荷衬层的方法包括进行一电浆增益型化学气相沉积制程，且该电浆增益型化学气相沉积制程的功率介于80瓦至120瓦，该电浆增益型化学气相沉积制程的反应气体包括硅烷以及一氧化二氮，且该硅烷之流量为20sccm至30sccm。

8、根据权利要求7所述的金属内连线制程，其特征在于其更包括在该低表面电荷衬层上形成另一介电层。

9、一种非挥发性内存元件的制造方法，其特征在于其包括以下步骤：

在一基底上依序形成一穿隧材料层、一电荷捕捉材料层、一阻障材料层、一闸极导电层以及一抗反射层；

在该抗反射层上形成一图案化的光阻层；

以该光阻层为蚀刻罩幕图案化该抗反射层、该闸极导电层、该阻障材料层、该电荷捕捉材料层以及该穿隧材料层，以形成由一穿隧层、一电荷捕捉层、一阻障层以及一控制闸所构成的一堆叠结构，且该堆叠结构上是覆盖一图案化的抗反射层；

移除该光阻层；

在暴露的该控制闸的表面形成一薄氧化层；

在该堆叠结构两侧的该基底中形成一源极/汲极；

在该堆叠结构的侧壁形成一绝缘间隙壁，覆盖住该薄氧化层；

在上述所形成的结构表面形成一防紫外光衬层；

在该防紫外光衬层上形成一介电层；

在该介电层中形成与该控制闸电性连接的一接触窗；

在该介电层上形成与该接触窗电性连接的一导线结构；以及

在该介电层以及该导线结构的表面形成一低表面电荷衬层，该低表面电荷衬层为一氧化硅衬层，其中形成该低表面电荷衬层的方法包括进行一电浆增益型化学气相沉积制程，且该电浆增益型化学气相沉积制程的功率介于80瓦至120瓦，该电浆增益型化学气相沉积制程的反应气体包括硅烷以及一氧化二氮，且该硅烷之流量为20sccm至30sccm。

10、根据权利要求9所述的非挥发性内存元件的制造方法，其特征在于其中所述的绝缘间隙壁为一氧化硅间隙壁。

11、根据权利要求9所述的非挥发性内存元件的制造方法，其特征在于其中所述的抗反射层为一无机介电材料，因此在移除该光阻层时，该抗反射层并不会被移除，且该薄氧化层会形成在该控制闸的侧壁表面。

12、根据权利要求9所述的非挥发性内存元件的制造方法，其特征在于其中所述的抗反射层为一有机材料，因此在移除该光阻层时，该抗反射层会一并被移除，且该薄氧化层会形成在该控制闸的侧壁以及顶部表面。

13、根据权利要求9所述的非挥发性内存元件的制造方法，其特征在于其中所述的形成该薄氧化层的方法包括进行一热氧化制程。

14、根据权利要求9所述的非挥发性内存元件的制造方法，其特征在于其更包括在该低表面电荷衬层上形成另一介电层。

15、一种金属内连线制程，其特征在于其包括以下制程步骤：

提供一基底，该基底上已形成有一导电结构；

在该基底上形成一介电层，覆盖该导电结构；

在该介电层中形成与该导电结构电性连接的一接触窗；

在该介电层上形成与该接触窗电性连接的一导线结构；以及

在该介电层以及该导线结构的表面形成一低表面电荷衬层，该低表面电荷衬层为一氮化硅衬层，其中形成该低表面电荷衬层的方法包括进行一电浆增益型化学气相沉积制程，且该电浆增益型化学气相沉积制程的功率是介于370瓦至410瓦，该电浆增益型化学气相沉积制程的反应气体是包括硅烷、氨气以及氮气，且该硅烷的流量为50sccm至60sccm。

16、根据权利要求15所述的金属内连线制程，其特征在于其更包括在该低表面电荷衬层上形成另一介电层。

17、一种非挥发性内存元件的制造方法，其特征在于其包括以下步骤：

在一基底上依序形成一穿隧材料层、一电荷捕捉材料层、一阻障材料层、一闸极导电层以及一抗反射层；

在该抗反射层上形成一图案化的光阻层；

以该光阻层为蚀刻罩幕图案化该抗反射层、该闸极导电层、该阻障材料层、该电荷捕捉材料层以及该穿隧材料层，以形成由一穿隧层、一电荷捕捉层、一阻障层以及一控制闸所构成的一堆叠结构，且该堆叠结构上是覆盖一图案化的抗反射层；

移除该光阻层；

在暴露的该控制闸的表面形成一薄氧化层；

在该堆叠结构两侧的该基底中形成一源极/汲极；

在该堆叠结构的侧壁形成一绝缘间隙壁，覆盖住该薄氧化层；

在上述所形成的结构表面形成一防紫外光衬层；

在该防紫外光衬层上形成一介电层；

在该介电层中形成与该控制闸电性连接的一接触窗；

在该介电层上形成与该接触窗电性连接的一导线结构；以及

在该介电层以及该导线结构的表面形成一低表面电荷衬层，该低表面电荷衬层为一氮化硅衬层，其中形成该低表面电荷衬层的方法包括进行一电浆增益型化学气相沉积制程，且该电浆增益型化学气相沉积制程的功率是介于370瓦至410瓦，该电浆增益型化学气相沉积制程的反应气体是包括硅烷、氨气以及氮气，且该硅烷的流量为50sccm至60sccm。

18、根据权利要求17所述的非挥发性内存元件的制造方法，其特征在于其中所述的绝缘间隙壁为一氧化硅间隙壁。

19、根据权利要求17所述的非挥发性内存元件的制造方法，其特征在于其中所述的抗反射层为一无机介电材料，因此在移除该光阻层时，该抗反射层并不会被移除，且该薄氧化层会形成在该控制闸的侧壁表面。

20、根据权利要求17所述的非挥发性内存元件的制造方法，其特征在于其中所述的抗反射层为一有机材料，因此在移除该光阻层时，该抗反射层会一并被移除，且该薄氧化层会形成在该控制闸的侧壁以及顶部表面。

21、根据权利要求17所述的非挥发性内存元件的制造方法，其特征在于其中所述的形成该薄氧化层的方法包括进行一热氧化制程。

22、根据权利要求17所述的非挥发性内存元件的制造方法，其特征在于其更包括在该低表面电荷衬层上形成另一介电层。

Images