CN1441498A - 高抗辐射的电可擦去可编程只读存储器晶胞 - Google Patents
高抗辐射的电可擦去可编程只读存储器晶胞 Download PDFInfo
- Publication number
- CN1441498A CN1441498A CN02106650.7A CN02106650A CN1441498A CN 1441498 A CN1441498 A CN 1441498A CN 02106650 A CN02106650 A CN 02106650A CN 1441498 A CN1441498 A CN 1441498A
- Authority
- CN
- China
- Prior art keywords
- layer
- thickness
- electricity
- wiped
- conductivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003471 anti-radiation Effects 0.000 title 1
- 239000004065 semiconductor Substances 0.000 claims abstract description 27
- 230000005611 electricity Effects 0.000 claims description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 31
- 230000005855 radiation Effects 0.000 claims description 21
- 235000012239 silicon dioxide Nutrition 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 238000003860 storage Methods 0.000 claims description 11
- 238000007667 floating Methods 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 150000003376 silicon Chemical class 0.000 claims 1
- 210000002858 crystal cell Anatomy 0.000 abstract description 7
- 230000003647 oxidation Effects 0.000 abstract description 7
- 238000007254 oxidation reaction Methods 0.000 abstract description 7
- 230000002000 scavenging effect Effects 0.000 abstract 3
- 210000004027 cell Anatomy 0.000 description 26
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 238000012423 maintenance Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000006396 nitration reaction Methods 0.000 description 1
- 229960003753 nitric oxide Drugs 0.000 description 1
- 235000019391 nitrogen oxide Nutrition 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000005610 quantum mechanics Effects 0.000 description 1
- 238000005496 tempering Methods 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
Abstract
一种高抗辐射的电可擦去可编程只读存储器晶胞，它包括一半导体基底、一源极、一汲极、一通道、一第一氧化层、一电荷捕捉层、一第二氧化层及一导电性闸极。此半导体基底具有一第一导电性。源极占有半导体基底的一区域及经掺杂为具有与第一导电性电性相反的一第二导电性。汲极与源极相互隔开并占有半导体基底的另一区域及经掺杂为该第二导电性。通道是位于源极与汲极的间的半导体基底中。第一氧化层具有一第一厚度，形成于通道上方。电荷捕捉层形成于第一氧化层上。第二氧化层具有一第二厚度，形成于电荷捕捉层上，其中第二厚度大于第一厚度。导电性闸极层形成于第二氧化层上。
Description
(1)技术领域
本发明有关一种非挥发性存储器晶胞；特别是有关一种浮动闸极式电可擦去可编程只读存储器晶胞。
(2)背景技术
自从非挥发性存储器元件发展以来，已有各种可直接在系统上电抹除的方法被提出来，于是有电可擦去可编程存储器元件的产生。
1967年韦吉纳等人(Wegener et al.)提出MNOS存储器晶胞。MNOS存储器晶胞相似于一标准的金属氧化物半导体(MOS)晶体管，是将MOS晶体管的氧化层置换成氮化物-氧化物堆叠层。电子及空穴可被捕捉于氮化物层，此氮化层是供作一电荷贮存元件。借助施予一高正电压VG于闸极上，诱发电子的量子力学穿遂效应，使电子从通道进入氮化物捕捉层。当施予一足够高的负电压VG至闸极上，空穴将从半导体基底穿入氮化物层，以进行电擦去。
为提升金属氮氧化物半导体(MNOS)存储器元件的电荷保持性(chargeretention)，不断地有新构造发展出来。硅-氮化物-氧化物-半导体(SNOS)存储器元件是采用以低压化学气相沉积方法形成一氮化物层，并用氢气回火以提升界面品质。当氮化物的厚度减少时，可提升SNOS存储器元件的保持性；但不幸地，会加强来自闸极的空穴射入效应。为削弱此一问题，是于闸极与氮化物层之间采用一顶部氧化物层，于是产生硅-氧化物-氮化物-氧化物-半导体(SONOS)构造。硅-氧化物-氮化物-氧化物-半导体电可擦去可编程存储器(SONOS EEPROM)存储器元件具有1.0μm2的存储器晶胞适合于256MB存储器矩阵，其可承受10M次的清除/写入循环。
为获得电可擦去可编程的非挥发性存储器元件，一种采用佛勒-诺罕(Fowler-Nordheim)穿遂效应以进行写入及清除操作的浮动闸极式擦去电可擦去可编程只读存储器晶胞(floating gate EEPROM memory cell)已被提出来。图1是现有的浮动闸极式电可擦去可编程只读存储器(EEPROM)晶胞的截面示意图，它包括一对相互隔开的重掺杂N型半导体区，分别形成此存储器晶胞的源极11及汲极12。一位于源极11与汲极12的间的轻掺杂P型半导体区形成此存储器晶胞的通道13。一底部氧化硅层14位于通道13上方。一多晶硅浮动闸极15形成于底部氧化硅层14上，它供捕捉电荷于其中，并形成存储器晶胞的存储器元件。一顶部氧化硅层16形成于多晶硅浮动闸极15上。顶部氧化硅层16是于多晶硅控制闸极17与下方的浮动闸极15的间提供一电性绝缘。借助施予一高电压于控制闸极17，及施予一低电压于汲极12，可进行写入操作(programming)；其中借助电容耦合，浮动闸极15的电压被提高，从汲极12的电子经过底部氧化硅层14而穿入浮动闸极15。当汲极12提升至一高电压及控制闸极17接地时，可进行清除操作；其中浮动闸极15经电容耦合至一低电压，电子从浮动闸极15穿入汲极12。
″0″逻辑状态是代表有额外的电子储存于浮动闸极15中。″1″逻辑状态代表浮动闸极15缺乏电子或有额外的空穴储存于其中。当图1的浮动闸极式电可擦去可编程只读存储器(EEPROM)晶胞处于″0″逻辑状态并曝露于辐射环境中时，辐射会传递能量至底部氧化硅层14及顶部氧化硅层16，致有电子-空穴对于此二区域中产生。在氧化介电层电场作用下，电子会快速地朝控制闸极17及半导体基底10移动。空穴会射入浮动闸极15，减少储存于浮动闸极15的净电荷量，以致降低存储器晶体管的启始电压。因此，当图1的浮动闸极式电可擦去可编程只读存储器(EEPROM)晶胞曝露于辐射环境中，辐射导致″0″逻辑状态的衰竭，而造成″0″逻辑状态的保持失败(retention failure)。
据此，亟待提供一种电可擦去可编程只读存储器(EEPROM)晶胞改进的构造，它可克服上述逻辑状态保持失败的问题，并且提高非挥发性存储器晶胞的数据保持(data retention)特性。
(3)发明内容
本发明的主要目的是提供一种高抗辐射的电可擦去可编程只读存储器晶胞，以解决现有的可擦去可编程只读存储器元件(EPROM devices)与电可擦去可编程只读存储器元件(EEPROM devices)曝露于辐射环境下数据保持失败(retentionfailure)的问题。
本发明的另一目的是提供一种高抗辐射的电可擦去可编程只读存储器晶胞，它可提供较现有的非挥发性存储器元件更为简单的制作工艺。
根据上述的目的，本发明提供一种高抗辐射的电可擦去可编程只读存储器晶胞(electrically erasable and programmable read only memory cell)，它包括一半导体基底、一源极、一汲极、一通道、一第一氧化层、一电荷捕捉层、一第二氧化层及一导电性闸极；此半导体基底具有一第一导电性；源极占有半导体基底的一区域及经掺杂为具有与第一导电性电性相反的一第二导电性；汲极是与源极相互隔开，并占有半导体基底的另一区域及经掺杂为该第二导电性；通道是位于源极与汲极的间的半导体基底中；第一氧化层具有一第一厚度，它形成于通道上方；电荷捕捉层是形成于第一氧化层上；第二氧化层具有一第二厚度，它形成于电荷捕捉层上，其中第二厚度大于第一厚度；导电性闸极层系是成于第二氧化层上。
为进一步说明本发明的目的、结构特点和效果，以下将结合附图对本发明进行详细的描述。
(4)附图说明
图1是一现有的电可擦去可编程只读存储器(EEPROM)晶胞的截面示意图；及
图2是本发明的电可擦去可编程只读存储器(EEPROM)晶胞的截面示意图。
(5)具体实施方式
本发明提供一种高抗辐射的电可擦去可编程存储器晶胞(EEPROM)，它为一种浮动闸极具有高辐射硬度的电可擦去可编程只读存储器(EEPROM)晶胞。图2是本发明浮动闸极式电可擦去可编程只读存储器(EEPROM)晶胞的截面示意图，它包括一半导体基底20、一源极21、一汲极22、一通道23、一第一氧化物层24、一电荷捕捉层(浮动闸极)25、一第二氧化物层26及一导电性闸极层(控制闸极)27。半导体基底20具有一第一导电性。源极21占有半导体基底20的一区域及经掺杂为具有与第一导电性电性相反的一第二导电性。汲极22是与源极21相互隔开，并占有半导体基底20的另一区域及经掺杂为第二导电性。通道23是位于源极21与汲极22之间的半导体基底20中。第一氧化层24具有一第一厚度d1，它形成于通道23上方。电荷捕捉层25是形成于第一氧化层24上。第二氧化层26具有一第二厚度d2，它形成于电荷捕捉层25上，其中第二厚度d2大于第一厚度d1。导电性闸极层27是形成于第二氧化层26上。
本发明的浮动闸极式电可擦去可编程只读存储器(EEPROM)晶胞的写入与清除操作机构与传统的浮动闸极式电可擦去可编程只读存储器(EEPROM)晶胞一样，在此不再赘述。图2所示的本发明浮动闸极式电可擦去可编程只读存储器(EEPROM)晶胞的启始电压(threshold voltage)Vth是与储存于浮动闸极25的电荷直接有关。此启始电压可以公式(I)表示：
其中Vsi为由于制作过程所产生的存储器晶体管的启始电压，它是各种变数包括d1及d2的函数。d1为浮动闸极25与半导体基底20之间的氧化层厚度，d2为控制闸极27与浮动闸极25之间的氧化层厚度，而ε2为第二氧化层26的介电常数。σfg为储存于浮动闸极25中每单位面积的净电荷量。当d2的厚度增加时，启始电压Vth即增加。当d1厚度减少时，会有较少的电子-空穴对产生于浮动闸极25与半导体基底20之间的第一氧化层24中，而使浮动闸极25的电荷量较少被改变，启始电压Vth有较少的移动。
据此，对于本发明浮动闸极式电可擦去可编程只读存储器(EEPROM)晶胞而言，第二氧化层26愈厚及第一氧化层24愈薄，即有较大的启始电压Vth。另外，初始″0″逻辑状态的启始电压Vth愈大，引起保持失败(retentionfailure)所需要的辐射剂量就愈大。因此，根据本发明，可提供一种浮动闸极具高辐射硬度(radiation hardness)的电可擦去可编程只读存储器(EEPROM)晶胞。
根据本发明一较佳具体实施例的一浮动闸极式电可擦去可编程只读存储器(EEPROM)晶胞构造予以描述如下。此浮动闸极式电可擦去可编程只读存储器(EEPROM)晶胞包括一P型硅基底、一源极、一汲极、一通道、一第一二氧化硅层、一多晶硅浮动闸极、一第二二氧化硅层及一多晶硅控制闸极。源极是占有P型硅基底的一区域及经掺杂为N型导电性。汲极是与源极相互隔开，并占有P型硅基底的另一区域及经掺杂为N型导电性。
通道是形成于源极与汲极的间的硅基底中。第一二氧化硅层具有一第一厚度，它形成于通道上方。多晶硅浮动闸极是形成于第一二氧化硅层上。第二二氧化硅层具有一第二厚度，它形成于多晶硅浮动闸极上，其中第二厚度大于第一厚度。多晶硅闸极形成于第二二氧化硅层上。
当然，本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，而并非用作为对本发明的限定，只要在本发明的实质精神范围内，对以上所述实施例的变化、变型都将落在本发明权利要求书的范围内。
Claims (7)
1.一种高抗辐射的电可擦去可编程存储器晶胞，其特征在于，包括：
一具有一第一导电性的半导体基底；
一源极，它占有该半导体基底的一区域及经掺杂为具有与该第一导电性电性相反的一第二导电性；
一汲极，它与该源极相互隔开，并占有该半导体基底的另一区域及经掺杂为该第二导电性；
一通道，它位于该源极与该汲极之间的该半导体基底中；
一具一第一厚度的第一氧化层，它形成于该通道上方；
一电荷捕捉层，它形成于该第一氧化层上；
一具一第二厚度的第二氧化层，它形成于该电荷捕捉层上，其中该第二厚度大于该第一厚度；及
一导电性闸极层，它形成于该第二氧化层上。
2.如权利要求1所述的高抗辐射的电可擦去可编程存储器晶胞，其特征在于，所述的半导体基底包括一硅基底。
3.如权利要求1所述的高抗辐射的电可擦去可编程存储器晶胞，其特征在于，所述的第一氧化层包含二氧化硅。
4.如权利要求1所述的高抗辐射的电可擦去可编程存储器晶胞，其特征在于，所述的第二氧化层包含二氧化硅。
5.如权利要求1所述的高抗辐射的电可擦去可编程存储器晶胞，其特征在于，所述的电荷捕捉层包含多晶硅。
6.如权利要求1所述的高抗辐射的电可擦去可编程存储器晶胞，其特征在于，所述的导电性闸极层包含多晶硅。
7.一种高抗辐射的浮置闸极式电可擦去可编程存储器晶胞，其特征在于，包括：
一P型硅基底；
一源极，它占有该P型硅基底的一区域及经掺杂为N型导电性；
一汲极，它与该源极相互隔开，并占有该P型硅基底的另一区域及经掺杂为N型导电性；
一通道，它形成于该源极与该汲极的间的该硅基底中；
一具一第一厚度的第一二氧化硅层，它形成于该通道上方；
一多晶硅浮动闸极，它形成于该第一二氧化硅层上；
一具一第二厚度的第二二氧化硅层，它形成于该多晶硅浮动闸极上，其中该第二厚度大于该第一厚度；及
一多晶硅闸极，它形成于该第二二氧化硅层上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN02106650.7A CN1441498A (zh) | 2002-02-27 | 2002-02-27 | 高抗辐射的电可擦去可编程只读存储器晶胞 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN02106650.7A CN1441498A (zh) | 2002-02-27 | 2002-02-27 | 高抗辐射的电可擦去可编程只读存储器晶胞 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1441498A true CN1441498A (zh) | 2003-09-10 |
Family
ID=27768501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN02106650.7A Pending CN1441498A (zh) | 2002-02-27 | 2002-02-27 | 高抗辐射的电可擦去可编程只读存储器晶胞 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1441498A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100341139C (zh) * | 2003-12-30 | 2007-10-03 | 旺宏电子股份有限公司 | 非挥发性内存元件的制造方法及金属内连线制程 |
| CN100353528C (zh) * | 2004-12-27 | 2007-12-05 | 旺宏电子股份有限公司 | 非易失性内存及其制造方法 |
| CN100397619C (zh) * | 2004-11-29 | 2008-06-25 | 旺宏电子股份有限公司 | 集成电路结构及其制造方法与集成电路记忆体元件 |
| CN1797772B (zh) * | 2004-12-30 | 2010-10-06 | 旺宏电子股份有限公司 | 电荷陷入式存储单元的操作方法以及电荷陷入式集成电路 |
-
2002
- 2002-02-27 CN CN02106650.7A patent/CN1441498A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100341139C (zh) * | 2003-12-30 | 2007-10-03 | 旺宏电子股份有限公司 | 非挥发性内存元件的制造方法及金属内连线制程 |
| CN100397619C (zh) * | 2004-11-29 | 2008-06-25 | 旺宏电子股份有限公司 | 集成电路结构及其制造方法与集成电路记忆体元件 |
| CN100353528C (zh) * | 2004-12-27 | 2007-12-05 | 旺宏电子股份有限公司 | 非易失性内存及其制造方法 |
| CN1797772B (zh) * | 2004-12-30 | 2010-10-06 | 旺宏电子股份有限公司 | 电荷陷入式存储单元的操作方法以及电荷陷入式集成电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5912488A (en) | Stacked-gate flash EEPROM memory devices having mid-channel injection characteristics for high speed programming | |
| US7250338B2 (en) | Scalable Flash/NV structures and devices with extended endurance | |
| KR100293075B1 (ko) | 비휘발성메모리셀및그제조방법 | |
| US6490196B1 (en) | Method for operating a nonvolatile memory having embedded word lines | |
| JPH0831960A (ja) | 半導体装置およびそれらの製造方法 | |
| KR20060120078A (ko) | 게이트 유발 접합 누설 전류를 사용하는 플래시 메모리프로그래밍 | |
| CN1841785A (zh) | 分裂栅极存储单元及制造分裂栅极存储单元阵列的方法 | |
| CN1841783A (zh) | 分裂栅极存储单元及制造其阵列的方法 | |
| CN1310846A (zh) | 电可擦除非易失性存储器 | |
| US6744105B1 (en) | Memory array having shallow bit line with silicide contact portion and method of formation | |
| CN1828935A (zh) | 半导体元件及其制造方法与记忆体元件及其操作方法 | |
| US6914826B2 (en) | Flash memory structure and operating method thereof | |
| TW200419733A (en) | Single bit nonvolatile memory cell and methods for programming and erasing thereof | |
| CN101814322A (zh) | 非挥发性记忆胞的操作方法及运用该方法的记忆体装置 | |
| CN1441498A (zh) | 高抗辐射的电可擦去可编程只读存储器晶胞 | |
| US20030155605A1 (en) | EEPROM memory cell with high radiation resistance | |
| US5677876A (en) | Flash EEPROM with impurity diffused layer in channel area and process of production of same | |
| CN101901810B (zh) | 记忆体元件以及制造与操作记忆体元件的方法 | |
| CN1719595A (zh) | 制造双层多晶硅可改写非挥发性存储器的方法 | |
| CN108417575A (zh) | 闪存单元、闪存阵列及其操作方法 | |
| CN1258224C (zh) | 低电压操作的单一多晶硅快闪存储单元结构及其阵列 | |
| CN100485963C (zh) | 半导体元件,储存元件,储存单元与储存元件的操作方法 | |
| US6716705B1 (en) | EEPROM device having a retrograde program junction region and process for fabricating the device | |
| CN102945850B (zh) | 镜像闪存器件及其操作方法 | |
| Papadas et al. | A novel pseudo-floating-gate flash EEPROM device (/spl Psi/-cell) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |