CN1719595A - 制造双层多晶硅可改写非挥发性存储器的方法 - Google Patents
制造双层多晶硅可改写非挥发性存储器的方法 Download PDFInfo
- Publication number
- CN1719595A CN1719595A CN 200410052675 CN200410052675A CN1719595A CN 1719595 A CN1719595 A CN 1719595A CN 200410052675 CN200410052675 CN 200410052675 CN 200410052675 A CN200410052675 A CN 200410052675A CN 1719595 A CN1719595 A CN 1719595A
- Authority
- CN
- China
- Prior art keywords
- memory cell
- layer
- oxide
- gate oxide
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供一种制造双层多晶硅可改写非挥发性存储器的方法,包括以下步骤:形成低、高压MOS器件的N阱和P阱;形成多个隔离区域;在存储器单元隧道注入区进行离子注入掺杂;形成存储器单元的栅氧化层,形成存储器单元的隧道穿透窗口薄栅氧化层;形成多晶硅浮栅及电容器的下电极;淀积ONO复介质层并刻蚀;在对应高压MOS器件的区域重新形成厚栅氧化层,在对应低压MOS器件的区域形成其薄栅氧化层;淀积第二层多晶硅,并刻蚀形成存储器单元的控制栅和高、低压MOS器件的逻辑栅以及电容器的上电极;对存储器单元和高、低压MOS器件的源区和漏区进行掺杂。通过上述方法,高压及低压MOS器件合用相同的P阱和N阱,从而简化了工艺。
Description
技术领域
本发明涉及双层多晶硅存储器元件的制造方法,更确切地说,涉及制造双层多晶硅可改写非挥发性存储器的方法。
背景技术
制造双层多晶硅可改写非挥发性存储器,通常是在双层多晶硅CMOS基础上嵌入电学编程非挥发性存储器。
该嵌入的电学可改写非挥发性存储器单元是以浮悬多晶硅栅电极叠加上控制栅电极的MOS晶体管作为非挥发性存储器的基本单元结构。该浮悬多晶硅栅电极和漏区有很大的重叠区域,在该重叠区域的厚栅氧化层(400A)中间专门设计有一个很薄(80A)的隧道穿透栅氧化层小窗口。
在使用非挥发性存储器单元时,“写入”方法(即电学编程方法),是用特定的方法将电子注入进浮悬多晶硅栅电极。一般用隧道穿透的方法注入电子,或者用热电子注入方法将电子注入进浮悬多晶硅栅电极。后面将要描述的按照本发明设计的存储器单元是采用隧道穿透的方法进行电子注入。
采用隧道穿透是在特定的电压设置下(控制栅CG约12V,漏BN区接0V)使电子从MOS晶体管的漏端通过隧道穿透该80A的栅氧化层小窗口而注入进浮悬多晶硅栅电极,从而改变该存储器单元MOS晶体管的开启电压,由此也改变了该存储器单元的“0”或者“1”状态。
鉴于浮悬多晶硅栅的绝缘结构,该存储器单元的状态哪怕在电源切断以后也长期不会改变,除非把该状态“擦除”掉。所谓“擦除”,就是将“写入”操作中注入的浮悬多晶硅栅的电子用电学方法抽出。电子抽出的方法是通过将控制栅电极接地,在漏端加+12V电压,让浮悬多晶硅栅里的电子以隧道穿透的方式穿过存储器单元MOS的晶体管的80A隧道穿透栅氧化层小窗口进入漏电极,从而使该MOS晶体管回复到低开启电压状态。
由于在“写入”和“擦除”过程中需要用到12V以上的电压,所以该嵌入式非挥发性存储器综合工艺技术除了要具备常规5V的MOS晶体管结构外,在同一芯片上还必须设计出可以承受12V的高压MOS晶体管结构,包括生长厚度不同的高压和低压栅氧化层工艺,即DGO工艺。
但是,在通常制造非挥发性存储器的工艺中,都为高压(HV)MOS器件设计专门的HVN阱和HVP阱,为此在工艺中要多两道光刻和离子注入的工序。这样,使制造工艺变得非常复杂,一方面拉长了工艺周期,另一方面还增加了生产成本。
发明内容
本发明的目的就是旨在提供一种制造双层多晶硅可改写非挥发性存储器的方法,通过改进双层多晶硅元器件的结构来简化工艺步骤,从而缩短工艺周期和降低生产成本。
根据本发明,提供一种制造双层多晶硅可改写非挥发性存储器的方法,包括以下步骤:
a)通过离子注入工艺在硅衬底上形成多个同时用作高压MOS器件和低压MOS器件的N阱和P阱;
b)采用常规LOCOS工艺形成多个隔离区域,所述隔离区域与形成的阱的位置相符;
c)对存储器单元隧道注入区的区域进行离子注入掺杂;
d)用热生长方法形成第一氧化层,用作所述存储器单元的栅氧化层,并对所述第一氧化层上对应所述存储器单元隧道穿透窗口的区域进行刻蚀,以形成隧道穿透窗口薄栅氧化层;
e)在对应所述存储器单元的区域淀积第一多晶硅层,并刻蚀该第一多晶硅层以形成多晶硅浮栅,在需要时也可用作电容器的下电极;
f)淀积一ONO介质层,并刻蚀该ONO介质层和所述第一氧化层;
g)在对应高压MOS器件的区域形成第二氧化层用作所述高压MOS器件的厚栅氧化层,而在对应低压MOS器件的区域形成第三氧化层用作所述低压MOS器件的薄栅氧化层;
h)淀积第二多晶硅层并刻蚀该第二多晶硅层,以形成所述存储器单元的控制栅和所述高压及低压MOS器件的逻辑栅,以及在需要时用作电容器的上电极;
i)对所述存储器单元和所述高压及低压MOS器件的源区和漏区进行掺杂。
在步骤a)中,可以使用P型单晶硅片代替价格较高的外延片作为硅衬底。而所述存储器单元为EEPROM单元。
在步骤c)中,使用硼离子进行离子注入掺杂。且在该步骤中,所形成的第一氧化层为400A栅氧化层。在步骤d)中,所形成的隧道穿透窗口薄栅氧化层为80A栅氧化层。而在步骤f)中,所形成的第二氧化层为300A栅氧化层,所形成的第三氧化层为125A栅氧化层。
在形成的存储器单元控制栅的结构中,第二多晶硅层的面积与ONO介质层的面积相同,且可以覆盖多晶硅浮栅的面积。
与现有技术相比,在本发明制造双层多晶硅可改写非挥发性存储器的方法中,高压MOS器件和低压MOS器件采用相同的N阱和P阱,因此只需要一步离子注入工艺和光刻工艺就可以完成,简化了工艺流程,缩短了工艺周期,降低了生产成本。
附图说明
通过以下的附图,本领域技术人员可以对本发明所述的方法有更深入的了解,其中:
图1示出了根据本发明制造方法生产的双层多晶硅电学可改写非挥发性存储器的结构;
图2所示的是用于制备本发明双层多晶硅电学可改写非挥发性存储器的硅衬底结构图;
图3所示的是形成N阱和P阱之后的硅衬底结构图;
图4所示的是采用LOCOS隔离工艺后形成的硅衬底结构图;
图5所示的是对存储器单元的隧道注入区完成离子注入掺杂以及在整个硅衬底上形成第一栅氧化层之后的结构图;
图6所示的是刻蚀第一氧化层以形成隧道穿透窗口薄栅氧化层之后的结构图;
图7所示的是完成多晶硅浮栅制作和ONO介质层淀积之后的结构图;
图8所示的是刻蚀ONO介质层并形成MOS器件高压厚栅及低压薄栅氧化层之后的结构图;
图9所示的是完成存储器单元的控制栅和MOS器件的逻辑栅之后的结构图;
图10所示的是对存储器单元和MOS器件的源区和漏区完成掺杂工艺之后的结构图;以及
图11所示的是根据本发明的一个实施例的生产工艺流程图。
具体实施方式
在以下结合上述附图所进行的详细描述中,本发明的上述及其它特征、本质和优点都将变得更加明显。
图11所示的是根据本发明的一个实施例的生产工艺流程图,在该图中描绘了制造双层多晶硅电学可改写非挥发性存储器的工艺流程,其中最主要的特点就是高压MOS器件和低压MOS器件采用相同的N阱和P阱。而图2-图10详细揭示了每一个工艺步骤之后的元件结构图。下面结合附图2-11对该实施例的工艺流程进行详细的描述。
图2所示的是用于制备本发明双层多晶硅电学可改写非挥发性存储器的硅衬底结构图。本发明采用P型单晶硅片202作为衬底材料来制造EEPROM单元也就是存储器单元,以及高压及低压MOS器件。在该实施例中,列举了5个器件,分别是存储器单元104、高压nMOS(HVnMOS)106、高压pMOS(HVpMOS)108、低压nMOS(LVnMOS)110和低压pMOS(LVpMOS)112。
如图11所示,在步骤1102,通过离子注入工艺在硅衬底上形成多个阱,同时用作高压MOS器件106、108和低压MOS器件110、112的N阱和P阱。该步骤完成之后的结构图如图3所示,通过离子注入工艺在P型单晶硅片202上形成了多个阱,包括P阱302、304和N阱306、308。其中,用作高压MOS器件的P阱302、N阱306和用作低压MOS器件的P阱304和N阱308是各自对应而相同的,即是采用相同的离子在同一个注入步骤中完成。从图中还可以看到,HVMOS器件中的nMOS 106还与存储器单元104共用一个P阱302。本发明中的HVMOS器件和LVMOS器件使用相同的离子注入形成各自的N阱和P阱,不同于现有技术中为HVMOS器件专门设计HVN阱和HVP阱,因此省略了对于HVN和HVP阱的离子注入以及光刻的工艺,缩短了工艺周期,还降低了成本。
接下来,如图11中的步骤1104,采用LOCOS工艺形成多个隔离区域,所述隔离区域与形成的阱的位置相符。该步骤完成之后的结构图如图4所示,采用LOCOS工艺在步骤1102得到的元件上形成四个区域402a~402d。区域402a和402c都对应P阱302和304,用于分别制造EEPROM单元104及HVnMOS器件106和逻辑nMOS器件110(LVMOS器件),区域402b和402d都对应N阱306和308,用于分别制造HVpMOS器件108和逻辑pMOS器件112(LVMOS器件)。熟悉本领域的技术人员应该理解,上述的几个区域以及对应要制造的元件是用来说明本发明而不起到任何限制作用,使用本发明的原理来制造其它的元件不应该被理解为超出本发明的范围之外。
回到图11,在步骤1106,对对应存储器单元隧道注入区的区域进行离子注入掺杂。如上所述地,在本实施例中,所述的存储器单元为EEPROM单元,再参考图5,对对应EEPROM单元104中的隧道注入区的区域114,进行离子注入掺杂。在本实施例中,使用砷离子进行离子注入掺杂,图5中该区域标示为BN区域。
接着,在步骤1108,用热生长方法形成第一氧化层,用作所述存储器单元的栅氧化层,并对所述第一氧化层上对应所述存储器单元隧道穿透窗口的区域进行刻蚀,以形成隧道穿透窗口薄栅氧化层。参考图5,用热生长方法形成第一氧化层502,用作EEPROM单元104的栅氧化层,该栅氧化层为400A栅氧化层。然后参见图6,对所述第一氧化层502上对应EEPROM单元104隧道穿透窗口的区域114进行刻蚀,以形成隧道穿透窗口薄栅氧化层602,该薄栅氧化层602为80A栅氧化层。
仍旧回到图11,在步骤1110,在对应所述存储器单元的区域淀积第一多晶硅层,并刻蚀该第一多晶硅层以形成多晶硅浮栅。参见图7,在对应EEPROM单元104的区域淀积第一多晶硅层702,并对其进行刻蚀以形成多晶硅浮栅704。
在步骤1112,淀积一ONO复介质层,并刻蚀EEPROM单元以外的该ONO介质层和所述第一氧化层。如图7所示,在该多晶硅浮栅704和其它区域上都淀积一ONO介质层706。接着参见图8,刻蚀该介质层706以除去其对应HVnMOS器件106、HVpMOS器件108、逻辑nMOS器件110和逻辑pMOS器件112的部分。同时,还一起除去第一栅氧化层502对应上述HVnMOS器件106、HVpMOS器件108、逻辑nMOS器件11O和逻辑pMOS器件112的部分。
回到图11,在步骤1114,在对应高压MOS器件的区域形成第二栅氧化层用作所述高压MOS器件的厚栅氧化层,而在对应低压MOS器件的区域用DGO方法形成第三栅氧化层用作所述低压MOS器件的薄栅氧化层。仍旧参见图8,在完成了对ONO介质层706的刻蚀以及对第一氧化层502的除去步骤之后,在对应HVMOS器件的区域106和108,也就是区域402a和402b形成第二氧化层802,用作HVMOS器件的厚栅氧化层;而在对应LVMOS器件的区域110和112,也就是区域402c和402d形成第三氧化层804,用作LVMOS器件的薄栅氧化层。由于在“写入”和“擦除”过程中需要用到12V以上的电压,本发明制造的嵌入式非挥发性存储器除了要具备常规5V的MOS晶体管结构外,还必须设计出可以承受12V的高压MOS晶体管结构,因此在本步骤中包括了生长厚度不同的高压和低压栅氧化层工艺,即DGO工艺。其中的厚栅氧化层802为300A栅氧化层,而薄栅氧化层804为125A栅氧化层。
仍旧回到图11,在步骤1116,淀积第二多晶硅层并刻蚀该第二多晶硅层,以形成所述存储器单元的控制栅和所述高压及低压MOS器件的逻辑栅。参见图9,首先淀积第二多晶硅层902,接着刻蚀该第二多晶硅层902,以形成EEPROM单元的控制栅和HVnMOS 106、HVpMOS 108、逻辑nMOS110和逻辑pMOS 112的硅栅(逻辑栅)。
接着在步骤1118,对所述存储器单元和所述高压及低压MOS器件的源区和漏区进行掺杂。参见图10,在完成对EEPROM单元104的控制栅和MOS器件的逻辑栅的制作之后,对EEPROM单元104、HVnMOS 106、HVpMOS 108、逻辑nMOS 110和逻辑pMOS 112的源区和漏区进行掺杂工艺,从而完成对双层多晶硅电学可改写非挥发性存储器的制作。当然在这之后还需要进行金属布线,但该部分并不是本发明的设计所在,金属布线就采用现有技术所使用的方法,这里就不再详细描述。
通过图11所揭示的工艺流程,完成了对双层多晶硅电学可改写非挥发性存储器的制作。图1所示的就是根据上述方法生产的双层多晶硅电学可改写非挥发性存储器的芯片结构。从图中可以看到,区域402a最终形成了EEPROM单元104及HVnMOS器件106,其中在EEPROM单元104设计有隧道穿透栅氧化层窗口114。在区域402b最终形成了HVpMOS器件108,在区域402c最终形成了逻辑nMOS器件110,在区域402d最终形成了逻辑pMOS器件112。其中的高压MOS器件和低压MOS器件使用相同的P阱和N阱,因此简化了制造的工艺,缩短周期,同时降低成本。
此外,本发明还可采用的高压MOS器件LDD结构和离子注入配方,从而使上述的技术效果更加明显。当然,如果采用高压器件专门的离子注入配方的话,步骤会略微多于上面所描述的实施例。
本发明的制造方法可以和双层多晶硅CMOS数模混合集成电路制造技术完全匹配,从而使得该存储器制造技术对不同客户的相容性和灵活性增加,同时也大幅度降低了成本。
虽然通过上述实施例对本发明的制造方法进行了详细描述,但是该实施例只是示例的作用,而不是限定的作用。本领域技术人员从以上的描述,可以在不脱离权利要求所要求保护范围的前提下作出任何添加或改动。
Claims (8)
1.一种制造双层多晶硅可改写非挥发性存储器的方法,包括以下步骤:
a)通过离子注入工艺在硅衬底上形成多个同时用作高压MOS器件和低压MOS器件的N阱和P阱;
b)采用常规LOCOS工艺形成多个隔离区域,所述隔离区域与形成的阱的位置相符;
c)对存储器单元隧道注入区的区域进行离子注入掺杂;
d)用热生长方法形成用作所述存储器单元的第一层厚栅氧化层,并对所述厚栅氧化层上对应所述存储器单元隧道穿透窗口的区域进行刻蚀,以形成隧道穿透窗口薄栅氧化层;
e)淀积第一多晶硅层,并刻蚀该第一多晶硅层以形成存储器单元的多晶硅浮栅,以及在需要时用作电容器的下电极;
f)淀积ONO介质层,并刻蚀掉该存储器单元和电容器单元以外所有的ONO介质层和厚氧化层;
g)在对应高压MOS器件的区域形成第二氧化层用作所述高压MOS器件的厚栅氧化层,而在对应低压MOS器件的区域形成第三氧化层用作所述低压MOS器件的薄栅氧化层;
h)淀积第二多晶硅层并刻蚀该第二多晶硅层,以形成所述存储器单元的控制栅和所述高压及低压MOS器件的逻辑栅以及在需要时用作电容器的上电极;
i)对所述存储器单元和所述高压及低压MOS器件的源区和漏区进行掺杂。
2.如权利要求1所述的方法,其特征在于,在步骤a)中,使用P型单晶硅片作为硅衬底。
3.如权利要求1所述的方法,其特征在于,在步骤a)中,所述存储器单元为EEPROM单元。
4.如权利要求1所述的方法,其特征在于,在步骤c)中,使用硼离子进行离子注入掺杂。
5.如权利要求1所述的方法,其特征在于,在步骤c)中,所形成的第一氧化层为400A栅氧化层。
6.如权利要求1所述的方法,其特征在于,在步骤d)中,所形成的隧道穿透窗口薄栅氧化层为80A栅氧化层。
7.如权利要求1所述的方法,其特征在于,在步骤f)中,所形成的第二氧化层为300A栅氧化层,所形成的第三氧化层为125A栅氧化层。
8.如权利要求1所述的方法,其特征在于,在形成的存储器单元控制栅的结构中,第二多晶硅层的面积与ONO介质层的面积相同,且可以覆盖多晶硅浮栅的面积。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100526757A CN100483690C (zh) | 2004-07-09 | 2004-07-09 | 制造双层多晶硅可改写非易失性存储器的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100526757A CN100483690C (zh) | 2004-07-09 | 2004-07-09 | 制造双层多晶硅可改写非易失性存储器的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1719595A true CN1719595A (zh) | 2006-01-11 |
CN100483690C CN100483690C (zh) | 2009-04-29 |
Family
ID=35931391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100526757A Active CN100483690C (zh) | 2004-07-09 | 2004-07-09 | 制造双层多晶硅可改写非易失性存储器的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100483690C (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102130065A (zh) * | 2010-01-18 | 2011-07-20 | 上海华虹Nec电子有限公司 | Eeprom的栅极制造方法及其制造的栅极 |
CN102386140A (zh) * | 2010-08-31 | 2012-03-21 | 上海华虹Nec电子有限公司 | 在sonos非挥发性存储器制造工艺中生长厚栅极氧化层的方法 |
CN102446850A (zh) * | 2010-10-12 | 2012-05-09 | 上海华虹Nec电子有限公司 | 在sonos非挥发性存储器工艺中嵌入高压器件的方法 |
CN102446851A (zh) * | 2010-10-12 | 2012-05-09 | 上海华虹Nec电子有限公司 | 在sonos非挥发性存储器工艺中嵌入高压器件的方法 |
CN102593055A (zh) * | 2011-01-17 | 2012-07-18 | 上海华虹Nec电子有限公司 | 高压器件集成电路的制造方法 |
CN103367255A (zh) * | 2012-03-26 | 2013-10-23 | 上海宏力半导体制造有限公司 | 可多次编程的硅氧化氮氧化硅的制造方法 |
CN103579119A (zh) * | 2012-07-27 | 2014-02-12 | 上海华虹Nec电子有限公司 | 一种eeprom存储单元的制造方法 |
CN104091760A (zh) * | 2014-06-24 | 2014-10-08 | 上海集成电路研发中心有限公司 | 一种eeprom工艺中的抗辐照栅氧化层的制作方法 |
-
2004
- 2004-07-09 CN CNB2004100526757A patent/CN100483690C/zh active Active
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102130065A (zh) * | 2010-01-18 | 2011-07-20 | 上海华虹Nec电子有限公司 | Eeprom的栅极制造方法及其制造的栅极 |
CN102386140A (zh) * | 2010-08-31 | 2012-03-21 | 上海华虹Nec电子有限公司 | 在sonos非挥发性存储器制造工艺中生长厚栅极氧化层的方法 |
CN102386140B (zh) * | 2010-08-31 | 2013-12-18 | 上海华虹Nec电子有限公司 | 在sonos非挥发性存储器制造工艺中生长厚栅极氧化层的方法 |
CN102446851A (zh) * | 2010-10-12 | 2012-05-09 | 上海华虹Nec电子有限公司 | 在sonos非挥发性存储器工艺中嵌入高压器件的方法 |
CN102446850A (zh) * | 2010-10-12 | 2012-05-09 | 上海华虹Nec电子有限公司 | 在sonos非挥发性存储器工艺中嵌入高压器件的方法 |
CN102446851B (zh) * | 2010-10-12 | 2013-12-18 | 上海华虹Nec电子有限公司 | 在sonos非挥发性存储器工艺中嵌入高压器件的方法 |
CN102446850B (zh) * | 2010-10-12 | 2014-08-13 | 上海华虹宏力半导体制造有限公司 | 在sonos非挥发性存储器工艺中嵌入高压器件的方法 |
CN102593055A (zh) * | 2011-01-17 | 2012-07-18 | 上海华虹Nec电子有限公司 | 高压器件集成电路的制造方法 |
CN102593055B (zh) * | 2011-01-17 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | 高压器件集成电路的制造方法 |
CN103367255A (zh) * | 2012-03-26 | 2013-10-23 | 上海宏力半导体制造有限公司 | 可多次编程的硅氧化氮氧化硅的制造方法 |
CN103579119A (zh) * | 2012-07-27 | 2014-02-12 | 上海华虹Nec电子有限公司 | 一种eeprom存储单元的制造方法 |
CN103579119B (zh) * | 2012-07-27 | 2016-06-08 | 上海华虹宏力半导体制造有限公司 | 一种eeprom存储单元的制造方法 |
CN104091760A (zh) * | 2014-06-24 | 2014-10-08 | 上海集成电路研发中心有限公司 | 一种eeprom工艺中的抗辐照栅氧化层的制作方法 |
CN104091760B (zh) * | 2014-06-24 | 2017-07-21 | 上海集成电路研发中心有限公司 | 一种eeprom工艺中的抗辐照栅氧化层的制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100483690C (zh) | 2009-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7205608B2 (en) | Electronic device including discontinuous storage elements | |
US7619270B2 (en) | Electronic device including discontinuous storage elements | |
US7619275B2 (en) | Process for forming an electronic device including discontinuous storage elements | |
US7226840B2 (en) | Process for forming an electronic device including discontinuous storage elements | |
US20040007734A1 (en) | Nonvolatile semiconductor memory device | |
US7642594B2 (en) | Electronic device including gate lines, bit lines, or a combination thereof | |
CN1650431A (zh) | 非易失性存储器及其制造方法 | |
US7211487B2 (en) | Process for forming an electronic device including discontinuous storage elements | |
CN1252155A (zh) | 非易失性存储器 | |
CN1855425A (zh) | 用于制造半导体装置的方法 | |
US7582929B2 (en) | Electronic device including discontinuous storage elements | |
CN100409455C (zh) | 场效晶体管、其使用及其制造 | |
CN1719595A (zh) | 制造双层多晶硅可改写非挥发性存储器的方法 | |
CN1615547A (zh) | 非易失双晶体管半导体存储单元及其制造方法 | |
EP1647026A2 (en) | A scalable flash eeprom memory cell with notched floating gate and graded source region, and method of manufacturing the same | |
CN1866545A (zh) | 空气隧道浮栅存储单元及其制造方法 | |
CN1855512A (zh) | 非易失性存储器件及其制造方法 | |
CN1828907A (zh) | 对称及自对准的非易失性存储器结构 | |
US7102188B1 (en) | High reliability electrically erasable and programmable read-only memory (EEPROM) | |
CN1157793C (zh) | 嵌入式快闪存储器及其操作方法 | |
CN1293640C (zh) | 无接触点信道写入/抹除的闪存存储单元结构与制造方法 | |
CN1734771A (zh) | 浮动栅极非易失性存储器及其制作方法 | |
CN100339962C (zh) | 制造非挥发性存储器晶体管的方法 | |
CN1224104C (zh) | 非易失性内存及其制作工艺 | |
CN1702870A (zh) | 存储器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |