CN102446850A - 在sonos非挥发性存储器工艺中嵌入高压器件的方法 - Google Patents

在sonos非挥发性存储器工艺中嵌入高压器件的方法 Download PDF

Info

Publication number
CN102446850A
CN102446850A CN2010105039669A CN201010503966A CN102446850A CN 102446850 A CN102446850 A CN 102446850A CN 2010105039669 A CN2010105039669 A CN 2010105039669A CN 201010503966 A CN201010503966 A CN 201010503966A CN 102446850 A CN102446850 A CN 102446850A
Authority
CN
China
Prior art keywords
gate oxide
growth
layer
dielectric layer
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105039669A
Other languages
English (en)
Other versions
CN102446850B (zh
Inventor
熊涛
罗啸
陈瑜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201010503966.9A priority Critical patent/CN102446850B/zh
Publication of CN102446850A publication Critical patent/CN102446850A/zh
Application granted granted Critical
Publication of CN102446850B publication Critical patent/CN102446850B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种在SONOS非挥发性存储器工艺中嵌入高压器件的方法，其为将高压器件区的栅氧化层的生长放在所有低压器件及SONOS非挥发性存储器制造工艺之前；在ONO介质层形成之后的刻蚀步骤中，同时去除高压器件区栅氧化层上的ONO介质层。采用本发明的方法，实现了将高压器件在SONOS非挥发性存储器工艺中的嵌入。

Description

在SONOS非挥发性存储器工艺中嵌入高压器件的方法
技术领域
本发明涉及一种在SONOS非挥发性存储器工艺中嵌入高压器件的方法。
背景技术
随着集成电路的发展，单芯片系统集成成为趋势。这就需要在一块芯片上同时拥有MCU的智能控制电路，非挥发性存储器电路以及模拟或高压电路。
在SONOS非挥发性存储器制造工艺中，通过加入高压金属氧化物半导体器件(高压MOS器件)和模拟器件可以在同一套工艺中提供：逻辑，非挥发性存储器，高压和模拟等器，为单芯片系统集成电路设计提供了必要的条件。
但是在实际的工艺中，高压器件的厚栅极氧化层生长会引入额外的热过程及硅的表面消耗，如果按常规的步骤来制备，会引起严重的低压及SONOS非挥发性存储器电特性及可靠性性能变化。
发明内容
本发明要解决的技术问题是提供一种在SONOS非挥发性存储器工艺中嵌入高压器件的方法，其能避免高压栅极氧化过程对低压器件及SONOS非挥发性存储器器件特性的影响。
为解决上述技术问题，本发明的在SONOS非挥发性存储器工艺中嵌入高压器件的方法，为将高压器件区的栅氧化层的生长放在所有低压器件及SONOS非挥发性存储器制造工艺之前；在ONO介质层形成之后的刻蚀步骤中，同时去除高压器件区栅氧化层上的ONO介质层。
本发明的方法，将高压器件的厚栅氧化层生长放在所有的低压及SONOS非挥发性存储器工艺之前，并利用ONO介质层的光刻及刻蚀步骤，将高压器件区的栅极氧化层上的ONO介质层及其他区域上的ONO介质层和衬垫氧化层一并去除，这种方法既可以避免高压栅极氧化过程对低压器件及非挥发性存储器器件特性的影响，又实现了SONOS非挥发性存储器制造工艺中嵌入高压的目的。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1为本发明的方法流程图；
图2为完成本发明的步骤(1)之后的截面结构示意图；
图3为完成本发明的步骤(2)之后的截面结构示意图；
图4为完成本发明的步骤(3)之后的截面结构示意图；
图5为完成本发明的步骤(4)之后的截面结构示意图；
图6为完成本发明的步骤(5)之后的截面结构示意图；
图7为完成本发明的步骤(6)之后的截面结构示意图；
图8为完成本发明的步骤(7)之后的截面结构示意图。
具体实施方式
本发明的方法，为将高压器件区的栅氧化层的生长放在所有低压器件及SONOS非挥发性存储器制造工艺之前；在ONO介质层形成之后的刻蚀步骤中，同时去除高压器件区栅氧化层上的ONO介质层。一个具体的流程如下(见图1)：
(1)先在衬底(硅片)上制备出场氧化区，接着在衬底上生长一衬垫氧化层，而后进行高压器件区的栅氧化层生长前的工艺步骤(见图2)。场氧化区的制备定义出了各种器件的区域，高压器件区、低压器件区和SONOS非挥发性存储器区等。高压器件区的栅氧生长前的步骤，常规有深阱注入和推阱，开启电压调整注入等。
(2)接着生长高压器件区的栅氧化层(为厚栅氧化层，见图3)。具体步骤可为：先在衬底上生长氮化硅作硬掩膜层；而后采用光刻工艺定义出需要生长厚栅氧化层的区域，刻蚀去除位于厚栅氧化层区的硬掩膜层，露出衬底；接着采用热氧化生长栅氧化层；最后去除硬掩膜层。在进行栅氧化层生长时，栅氧化层的厚度要比器件设计要求的大，因为在后续的ONO介质层去除工艺中，会有损失。
(3)之后进行低压器件区中栅氧化层生长前的工艺步骤(见图4)。该工艺步骤也为常规的工艺步骤流程，主要有低压CMOS阱注入，开启电压调节注入，等。
(4)紧接着为SONOS非挥发性存储器区的隧道(Tunnel)窗口注入，之后去除该区域的衬垫氧化层(见图5)。
(5)而后在整个衬底上进行ONO介质层薄膜生长(见图6)。在制备过程中可采用一次生长或多次生长的方法。
(6)采用光刻胶保护非挥发性存储器区的ONO介质层，去除高压器件区栅氧化层上的ONO介质层及其他区域上的ONO介质层和衬底上的衬垫氧化层(见图7)，之后去除光刻胶。具体工艺步骤可为：利用光刻工艺，使光刻胶覆盖在非挥发性存储器区域，而后刻蚀去除高压器件区的栅氧化层上和其他区域上的ONO介质层以及衬底上的衬垫氧化层，最后去除光刻胶。
(7)最后生长低压器件区的栅氧化层(见图8)。主要采用热氧化的方法生长。
本发明的方法，将高压器件的厚栅氧化层生长放在所有的低压及SONOS非挥发性存储器工艺之前，并利用ONO介质层的光刻及刻蚀步骤，将高压器件区的栅极氧化层上的ONO介质层及其他区域上的ONO介质层和衬垫氧化层一并去除，这种方法既可以避免高压栅极氧化过程对低压器件及非挥发性存储器器件特性的影响，又实现了SONOS非挥发性存储器制造工艺中嵌入高压的目的。

Claims (4)

1.一种在SONOS非挥发性存储器工艺中嵌入高压器件的方法，其特征在于：将高压器件区的栅氧化层的生长放在所有低压器件及SONOS非挥发性存储器制造工艺之前；在ONO介质层形成之后的刻蚀步骤中，同时去除高压器件区栅氧化层上的ONO介质层。
2.按照权利要求1所述的方法，其特征在于，具体工艺步骤：
(1)先为在衬底上进行场氧化区的制备，接着在衬底上生长衬垫氧化层，而后进行高压器件区的栅氧化层生长前的工艺步骤；
(2)接着生长高压器件区的栅氧化层；
(3)之后进行低压器件区中栅氧化层生长前的工艺步骤；
(4)紧接着为SONOS非挥发性存储器区隧道窗口注入，之后去除SONOS非挥发性存储器区表面的衬垫氧化层；
(5)在整个衬底上生长ONO介质层；
(6)采用光刻胶保护非挥发性存储器区的ONO介质层，去除高压器件区栅氧化层上的ONO介质层及其他区域上的ONO介质层和衬底上的衬垫氧化层，之后去除光刻胶；
(7)最后生长低压器件区的栅氧化层。
3.按照权利要求2所述的方法，其特征在于：所述步骤(2)和步骤(7)的栅氧化层生长均采用热氧化生长法，其中步骤(2)中高压器件区的栅氧化层比步骤(7)中低压器件区的栅氧化层厚。
4.按照权利要求2或3所述的方法，其特征在于，所述步骤(2)具体为：先在衬底上生长氮化硅作硬掩膜层；而后采用光刻工艺定义出需要生长栅氧化层的区域，刻蚀去除位于所述栅氧化层区域的硬掩膜层，露出硅衬底；接着采用热氧化生长栅氧化层；最后去除硬掩膜层。
CN201010503966.9A 2010-10-12 2010-10-12 在sonos非挥发性存储器工艺中嵌入高压器件的方法 Active CN102446850B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010503966.9A CN102446850B (zh) 2010-10-12 2010-10-12 在sonos非挥发性存储器工艺中嵌入高压器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010503966.9A CN102446850B (zh) 2010-10-12 2010-10-12 在sonos非挥发性存储器工艺中嵌入高压器件的方法

Publications (2)

Publication Number Publication Date
CN102446850A true CN102446850A (zh) 2012-05-09
CN102446850B CN102446850B (zh) 2014-08-13

Family

ID=46009229

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010503966.9A Active CN102446850B (zh) 2010-10-12 2010-10-12 在sonos非挥发性存储器工艺中嵌入高压器件的方法

Country Status (1)

Country Link
CN (1) CN102446850B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863724A (zh) * 2019-04-24 2020-10-30 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020140047A1 (en) * 1998-11-26 2002-10-03 Stmicroelectronics S.R.I. Process for integrating in a same chip a non-volatile memory and a high-performance logic circuitry
CN1719595A (zh) * 2004-07-09 2006-01-11 上海先进半导体制造有限公司 制造双层多晶硅可改写非挥发性存储器的方法
CN101770989A (zh) * 2008-12-30 2010-07-07 华邦电子股份有限公司 半导体结构的形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020140047A1 (en) * 1998-11-26 2002-10-03 Stmicroelectronics S.R.I. Process for integrating in a same chip a non-volatile memory and a high-performance logic circuitry
CN1719595A (zh) * 2004-07-09 2006-01-11 上海先进半导体制造有限公司 制造双层多晶硅可改写非挥发性存储器的方法
CN101770989A (zh) * 2008-12-30 2010-07-07 华邦电子股份有限公司 半导体结构的形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863724A (zh) * 2019-04-24 2020-10-30 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
CN102446850B (zh) 2014-08-13

Similar Documents

Publication Publication Date Title
CN205177843U (zh) 集成电路
CN101517741B (zh) 具有包含性能增进材料成分的受应变沟道区的晶体管
US6713332B2 (en) Non-volatile memory device with enlarged trapping layer
CN102386140B (zh) 在sonos非挥发性存储器制造工艺中生长厚栅极氧化层的方法
CN102446850B (zh) 在sonos非挥发性存储器工艺中嵌入高压器件的方法
CN101901786A (zh) 包含dmos晶体管的集成电路的制备方法
CN102446851B (zh) 在sonos非挥发性存储器工艺中嵌入高压器件的方法
TW200737428A (en) Method for making an integrated circuit having an embedded non-volatile memory
CN102403273B (zh) 在sonos制造工艺中生长厚栅极氧化层的方法
CN105336689B (zh) 一种节省光刻版数量的金属氧化物半导体场器件制造方法
CN102593055B (zh) 高压器件集成电路的制造方法
WO2014120924A1 (en) Manufacturing of fet devices having lightly doped drain and source regions
CN108039350A (zh) 改善闪存中高压器件栅极氧化层可靠性的工艺集成方法
CN109166804B (zh) 零阈值电压nmos的制备方法
KR100870383B1 (ko) 낸드 플래시 메모리 소자의 제조방법
CN102610506A (zh) Bcd工艺中双栅极氧化层的刻蚀方法
CN109545674A (zh) 半导体器件的形成方法及半导体器件
CN101866841B (zh) 一种器件源漏区域的自对准金属硅化物形成方法
CN101197283B (zh) P型mos晶体管及其形成方法
US20090194804A1 (en) Non-volatile memory cell
CN102194684A (zh) 栅极介质层制造方法
KR100685624B1 (ko) 플래쉬 메모리 소자의 제조 방법
CN107871667B (zh) 宽沟道高电压mos器件及其制作方法
CN105355598A (zh) 抑制反窄沟道效应及制作cmos的方法
CN104362173A (zh) 一种提高mos管击穿电压的结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140116

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140116

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant