CN102130065A - Eeprom的栅极制造方法及其制造的栅极 - Google Patents

Eeprom的栅极制造方法及其制造的栅极 Download PDF

Info

Publication number
CN102130065A
CN102130065A CN2010100272968A CN201010027296A CN102130065A CN 102130065 A CN102130065 A CN 102130065A CN 2010100272968 A CN2010100272968 A CN 2010100272968A CN 201010027296 A CN201010027296 A CN 201010027296A CN 102130065 A CN102130065 A CN 102130065A
Authority
CN
China
Prior art keywords
eeprom
grid
floating boom
transistor
transistorized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010100272968A
Other languages
English (en)
Other versions
CN102130065B (zh
Inventor
黄奕仙
陈昊瑜
徐向明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN 201010027296 priority Critical patent/CN102130065B/zh
Publication of CN102130065A publication Critical patent/CN102130065A/zh
Application granted granted Critical
Publication of CN102130065B publication Critical patent/CN102130065B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种EEPROM的栅极制造方法，所述方法包括如下步骤：第1步，在硅片表面淀积无掺杂的多晶硅；所述硅片中已具有隔离区和p阱，所述p阱中已具有n型重掺杂区，并且至少一个n型重掺杂区定义了所述浮栅晶体管的沟道长度；所述硅片表面已具有选择晶体管、高压晶体管的栅氧化层和浮栅晶体管的隧穿氧化层；第2步，对所述多晶硅进行n型杂质的离子注入，离子注入剂量为1×1015～2×1015原子每平方厘米；第3步，刻蚀所述n型掺杂多晶硅，形成选择晶体管、高压晶体管的栅极和浮栅晶体管的浮栅。本发明EEPROM的栅极制造方法具有工艺简单、成本低廉、能够避免隧穿氧化层的等离子体损害的优点。

Description

EEPROM的栅极制造方法及其制造的栅极
技术领域
本发明涉及一种NVM(non-volatile memory，非易失性存储器)，特别是涉及一种EEPROM(Electrically-Erasable Programmable Read-OnlyMemory，电可擦除可编程只读存储器)。
背景技术
请参阅图1，现有的EEPROM存储单元由一个选择晶体管1a和一个浮栅隧道氧化层晶体管(FLOTOX，FLOating gate Tunnel OXide，有时简称为浮栅晶体管)1b组成。其中，选择晶体管1a通常为NMOS，执行选通功能；浮栅晶体管1b通常为n沟道MOS管，执行数据存储功能。浮栅晶体管1b包括两个栅极13a、13b，浮栅13a在下方，控制栅13b在上方。浮栅13a延伸到漏极11上方，在浮栅13a与漏极11之间的氧化层非常薄(例如
Figure G2010100272968D00011
)，称为隧穿氧化层12a。
EEPROM工作时通常需要施加10V以上的高压，因此在EEPROM的存储单元外围通常还有一些用来产生高压的高压晶体管。这样EEPROM就包括有选择晶体管、浮栅晶体管和高压晶体管三种MOS管。实际上，选择晶体管本质上也属于一种高压晶体管，但本申请中将存储单元中的选择晶体管和存储单位外围的高压晶体管区分表述。
EEPROM中，浮栅晶体管1b通常希望浮栅13a掺杂浓度越低越好，选择晶体管1a和高压晶体管则希望栅极13掺杂浓度越高越好。当浮栅晶体管1b的浮栅13a掺杂浓度较高时，会增大电荷穿越隧穿氧化层12a的势垒高度，进而缩小EEPROM的工作窗口，即EEPROM器件编程时和擦除时的电压差或电流差，这对数据存储是不利的。当选择晶体管1a和高压晶体管的栅极13掺杂浓度较低时，会增加多晶硅电阻，无法形成欧姆接触，造成RC延迟，这也是不利的。现有的EEPROM中，选择晶体管1a和高压晶体管的栅极13掺杂浓度通常相等，并大于浮栅晶体管1b的浮栅13a的掺杂浓度。
现有的EEPROM的栅极的制造方法包括如下步骤：(所述EEPROM的栅极包括EEPROM存储单元中选择晶体管1a的栅极13、EEPROM存储单元中浮栅晶体管1b的浮栅13a、EEPROM存储单元外围高压晶体管的栅极)
请参阅图2a，图2a中左边区域为EEPROM的存储单元，其中包括未完成的浮栅晶体管1b，对于选择晶体管则未予图示。图2a中右边区域为EEPROM存储单元外围，其中示意性地表示了两个未完成的高压晶体管2a、2b。硅片的初始形态是：衬底20上已形成隔离区21，隔离区21将各个晶体管相隔离。衬底20中有p阱22，p阱22中有n型重掺杂区23，其中一个n型重掺杂区23定义了浮栅晶体管1b的沟道长度。硅片表面具有氧化层14。所述定义了浮栅晶体管1b的沟道长度n型重掺杂区23上方的氧化层24a比其余区域的氧化层24薄，称为隧穿氧化层24a。
第1步，请参阅图2b，在硅片表面(包括EEPROM的存储单元及外围)淀积一层无掺杂的多晶硅25；
第2步，请参阅图2c，对所述多晶硅25进行n型杂质的离子注入，离子注入的剂量为3×1014～5×1014原子每平方厘米(或离子每平方厘米)；
第3步，请参阅图2d，在硅片表面旋涂光刻胶26，曝光、显影后使光刻胶26覆盖住浮栅晶体管1b区域的多晶硅25，而暴露出选择晶体管(未图示)、高压晶体管2a、2b区域的多晶硅25；
第4步，请参阅图2e，以离子注入工艺向多晶硅25注入n型杂质，剂量≥3×1015原子每平方厘米(或离子每平方厘米)；此时光刻胶26作为离子注入的阻挡层保护浮栅晶体管1b区域的多晶硅25不被注入；而选择晶体管(未图示)、高压晶体管2a、2b区域的多晶硅25’经过离子注入后，掺杂浓度增大；
第5步，请参阅图2f，以干法等离子体去胶工艺去除浮栅晶体管1b区域的多晶硅25上方所覆盖的光刻胶26。此时去除光刻胶的等离子体会对浮栅晶体管1b的隧穿氧化层24a造成严重的等离子体损伤。
上述EEPROM的栅极制造方法通过额外的光刻和离子注入工艺对选择晶体管和高压晶体管的多晶硅进行第二次掺杂，从而使选择晶体管和高压晶体管的多晶硅栅极掺杂浓度大于浮栅晶体管的多晶硅浮栅掺杂浓度，这使得制造成本较高。
发明内容
本发明所要解决的技术问题是提供一种EEPROM的栅极制造方法，该方法不会对浮栅晶体管的隧穿氧化层造成等离子体损害，而且制造成本较低。为此，本发明还要提供所述EEPROM的栅极制造方法所制造的栅极。
为解决上述技术问题，本发明EEPROM的栅极制造方法中，所述EEPROM的栅极包括EEPROM的存储单元中选择晶体管的栅极、EEPROM存储单元中浮栅晶体管的浮栅、EEPROM存储单元外围高压晶体管的栅极，所述方法包括如下步骤：
第1步，在硅片表面淀积一层无掺杂的多晶硅；
所述硅片中已具有隔离区和p阱，所述p阱中已具有n型重掺杂区，并且至少一个n型重掺杂区定义了所述浮栅晶体管的沟道长度；
所述硅片表面已具有选择晶体管、高压晶体管的栅氧化层和浮栅晶体管的隧穿氧化层；
第2步，对所述多晶硅进行n型杂质的离子注入，离子注入剂量为1×1015～2×1015原子每平方厘米(或离子每平方厘米)；
第3步，刻蚀所述n型掺杂多晶硅，形成选择晶体管、高压晶体管的栅极和浮栅晶体管的浮栅。
所述EEPROM的栅极制造方法所制造的EEPROM的栅极中，所述EEPROM的栅极包括EEPROM的存储单元中选择晶体管的栅极、EEPROM存储单元中浮栅晶体管的浮栅、EEPROM存储单元外围高压晶体管的栅极，选择晶体管的栅极、浮栅晶体管的浮栅、高压晶体管的栅极具有相同的掺杂浓度。
本发明EEPROM的栅极制造方法对EEPROM存储单元和外围的所有晶体管栅极只进行一次离子注入，从而简化了制造工艺，而且降低了制造成本，并且有效避免了对浮栅晶体管的隧穿氧化层的等离子体损害。
附图说明
图1是现有的EEPROM的存储单元的结构示意图；
图2a～图2f是现有的EEPROM的栅极的制造方法的各步骤示意图。
图中附图标记说明：
1a为浮栅晶体管；1b为选择晶体管；10为衬底；11为源区、漏区；12为氧化硅；12a为隧穿氧化层；13为多晶硅栅极；13a为多晶硅浮栅；13b为多晶硅控制栅；2a、2b为高压晶体管；20为硅衬底；21为隔离区；22为p阱；23为n型重掺杂区；24为氧化层；24a为隧穿氧化层；25、25’为多晶硅。
具体实施方式
下面以一个具体实施例对本发明作进一步详细的说明，其中的数值仅为示意。
本发明EEPROM的栅极制造方法包括如下步骤：
请参阅图2a，硅片的初始形态是：衬底20中已形成介质材料的隔离区21，通常是以场氧隔离(LOCOS)工艺或浅槽隔离(STI)工艺制造的氧化硅隔离区。EEPROM包括存储单元和外围，EEPROM的存储单元(图2a中左边区域)中包括选择晶体管(未图示)和浮栅晶体管1b，EEPROM的存储单元外围(图2a中右边区域)示意性地表示了两个高压晶体管2a、2b。EEPROM的栅极包括选择晶体管的栅极、浮栅晶体管1b的浮栅、高压晶体管2a、2b的栅极等。隔离区21将将EEPROM的存储单元和外围相隔离，还将EEPROM存储单元中及外围的各个晶体管相隔离。衬底20中已形成有p阱22，通常是以离子注入工艺对衬底20注入p型杂质(如硼等)形成的。p阱22中有n型重掺杂区23，通常是以离子注入工艺对p阱注入n型杂质(如磷、砷、锑等)形成的。其中一个n型重掺杂区23(通常是浮栅晶体管1b的漏极重掺杂区)定义了浮栅晶体管1b的沟道长度，即该n型重掺杂区23作为浮栅晶体管1b的沟道区域。硅片表面已形成有氧化层24。其中所述定义了浮栅晶体管1b的沟道长度的n型重掺杂区23(及浮栅晶体管1b的漏极)上方的氧化层24a比其余区域的氧化层24薄，称为隧穿氧化层24a。氧化层24的厚度例如为
Figure G2010100272968D00061
隧穿氧化层24a的厚度例如为
Figure G2010100272968D00062
第1步，请参阅图2b，在硅片表面淀积一层无掺杂的多晶硅25。
第2步，请参阅图2c，对所述多晶硅25以离子注入工艺进行n型杂质的离子注入，所述n型杂质例如为磷、和/或砷，所述离子注入剂量为1×1015～2×1015原子每平方厘米(或离子每平方厘米)。
该离子注入剂量既满足浮栅晶体管1b的浮栅掺杂浓度要求，也满足选择晶体管(未图示)、高压晶体管2a、2b的栅极掺杂浓度要求，因而只需一次掺杂即可满足EEPROM存储单元和外围的所有晶体管栅极的掺杂。
第2步(未图示)，采用光刻和刻蚀工艺，刻蚀所述n型掺杂的多晶硅25，形成选择晶体管、高压晶体管2a、2b的栅极以及浮栅晶体管1b的浮栅。
所述方法第1步中，所淀积的多晶硅25厚度例如为
Figure G2010100272968D00063
所述方法第2步中，离子注入可以分为一次或多次进行，每次离子注入的杂质可以相同或不同，只要离子注入总剂量满足即可。
按照上述方法制造的EEPROM的栅极中，选择晶体管的栅极、浮栅晶体管1b的浮栅、高压晶体管2a、2b的栅极具有相同的掺杂浓度。
综上所述，本发明EEPROM的栅极制造方法具有工艺简单、成本低廉、能够避免隧穿氧化层的等离子体损害的优点。

Claims (5)

1.一种EEPROM的栅极制造方法，其特征是，所述EEPROM的栅极包括EEPROM的存储单元中选择晶体管的栅极、EEPROM存储单元中浮栅晶体管的浮栅、EEPROM存储单元外围高压晶体管的栅极，所述方法包括如下步骤：
第1步，在硅片表面淀积一层无掺杂的多晶硅；
所述硅片中已具有隔离区和p阱，所述p阱中已具有n型重掺杂区，并且至少一个n型重掺杂区定义了所述浮栅晶体管的沟道长度；
所述硅片表面已具有选择晶体管、高压晶体管的栅氧化层和浮栅晶体管的隧穿氧化层；
第2步，对所述多晶硅进行n型杂质的离子注入，离子注入剂量为1×1015～2×1015原子每平方厘米；
第3步，刻蚀所述n型掺杂多晶硅，形成选择晶体管、高压晶体管的栅极和浮栅晶体管的浮栅。
2.根据权利要求1所述的EEPROM的栅极制造方法，其特征是，所述方法第1步中，硅片表面已形成的选择晶体管、高压晶体管的栅氧化层厚度为
Figure F2010100272968C00011
硅片表面已形成的浮栅晶体管的隧穿氧化层厚度为
Figure F2010100272968C00012
3.根据权利要求1所述的EEPROM的栅极制造方法，其特征是，所述方法第1步中，淀积的n型掺杂多晶硅的厚度为
Figure F2010100272968C00013
4.根据权利要求1所述的EEPROM的栅极制造方法，其特征是，所述方法第2步中，n型杂质包括磷、和/或砷。
5.如权利要求1所述EEPROM的栅极制造方法所制造的EEPROM的栅极，其特征是，所述EEPROM的栅极包括EEPROM的存储单元中选择晶体管的栅极、EEPROM存储单元中浮栅晶体管的浮栅、EEPROM存储单元外围高压晶体管的栅极，所述选择晶体管的栅极、浮栅晶体管的浮栅、高压晶体管的栅极具有相同的掺杂浓度。
CN 201010027296 2010-01-18 2010-01-18 Eeprom的栅极制造方法及其制造的栅极 Active CN102130065B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010027296 CN102130065B (zh) 2010-01-18 2010-01-18 Eeprom的栅极制造方法及其制造的栅极

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010027296 CN102130065B (zh) 2010-01-18 2010-01-18 Eeprom的栅极制造方法及其制造的栅极

Publications (2)

Publication Number Publication Date
CN102130065A true CN102130065A (zh) 2011-07-20
CN102130065B CN102130065B (zh) 2013-09-11

Family

ID=44268083

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010027296 Active CN102130065B (zh) 2010-01-18 2010-01-18 Eeprom的栅极制造方法及其制造的栅极

Country Status (1)

Country Link
CN (1) CN102130065B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417086B1 (en) * 1999-02-22 2002-07-09 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device having nonvolatile memory and logic circuit using multi-layered, inorganic mask
CN1591835A (zh) * 2003-08-29 2005-03-09 中芯国际集成电路制造(上海)有限公司 一种电可擦除可编程只读存储器单元的制造方法
CN1719595A (zh) * 2004-07-09 2006-01-11 上海先进半导体制造有限公司 制造双层多晶硅可改写非挥发性存储器的方法
CN1855425A (zh) * 2005-04-26 2006-11-01 美格纳半导体有限会社 用于制造半导体装置的方法
CN1941381A (zh) * 2005-09-28 2007-04-04 中芯国际集成电路制造(上海)有限公司 用于嵌入式eeprom中的一次可编程存储器器件的结构与方法
CN101207089A (zh) * 2006-12-19 2008-06-25 力晶半导体股份有限公司 非易失性存储器的制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417086B1 (en) * 1999-02-22 2002-07-09 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device having nonvolatile memory and logic circuit using multi-layered, inorganic mask
CN1591835A (zh) * 2003-08-29 2005-03-09 中芯国际集成电路制造(上海)有限公司 一种电可擦除可编程只读存储器单元的制造方法
CN1719595A (zh) * 2004-07-09 2006-01-11 上海先进半导体制造有限公司 制造双层多晶硅可改写非挥发性存储器的方法
CN1855425A (zh) * 2005-04-26 2006-11-01 美格纳半导体有限会社 用于制造半导体装置的方法
CN1941381A (zh) * 2005-09-28 2007-04-04 中芯国际集成电路制造(上海)有限公司 用于嵌入式eeprom中的一次可编程存储器器件的结构与方法
CN101207089A (zh) * 2006-12-19 2008-06-25 力晶半导体股份有限公司 非易失性存储器的制作方法

Also Published As

Publication number Publication date
CN102130065B (zh) 2013-09-11

Similar Documents

Publication Publication Date Title
US8669607B1 (en) Methods and apparatus for non-volatile memory cells with increased programming efficiency
CN100447988C (zh) 半导体器件及其制造方法
CN102187455B (zh) 制造分裂栅存储器单元的方法
CN100517760C (zh) 存储器件及其制造方法
US10127987B2 (en) Method for operating single-poly non-volatile memory cell
US9379255B2 (en) Non-volatile memory cell having a floating gate and a coupling gate with improved coupling ratio therebetween
KR100932134B1 (ko) 싱글 폴리형 이이피롬 및 그의 제조 방법
JP2008530771A (ja) 多重データを保存するための電気的に書換え可能な非揮発性メモリセル及びその製造方法
US6885070B2 (en) Semiconductor memory device and fabrication method thereof
CN103311188A (zh) 可编程可抹除的单一多晶硅层非挥发性存储器的制造方法
CN100499081C (zh) Nor型闪存单元阵列的制造方法
US8119479B2 (en) Scalable flash EEPROM memory cell with floating gate spacer wrapped by control gate and method of manufacture
KR20020007864A (ko) 비휘발성 메모리 소자 및 그 제조방법
US9331160B2 (en) Split-gate non-volatile memory cells having gap protection zones
CN102130065B (zh) Eeprom的栅极制造方法及其制造的栅极
US10446568B2 (en) Semiconductor memory and semiconductor memory manufacturing method
CN102097386A (zh) Eeprom的栅极制造方法及其制造的栅极
CN111276485A (zh) Mtp器件的制造方法及mtp器件
US20070296024A1 (en) Memory device and manufacturing method and operating method thereof
KR20130044699A (ko) 반도체 메모리 소자 및 이의 제조 방법
US20160141293A1 (en) Semiconductor memory device and method for manufacturing same
US9620603B2 (en) Semiconductor device with a P-N junction for reduced charge leakage and method of manufacturing the same
JP6783447B2 (ja) 不揮発性半導体記憶装置のデータ書き込み方法
US20130248978A1 (en) Semiconductor device and method of manufacturing the same
CN1328793C (zh) 不连续的氮化物只读存储器存储单元的结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131216

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20131216

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.