CN102593055A - 高压器件集成电路的制造方法 - Google Patents

高压器件集成电路的制造方法 Download PDF

Info

Publication number
CN102593055A
CN102593055A CN2011100096104A CN201110009610A CN102593055A CN 102593055 A CN102593055 A CN 102593055A CN 2011100096104 A CN2011100096104 A CN 2011100096104A CN 201110009610 A CN201110009610 A CN 201110009610A CN 102593055 A CN102593055 A CN 102593055A
Authority
CN
China
Prior art keywords
pressure
silicon substrate
sonos
low pressure
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100096104A
Other languages
English (en)
Other versions
CN102593055B (zh
Inventor
熊涛
罗啸
陈瑜
陈华伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201110009610.4A priority Critical patent/CN102593055B/zh
Publication of CN102593055A publication Critical patent/CN102593055A/zh
Application granted granted Critical
Publication of CN102593055B publication Critical patent/CN102593055B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种高压器件集成电路的制造方法，该高压器件集成电路包括形成于同一硅衬底上的SONOS储存器、高压MOS器件和低压MOS器件，通过在SONOS储存器制造工艺中嵌入高压MOS器件制造工艺实现，且高压MOS器件的高压栅极氧化层和高压多晶硅栅极的生长和图形定义步骤提前到所有的SONOS储存器和低压MOS器件的制造步骤之前。本发明方法能实现在同一硅衬底上同时形成SONOS储存器、高压MOS器件和低压MOS器件，能避免高压MOS器件的栅极氧化过程对SONOS储存器和低压MOS器件特性的影响，且能提高所述高压MOS器件栅极氧化层的可靠性。

Description

高压器件集成电路的制造方法
技术领域
本发明涉及一种高压器件半导体集成电路制造工艺方法，特别是涉及一种包括在同一硅衬底上形成有SONOS储存器、高压MOS器件和低压MOS器件的高压器件集成电路的制造方法。
背景技术
随着集成电路的发展，单芯片系统集成成为趋势。这就需要在一块芯片上同时拥有MCU的智能控制电路，非挥发性存储器电路和驱动电路。所述智能控制电路为逻辑电路，由于逻辑电路的工作电压较低，故逻辑电路一般由低压MOS器件组成。非挥发性存储器电路一般由硅-氧化物-氮化物-氧化物-硅(Silicon-Oxide-Nitride-Oxide-Silicon，SONOS)非挥发性存储器组成。驱动电路的工作电压较高，故驱动电路多一般由高压MOS器件组成。所述高压MOS器件和所述低压MOS器件的区别除了阱区、源漏等设计不同外，还有一个重要区别是所述高压MOS器件的高压栅极氧化层的厚度要大于所述低压MOS器件的低压栅极氧化层的厚度。所以单芯片系统的集成电路在同一块芯片上的至少包括三种器件，即SONOS储存器、高压MOS器件和低压MOS器件。
要实现上述单芯片系统集成，制造工艺必须要能够在同一硅衬底上同时生长出SONOS储存器、高压MOS器件和低压MOS器件。通过在现有SONOS非挥发性存储器的制造工艺中，加入高压MOS器件的制造工艺就可以使用同一套工艺中而在同一硅衬底上同时生长出SONOS储存器、高压MOS器件和低压MOS器件，从而能够实现由SONOS储存器、高压MOS器件和低压MOS器件组成的逻辑电路、非挥发性存储器电路、驱动电路等。这样就能为单芯片系统集成电路设计提供了必要的条件。
但是在实际的工艺中，由于所述高压MOS器件的高压栅极氧化层较厚，且一般是采用热氧化工艺进行生长，所述高压MOS器件的较厚栅极氧化层生长时会需要较长的工艺时间从而引入额外的热过程及硅的表面消耗，从而引起严重的所述SONOS储存器和所述低压MOS器件的电特性及可靠性性能变化。
发明内容
本发明所要解决的技术问题是提供一种高压器件集成电路的制造方法，能实现在同一硅衬底上同时形成SONOS储存器、高压MOS器件和低压MOS器件，能避免所述高压MOS器件的栅极氧化过程对SONOS储存器和低压MOS器件特性的影响，且能提高所述高压MOS器件栅极氧化层的可靠性。
为解决上述技术问题，本发明提供一种高压器件集成电路的制造方法，该高压器件集成电路包括形成于同一硅衬底上的SONOS储存器、高压MOS器件和低压MOS器件，所述SONOS储存器的ONO介质层的厚度及所述低压MOS器件的低压栅极氧化层的厚度都小于所述高压MOS器件的高压栅极氧化层的厚度，其特征在于：通过在SONOS储存器制造工艺中嵌入高压MOS器件制造工艺实现，且所述高压MOS器件的高压栅极氧化层和高压多晶硅栅极的生长步骤和图形定义步骤提前到所有的所述SONOS储存器和所述低压MOS器件的制造步骤之前。
进一步的改进是，所述集成电路的制造方法包括如下步骤：
步骤一、在所述硅衬底上的形成所述高压MOS器件的区域形成高压阱区，形成所述高压阱区的工艺包括离子注入工艺和推阱退火工艺。
步骤二、在所述硅衬底上形成场氧化层。
步骤三、在所述硅衬底上的形成所述高压MOS器件的区域形成所述高压栅极氧化层。形成所述高压栅极氧化层时包括硬掩模生长工艺和热氧化工艺；所述硬掩模形成于所述硅衬底上，并通过刻蚀工艺在形成所述高压MOS器件的区域上形成开口；在所述热氧化工艺中，所述硬掩模开口内的所述硅衬底上形成所述高压栅极氧化层。
步骤四、在所述硅衬底的所有区域进行第一多晶硅层生长，对所述第一多晶硅层进行光刻和刻蚀工艺定义并形成所述高压MOS器件的高压多晶硅栅极。
步骤五、在所述硅衬底上的形成所述低压MOS器件的区域进行低压CMOS阱注入和开启电压调节注入。
步骤六、在所述硅衬底上的形成所述SONOS储存器的区域进行隧穿窗口注入和腐蚀。
步骤七、在所述硅衬底的所有区域上生长ONO介质层。所述ONO介质层采用一次生长方法形成、或采用多次生长方法形成。
步骤八、对所述ONO介质层进行光刻和刻蚀，使所述ONO介质层仅保留在所述SONOS储存器区域和所述高压MOS器件区域内。
步骤九、在所述硅衬底上的形成所述低压MOS器件的区域形成所述低压栅极氧化层。
步骤十、在所述硅衬底的所有区域进行第二多晶硅层生长，对所述第二多晶硅层进行光刻和刻蚀工艺定义并形成所述低压MOS器件的低压多晶硅栅极和所述SONOS储存器的低压多晶硅栅极；同时将所述高压MOS器件区域的所述ONO介质层上的所述第二多晶硅层去除。
步骤十一、进行轻掺杂漏离子注入，分别在所述低压MOS器件和所述SONOS储存器的低压多晶硅栅极两侧的有源区中形成轻掺杂漏区；形成侧墙，并且利用侧墙的刻蚀工艺同时去除所述高压MOS器件区域的所述ONO介质层。
本发明方法通过在SONOS储存器制造工艺中嵌入高压MOS器件制造工艺能实现在同一硅衬底上同时形成SONOS储存器、高压MOS器件和低压MOS器件。本发明方法通过将高压MOS器件的高压栅极氧化层和高压多晶硅栅极的生长和图形定义步骤提前到所有的SONOS储存器和低压MOS器件的制造步骤之前，能避免高压栅极氧化层的氧化过程对SONOS储存器和低压MOS器件特性的影响，且能提高高压栅极氧化层的可靠性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例方法的流程图；
图2-图11是本发明实施例方法的各步骤中器件的结构图。
具体实施方式
如图1所示，是本发明实施例方法的流程图，图2～图11是本发明实施例方法的各步骤中器件的结构图。本发明实施例方法用于在同一硅衬底上形成包括有SONOS储存器、高压MOS器件和低压MOS器件的高压器件集成电路，包括如下步骤：
步骤一、如图2所示，在所述硅衬底上的形成所述高压MOS器件的区域即图2中所示的高压MOS器件区域形成高压阱区，形成所述高压阱区的工艺包括离子注入工艺和推阱退火工艺。
步骤二、如图2所示，在所述硅衬底上形成场氧化层。
步骤三、如图3所示，在所述硅衬底上的形成所述高压MOS器件的区域形成所述高压栅极氧化层。形成所述高压栅极氧化层时包括硬掩模生长工艺和热氧化工艺；所述硬掩模形成于所述硅衬底上，并通过刻蚀工艺在形成所述高压MOS器件的区域上形成开口；在所述热氧化工艺中，所述硬掩模开口内的所述硅衬底上形成所述高压栅极氧化层。
步骤四、如图4所示，在所述硅衬底的所有区域进行第一多晶硅层生长，对所述第一多晶硅层进行光刻和刻蚀工艺定义并形成所述高压MOS器件的高压多晶硅栅极。
步骤五、如图5所示，在所述硅衬底上的形成所述低压MOS器件的区域即图5中所示的低压MOS器件区域进行低压CMOS阱注入和开启电压调节注入。
步骤六、如图6所示，在所述硅衬底上的形成所述SONOS储存器的区域即图6中所示的SONOS储存器区域进行隧穿窗口注入和腐蚀。其中所述腐蚀工艺用于去除步骤二中形成场氧化层过程中需要的牺牲氧化层，用于后续的ONO介质层生长。
步骤七、如图7所示，在所述硅衬底的所有区域上生长ONO介质层。所述ONO介质层采用一次生长方法形成、或采用多次生长方法形成。
步骤八、如图8所示，对所述ONO介质层进行光刻和刻蚀，使所述ONO介质层仅保留在所述SONOS储存器区域和所述高压MOS器件区域内。
步骤九、如图9所示，在所述硅衬底上的形成所述低压MOS器件的区域形成所述低压栅极氧化层。
步骤十、如图9所示，在所述硅衬底的所有区域进行第二多晶硅层生长。如图10所示，对所述第二多晶硅层进行光刻和刻蚀工艺定义并形成所述低压MOS器件的低压多晶硅栅极和所述SONOS储存器的低压多晶硅栅极、同时将所述高压MOS器件区域的所述ONO介质层上的所述第二多晶硅层去除。
步骤十一、如图11所示，进行轻掺杂漏离子注入，分别在所述低压器件的低压多晶硅栅极和所述SONOS储存器的低压多晶硅栅极两侧的有源区中形成轻掺杂漏区；形成侧墙，并且利用侧墙的刻蚀工艺同时去除所述高压MOS器件区域的所述ONO介质层。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (4)

1.一种高压器件集成电路的制造方法，该高压器件集成电路包括形成于同一硅衬底上的SONOS储存器、高压MOS器件和低压MOS器件，所述SONOS储存器的ONO介质层的厚度及所述低压MOS器件的低压栅极氧化层的厚度都小于所述高压MOS器件的高压栅极氧化层的厚度，其特征在于：通过在SONOS储存器制造工艺中嵌入高压MOS器件制造工艺实现，且所述高压MOS器件的高压栅极氧化层和高压多晶硅栅极的生长步骤和图形定义步骤提前到所有的所述SONOS储存器和所述低压MOS器件的制造步骤之前。
2.如权利要求1所述的方法，其特征在于，包括如下步骤：
步骤一、在所述硅衬底上的形成所述高压MOS器件的区域形成高压阱区，形成所述高压阱区的工艺包括离子注入工艺和推阱退火工艺；
步骤二、在所述硅衬底上形成场氧化层；
步骤三、在所述硅衬底上的形成所述高压MOS器件的区域形成所述高压栅极氧化层；
步骤四、在所述硅衬底的所有区域进行第一多晶硅层生长，对所述第一多晶硅层进行光刻和刻蚀工艺定义并形成所述高压MOS器件的高压多晶硅栅极；
步骤五、在所述硅衬底上的形成所述低压MOS器件的区域进行低压CMOS阱注入和开启电压调节注入；
步骤六、在所述硅衬底上的形成所述SONOS储存器的区域进行隧穿窗口注入和腐蚀；
步骤七、在所述硅衬底的所有区域上生长ONO介质层；
步骤八、对所述ONO介质层进行光刻和刻蚀，使所述ONO介质层仅保留在所述SONOS储存器区域和所述高压MOS器件区域内；
步骤九、在所述硅衬底上的形成所述低压MOS器件的区域形成所述低压栅极氧化层；
步骤十、在所述硅衬底的所有区域进行第二多晶硅层生长，对所述第二多晶硅层进行光刻和刻蚀工艺定义并形成所述低压MOS器件的低压多晶硅栅极和所述SONOS储存器的低压多晶硅栅极；同时将所述高压MOS器件区域的所述ONO介质层上的所述第二多晶硅层去除；
步骤十一、进行轻掺杂漏离子注入，分别在所述低压MOS器件和所述SONOS储存器的低压多晶硅栅极两侧的有源区中形成轻掺杂漏区；形成侧墙，并且利用侧墙的刻蚀工艺同时去除所述高压MOS器件区域的所述ONO介质层。
3.如权利要求2所述的方法，其特征在于：步骤三中形成所述高压栅极氧化层时包括硬掩模生长工艺和热氧化工艺；所述硬掩模形成于所述硅衬底上，并通过刻蚀工艺在形成所述高压MOS器件的区域上形成开口；在所述热氧化工艺中，所述硬掩模开口内的所述硅衬底上形成所述高压栅极氧化层。
4.如权利要求2所述的方法，其特征在于：步骤七中所述ONO介质层采用一次生长方法形成、或采用多次生长方法形成。
CN201110009610.4A 2011-01-17 2011-01-17 高压器件集成电路的制造方法 Active CN102593055B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110009610.4A CN102593055B (zh) 2011-01-17 2011-01-17 高压器件集成电路的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110009610.4A CN102593055B (zh) 2011-01-17 2011-01-17 高压器件集成电路的制造方法

Publications (2)

Publication Number Publication Date
CN102593055A true CN102593055A (zh) 2012-07-18
CN102593055B CN102593055B (zh) 2014-05-21

Family

ID=46481512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110009610.4A Active CN102593055B (zh) 2011-01-17 2011-01-17 高压器件集成电路的制造方法

Country Status (1)

Country Link
CN (1) CN102593055B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332443A (zh) * 2014-10-30 2015-02-04 上海华虹宏力半导体制造有限公司 Sonos器件的工艺方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020140047A1 (en) * 1998-11-26 2002-10-03 Stmicroelectronics S.R.I. Process for integrating in a same chip a non-volatile memory and a high-performance logic circuitry
US20050148138A1 (en) * 2003-10-10 2005-07-07 Takafumi Noda Method of manufacturing semiconductor device
CN1719595A (zh) * 2004-07-09 2006-01-11 上海先进半导体制造有限公司 制造双层多晶硅可改写非挥发性存储器的方法
CN101099236A (zh) * 2004-12-22 2008-01-02 桑迪士克股份有限公司 具有自对准浅沟槽隔离的电可擦除可编程只读存储器阵列
CN101147258A (zh) * 2004-12-22 2008-03-19 桑迪士克股份有限公司 用于半导体存储器的多厚度电介质

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020140047A1 (en) * 1998-11-26 2002-10-03 Stmicroelectronics S.R.I. Process for integrating in a same chip a non-volatile memory and a high-performance logic circuitry
US20050148138A1 (en) * 2003-10-10 2005-07-07 Takafumi Noda Method of manufacturing semiconductor device
CN1719595A (zh) * 2004-07-09 2006-01-11 上海先进半导体制造有限公司 制造双层多晶硅可改写非挥发性存储器的方法
CN101099236A (zh) * 2004-12-22 2008-01-02 桑迪士克股份有限公司 具有自对准浅沟槽隔离的电可擦除可编程只读存储器阵列
CN101147258A (zh) * 2004-12-22 2008-03-19 桑迪士克股份有限公司 用于半导体存储器的多厚度电介质

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332443A (zh) * 2014-10-30 2015-02-04 上海华虹宏力半导体制造有限公司 Sonos器件的工艺方法

Also Published As

Publication number Publication date
CN102593055B (zh) 2014-05-21

Similar Documents

Publication Publication Date Title
CN102543738A (zh) 高压ldmos器件及其制造方法
JP6525304B2 (ja) 不揮発性メモリセル、高電圧トランジスタ、ならびに高ｋ金属ゲートトランジスタの一体化
CN102479677A (zh) 半导体器件及其制造方法
CN100552900C (zh) 电可擦可编程只读存储器的制造工艺方法
CN102496568A (zh) 沟槽功率器件结构的制造方法
CN102593055B (zh) 高压器件集成电路的制造方法
CN103367255A (zh) 可多次编程的硅氧化氮氧化硅的制造方法
US9076668B2 (en) Method of manufacturing the trench of U-shape
CN102386140A (zh) 在sonos非挥发性存储器制造工艺中生长厚栅极氧化层的方法
CN104576522A (zh) 表面沟道cmos逻辑器件和sonos器件的集成方法
CN101777518B (zh) 改善栅氧化层整合性参数的方法
WO2014120924A1 (en) Manufacturing of fet devices having lightly doped drain and source regions
CN108054099B (zh) 半导体功率器件的制作方法
CN102446851B (zh) 在sonos非挥发性存储器工艺中嵌入高压器件的方法
CN106356304A (zh) 半导体制作工艺
CN112309853A (zh) 屏蔽栅极沟槽结构的制备方法
KR100870383B1 (ko) 낸드 플래시 메모리 소자의 제조방법
CN102610506A (zh) Bcd工艺中双栅极氧化层的刻蚀方法
CN101452850A (zh) 高压晶体管制造方法
CN105990092B (zh) 半导体结构的形成方法
CN106158961B (zh) 平面型vdmos器件制作方法
CN102610528B (zh) 减小半导体器件栅诱导漏极泄漏的方法、mos器件制造方法
CN101770944B (zh) 半导体器件栅极的制作方法
CN102446850B (zh) 在sonos非挥发性存储器工艺中嵌入高压器件的方法
CN102479713A (zh) Mosfet制造方法及mosfet

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant