CN1663026A - 导电间隔物延伸的浮栅 - Google Patents
导电间隔物延伸的浮栅 Download PDFInfo
- Publication number
- CN1663026A CN1663026A CN038144360A CN03814436A CN1663026A CN 1663026 A CN1663026 A CN 1663026A CN 038144360 A CN038144360 A CN 038144360A CN 03814436 A CN03814436 A CN 03814436A CN 1663026 A CN1663026 A CN 1663026A
- Authority
- CN
- China
- Prior art keywords
- floating boom
- substrate
- layer
- isolated area
- flat surfaces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007667 floating Methods 0.000 title claims abstract description 70
- 125000006850 spacer group Chemical group 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 238000000034 method Methods 0.000 claims abstract description 43
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 41
- 229920005591 polysilicon Polymers 0.000 claims abstract description 40
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 230000015654 memory Effects 0.000 claims abstract description 19
- 230000008878 coupling Effects 0.000 claims abstract description 17
- 238000010168 coupling process Methods 0.000 claims abstract description 17
- 238000005859 coupling reaction Methods 0.000 claims abstract description 17
- 238000002955 isolation Methods 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims description 21
- 238000000151 deposition Methods 0.000 claims description 19
- 230000008569 process Effects 0.000 claims description 15
- 238000001259 photo etching Methods 0.000 claims description 10
- 239000000203 mixture Substances 0.000 claims description 5
- 235000019994 cava Nutrition 0.000 claims description 4
- 238000005259 measurement Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 238000005516 engineering process Methods 0.000 description 14
- 230000008021 deposition Effects 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000011065 in-situ storage Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- -1 boron ion Chemical class 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N phosphoric acid Substances OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000002520 cambial effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明描述了一种用于在衬底(24)上制造具有改进的浮栅与控制栅耦合率的半导体器件的方法。该方法包括步骤：首先在衬底(24)中形成隔离区(22)，然后在衬底(24)上形成浮栅(28)，之后使用多晶硅间隔物(40)延伸浮栅(28)，然后在浮栅(28)和多晶硅间隔物(40)上形成控制栅(44)。这样的半导体器件可用于闪存单元或EEPROM中。
Description
技术领域
本发明涉及用于形成以导电间隔物延伸的浮栅(FG)的方法，该方法可用于使用延伸浮栅制造超高密度的非易失性存储器(NVM)以及半导体器件。一些NVM示例包括EPROM，EEPROM和闪存单元。
背景技术
NVM广泛用于商用和军用电子装置和设备，如手持电话，无线电以及数字照相机。对于这些电子装置的市场需求持续要求具有更低电压、更低功率消耗和缩减的芯片尺寸的装置。
闪存或闪存单元包括在控制栅与沟道区之间具有一个(或多个)浮栅的MOSFET，且浮栅与控制栅通过薄介电层分隔。由于制造技术的改进，已将浮栅尺寸和浮栅之间的间距缩减至亚微米量级。这些器件基本上是微型EEPROM单元，其中电子(或空穴)通过浮栅中的氧化物势垒而注入。存储在浮栅中的电荷更改了器件阈值电压。以这种方式存储了数据。控制栅对浮栅进行控制。浮栅与控制栅的耦合率，这和浮栅与控制栅之间的面积重叠有关，影响了闪存的读/写速度。此外，耦合率越好，存储单元所需的工作电压就能够减小得越多。
在具有非常高密度的现代非易失性存储器(NVM)单元制造中应用了堆叠栅技术，如图1所示。在堆叠栅技术中，在一个或同一构图步骤中以自对准方式蚀刻控制栅(CG)2与浮栅(FG)4，导致在有源区6的方向上CG 2在FG 4上的零重叠。这如图2所示，图2表示如图1所表示的其中一个NVM单元沿X-X′方向的剖面图。图3显示出如图1所表示NVM单元沿Y-Y′方向的剖面图。它显示出FG 4彼此分隔开，以确保FG 4沿Y-Y′方向的隔离。这可通过在沉积多晶硅间介质(IPD)10和CG多晶硅层12之前，蚀刻底部多晶硅栅中的FG狭缝8来实现。狭缝8可以是连续的线，或是分离的小狭缝。在两种情形中都出现栅栏泄漏(fence leakage)：对于连续的狭缝线，沿X-X′方向在FG之间观察到泄漏，对于分离的狭缝，沿X-X′方向和Y-Y′方向在FG之间观察到泄漏。
在非易失性存储(NVM)单元中，CG上的电势VCG对FG上的电势VFG的作用由FG与CG的耦合率αFC来决定：
VFG＝αFC×VCG
FG与CG的耦合率由下式决定：
αFC＝CFC/Ctot
其中，CFC表示FG与CG之间的电容，且
Ctot表示FG的总电容。
为获得最大的FG与CG的耦合，FG与CG之间的电容CFC必须最大，而且/或者FG的总电容必须最小。
用于提高浮栅与控制栅耦合率的一种方法是增大浮栅的尺寸，从而增大沿如图1a中的Y-Y′方向上CG在FG上的重叠面积，进而增大电容CFC然而，这限制了缩减单元尺寸的能力，从而阻碍了器件密度提高。最大密度需要在FG之间具有最小间隔，或进而具有最小的狭缝8。狭缝尺寸受限于在制造栅堆叠中所用的光刻工艺。
从US-6214667得知，通过使用氮化物(Si3N4)间隔物可获得很小的狭缝。在该技术中，在FG顶部上的(相对厚的)氮化物层中蚀刻出狭缝。然后，形成氮化物侧壁间隔物。包括间隔物的氮化物层作为FG狭缝蚀刻的硬掩模。该方法的缺点在于例如使用蚀刻了(尤其是掺杂的)多晶硅的H3PO4磷酸，去除氮化物。这就需要在留下氮化物残留物和导致粗糙FG表面之间进行折衷。两种情形都将导致IPD的可靠性问题。此外，获得锐利的FG边缘，更会降低IPD的可靠性。
另一种方法主要用于防止差的隧道氧化物边缘。US-6130129描述了如何通过减小总FG电容来增大FG与CG耦合率。在此文献中，这是通过应用仅露出有源区/衬底上很小的FG重叠的自对准FG来实现的。这是通过与FG自对准地在衬底中蚀刻出沟槽来完成的。沟槽用隔离氧化物填充。该氧化物达到覆盖一部分FG多晶硅侧壁的衬底表面上方。这导致FG对CG电容的一些损失。在US-6130129中形成的间隔物仅具有有限的高度，减小了FG对CG的电容。当在堆叠栅技术中应用时，对于这些较低的间隔物难以防止栅栏泄漏，这是由于它们仅包含在垂直于衬底的方向上为直线的较小部分。此外，上述处理相当复杂且难于嵌入在逻辑CMOS工艺中。
发明内容
本发明的一个目的在于提供一种形成具有改进(更高)的FG与CG耦合率的间隔物延伸FG，其是可靠的并能够嵌入在逻辑CMOS工艺中。
本发明的另一目的在于提供一种半导体器件，其具有改进(更高)的FG与CG耦合率的间隔物延伸FG，其是可靠的并能够嵌入在逻辑CMOS工艺中。
本发明描述了一种导电间隔物延伸FG的制造方法和装置，其可以使NVM单元向深亚微米尺寸缩减，同时保持高可靠性和FG与CG的耦合。
本发明提供了用于在衬底上制造具有浮栅(FG)和控制栅(CG)的半导体器件的方法。该方法包括下列步骤：首先在衬底中形成隔离区，然后在两个隔离区之间的衬底上形成浮栅，之后使用导电间隔物延伸浮栅，然后在浮栅和导电间隔物上形成控制栅。隔离区可为浅沟槽隔离(STI)区，或局部氧化半导体(LOCOS)区。
通过本发明的方法，通过位于侧壁间隔物上的一部分CG，在不增大单元尺寸的条件下增加了FG与CG之间的重叠面积。此外，能够使FG之间的距离比特征尺寸更短，特征尺寸是所使用的主要光刻技术允许的尺寸。因此，通过本发明的方法，使用当前可获得的光刻技术，能够制造诸如闪存之类的改进的非易失性存储器。
根据本发明的实施例，浮栅的形成是通过在衬底上设置浮栅，且浮栅具有处在隔离区之上的两个相对的壁，并在浮栅相对的壁下方的隔离区中形成凹陷。这可通过沉积浮栅层并在浮栅层中形成狭缝，从而形成浮栅的相对的壁来实现。
延伸浮栅的步骤可包括，在浮栅的相对壁上以及在隔离区中凹陷的壁上沉积导电层。
在浮栅的相对壁上以及在隔离区中凹陷的壁上沉积导电层的步骤可包括，在浮栅之上以及在隔离区中的凹陷中沉积导电层，并蚀刻导电层。
该方法还可包括在形成控制栅之前在浮栅上以及在导电间隔物上形成介电层的步骤。
该方法还可包括在半导体衬底和浮栅之间设置隧道氧化物的步骤。
隔离区中的凹陷可通过蚀刻形成。
形成控制栅的步骤可包括沉积控制栅层，并对控制栅层进行构图以形成控制栅的步骤。
导电间隔物可为多晶硅间隔物。
本发明还提供了具有浮栅和控制栅的半导体器件。它包括具有平坦表面的衬底。在平坦表面中的衬底中存在两个隔离区。在两个隔离区之间的衬底上存在浮栅，浮栅的两个侧壁相对于衬底的平坦表面垂直地延伸，壁的高度从平坦表面起测量。导电间隔物相对于平坦表面从每个壁横向地延伸浮栅，它们相对于平坦表面垂直地延伸至少超过浮栅侧壁的高度。控制栅在浮栅和导电间隔物上相对于平坦表面横向地延伸。
导电间隔物还相对于平坦表面垂直地延伸，超过隔离区中的凹陷中的辅助高度。导电间隔物的辅助高度增大了FG与CG的有效耦合。
在根据本发明的半导体器件阵列中，在相邻半导体器件的浮栅之间可具有亚光刻狭缝，即，相邻浮栅之间比所用光刻工艺限定的最小尺寸还小的间距。这提高了浮栅与控制栅的耦合率。
本发明还提供了包含有根据本发明的半导体器件的非易失性存储器。非易失性存储器可为闪存或EEPROM。
附图说明
图1表示根据现有技术，部分地去除CG的多个NVM单元布局的顶视图。
图2表示现有技术的NVM单元沿图1中的线X-X′的剖面图。
图3表示现有技术的NVM单元沿图1中的线Y-Y′的剖面图。
图4表示设置有隔离区的衬底的剖面图。
图5表示在FG多晶硅和停止层沉积后的剖面图。
图6表示在抗蚀剂剥离之前的FG狭缝蚀刻后的剖面图。
图7表示在抗蚀剂剥离和附加多晶硅层沉积后的FG狭缝的剖面图。
图8表示在多晶硅间隔物蚀刻后的FG狭缝的剖面图。多晶硅间隔物形成FG的延伸。
图9表示在IPD和CG多晶硅沉积后FG狭缝的剖面图。
图10表示如图9所示的剖面图，显示出不同部件的尺寸。
图11显示普通的FG/IPD/CG堆叠。
图12说明图11的细节，其中IPD通过沉积的底部氧化物形成。
图13说明图11的细节，其中IPD通过炉氧化的底部氧化物形成。
图14说明图11的细节，其中在间隔物延伸的FG上形成IPD。
图15表示现有技术NVM单元在较差的FG狭缝蚀刻后(没有直的部分)沿图1中的线Ys-Ys′的剖面图。
图16表示现有技术NVM单元在IPD和CG多晶硅沉积后沿图1中的线Ys-Ys′的剖面图。
图17表示现有技术NVM单元在CG蚀刻后沿图1中的线Ys-Ys′的剖面图。
具体实施方式
下面，将参照特定实施例和附图描述本发明，不过本发明并不限于此，而是仅由所附权利要求进行限定。所述附图仅为示意性的，并非具有限定性。在附图中，出于说明目的，某些元件的尺寸可能有所夸大，以及并未按比例画出。其中在本描述以及权利要求中使用了术语“包括”，这并非排除了其他元件或步骤。其中，当涉及例如“一”或“一个”、“该”的单数名词时使用了不定冠词或定冠词，这包括多个该名词，除非在另外某些情形中进行特别声明。
根据本发明，在第一步中，设置衬底20或衬底中的阱(well)。在本发明的实施例中，术语“衬底”可包括可使用的任何基底材料，或其上可形成器件、电路或外延层的材料。在其他可选实施例中，所述“衬底”可包括半导体衬底，如掺杂硅，砷化镓(GaAs)，镓砷磷(GaAsP)，锗(Ge)，或锗化硅(SiGe)衬底。除半导体衬底部分外，“衬底”还可包括例如，诸如SiO2或Si3N4层的绝缘层。从而，术语“衬底”还包括玻璃上覆硅，蓝宝石上覆硅衬底。从而，术语“衬底”用于一般性限定对于位于所关注的层或部分之下的层的元件。此外，“衬底”可为在其上形成层的任何其他基底，例如玻璃或金属层。将参照硅工艺对下述工艺进行详细描述，不过本领域技术人员应理解，可基于其他半导体材料系统来实现本发明，且技术人员可选择合适的材料作为下述介电和导电材料的等效物。
如图4所示，在Y-Y′方向(如图1中所定义)，阱或衬底20具有表面，且设置有浅沟槽隔离(STI)区22或热生长场氧化物(LOCOS)区，以使后续(如沿Y-Y′方向所见)的存储单元彼此隔离。在两个STI或LOCOS隔离区22之间，其余的衬底20将形成有源区24。
STI隔离区22可通过最初在半导体衬底20中产生浅沟槽而形成，例如通过传统光刻以及各向异性干法蚀刻工艺诸如反应离子蚀刻(RIE)工序，并使用例如Cl2作为蚀刻剂。在半导体衬底20中，使浅沟槽形成至例如约在200至600nm之间的深度。在通过等离子体氧灰化和仔细的湿法清洗去除了用于浅沟槽限定的光致抗蚀剂图案后，例如通过低压化学汽相沉积(LPCVD)工序或者通过等离子体增强化学汽相沉积(PECVD)工序，沉积厚度约在300至1500nm之间的氧化硅层。从而完全填充浅沟槽。通过使用化学机械抛光(CMP)工序，或通过使用适当蚀刻剂的RIE工序，去除浅沟槽内部以外区域中的氧化硅，产生绝缘物填充的STI区域22。
如果使用LOCOS区域取代STI区域22，则它们可以通过最初形成抗氧化掩模如氮化硅，然后将半导体衬底中未受氮化硅掩模图案保护的区域暴露于热氧化工序来形成。从而产生厚度等于STI区深度的LOCOS区域。在形成LOCOS区域之后，去除抗氧化掩模。
STI区优选在LOCOS区之上，这是由于它们能够以比LOCOS区更小的尺寸形成，这使得能够减少单元尺寸，从而能够增大单元密度。因此，在以下描述中，仅对STI区进行进一步的讨论，不过应该理解，本发明包括以LOCOS区进行的下述处理步骤。
如图5所示，在设置有STI区22的衬底20的顶部上，形成包括二氧化硅的隧道氧化物(Tox)层26，优选地，在约600至1000℃的温度下，通过在氧蒸汽环境中将其热生长至厚度约在6至15nm之间而形成。或者，可使用具有原位蒸汽生成(ISSG)的快速热氧化(RTO)来获得隧道氧化物层26。
在隧道氧化物26的顶部上，沉积厚度为tFG的第一多晶硅层28，这将在以后形成FG。第一多晶硅层的沉积优选通过CVD工序来实现，厚度约在50至400nm。多晶硅层28的掺杂可以例如通过向硅烷气氛添加砷化三氢或磷化氢，或者通过向本征多晶硅层施加砷、磷或硼离子的离子注入工序，在沉积过程中来原位地实现。
在第一多晶硅层28的顶部上，沉积停止层30，例如由诸如SiO2的绝缘层构成。
这如图5中所示。停止层30作为随后的间隔物蚀刻步骤的停止层，以及作为可能的FG注入的屏蔽层。
通过普通的曝光步骤将FG狭缝32构图。将抗蚀剂层34涂敷到停止层30的顶部，并对其一些部分(取决于所需图案)进行曝光。随后，冲洗掉未曝光的部分(或者曝光部分，这取决于所用抗蚀剂的种类)，留下特定图案的抗蚀剂，允许将未被剩余抗蚀剂层覆盖的层蚀刻掉。蚀刻包括穿透(BT)步骤从而蚀刻穿过停止层30，随后穿过第一多晶硅层28进行多晶硅主蚀刻，停止于STI 22。然后，执行氧化物蚀刻，在STI 22中形成深度为d的凹陷。这如图6中所示。
图6表示氧化物蚀刻之后的情形。所示的情形指的是零蚀刻偏差的情形(从而边缘垂直于衬底表面)。将蚀刻偏差通过下式定义：
蚀刻偏差＝L_CD-E_CD
在去除抗蚀剂层34的残留物之前，从FG侧壁36去除可能的聚合物和原有氧化物。然后例如通过等离子体氧灰化和仔细的湿法清洗，去除了抗蚀剂34，剩下停止层30。
优选地，以避免FG侧壁36再次氧化的时间严格的顺序，随后的预清洗，在停止层30上和狭缝32中沉积厚度为tSP的附加多晶硅层38，如图7所示。优选将多晶硅层38采用与第一多晶硅层28相同的掺杂剂进行原位掺杂。
之后，使用对于主蚀刻的终点检测的停止层30和STI 22，各向异性蚀刻多晶硅间隔物40。多晶硅间隔物40将作为FG的延伸，从而使FG狭缝32变窄，如图8所示。尺寸L_CD，蚀刻偏差，E_CD和tSP决定了狭缝(FGS_CD)的最终临界尺寸(CD)：
E_CD＝L_CD-蚀刻偏差
FGS_CD＝E_CD-2*tSP＝L_CD-蚀刻偏差-2*tSP
在去除停止层30后，形成多晶硅间介质(IPD)42，参见图9。IPD 42优选包括多种绝缘材料，例如，氧化物氮化物氧化物(ONO)层，并可通过传统技术形成或生长。ONO层最好包括二氧化硅，氮化硅和二氧化硅的连续层。ONO层的总介电厚度通常约在10至50nm之间。
在形成IPD层42后，沉积CG多晶硅44(最好原位掺杂)，如图9所示。CG多晶硅层44的沉积可通过LPCVD工序实现，沉积至约50至400nm之间的厚度。CG多晶硅层44的掺杂或者通过向硅烷气氛添加合适的掺杂剂杂质，如砷化三氢或磷化氢而在沉积期间原位实现，或通过离子注入工序，使用例如施加到本征多晶硅层的砷、磷或硼离子的掺杂剂来实现。
在根据本发明的形成NVM的最后一步中，蚀刻CG(在附图中未示出)。
通过本领域技术人员所熟知的工艺完成了单元形成(例如，源/漏形成，硅化等)。
优选地，在根据本发明的工艺中，当实现间隔物40用于延伸FG时，优化以下参数：
-FG厚度tFG：FG厚度tFG越大(即，FG越高)，所生成的FG与CG之间的重叠区域就越大，从而FG与CG之间的电容CFC将越大。
-L_CD：L_CD越小，狭缝32的宽度就越小，FG与CG耦合率就越高。L_CD受限于光刻设备。
-E_CD：E_CD越大，即，FG的底部部分蚀刻得越直，则会更少地出现栅栏泄漏。由于在FG多晶硅中蚀刻狭缝之后的IPD沉积以及接连的CG构图，出现由IPD(例如ONO)构成的剩余栅栏。当在第一多晶硅层62中蚀刻的狭缝60的轮廓倾斜或显示出不规则时(如图15中所示)，则在IPD 64形成以及CG多晶硅66沉积后(如图16所示)，在CG构图期间IPD栅栏将掩蔽第一多晶硅层62。这导致邻近IPD栅栏70处的多晶硅残留物68，如图17所示。这些残留物68使FG短路，导致泄漏并使电路产率降低。通过极其笔直地蚀刻FG底部部分并在STI区垂直(与STI呈＞85°的角)，能防止栅栏泄漏。
-用于形成间隔物的附加多晶硅层的厚度tSP：形成间隔物40的多晶硅层越厚，狭缝32的宽度越小，FG与CG的耦合率就越高。
-凹陷的深度d：凹陷越深，就能够使FG与CG的重叠区域越大。
FG的笔直部分的高度是很重要的，这是由于它决定了栅栏泄漏的风险。FG的笔直部分(在STI处垂直)的高度等于(参见图10)：
tFG-tSP+d
本发明的间隔物延伸FG方法具有以下优点：
-它与普通(嵌入式)NVM工艺可以很好兼容。无需额外的掩模。
-由于在不减小光刻和蚀刻工艺窗口的条件下具有深亚微米狭缝(从而具有很小的FG与FG的距离)，从而可实现高封装密度。与当前可用的光刻工艺相比，狭缝尺寸更小。
-由于很小的狭缝(很小的FG与FG的距离)，可实现高的FG与CG耦合率。
-对于本发明的间隔物延伸FG方法，与现有技术装置相比，IPD42上的电场非常低，这是由于在场线致密的地方没有出现锐利的边缘。这如图11至14所示。在图11中的圆圈50(与图9中的圆圈50相对应)表示在FG/IPD/CG堆叠中考虑哪种FG边缘，图12至图14显示对于FG边缘的不同可能性。图12表示在沉积底部氧化物层的情形中的IPD层52。存在很好的台阶覆盖，但具有导致场增强的锐利FG边缘。图13显示在底部氧化物进行炉氧化的情形中的IPD层54。在此情形中，锐化主要取决于氧化条件(温度，时间，环境)；干法不好，湿法更差，而快速热氧化(RTO)最好。图14显示出在根据本发明的间隔物延伸FG的情形中的氧化物层42。该方法提高了IPD 42的可靠性(穿通的可能性更小)以及NVM的数据保持力。采用根据本发明的间隔物延伸FG方法，防止了在炉内生长IPD部分的情形中在FG边缘的IPD锐化/变薄。
-能够完全防止栅栏泄漏(通过邻近ONO的残留物从FG至FG的泄漏)，从而导致高产率。
-当使用可制造的光刻和蚀刻工艺时，FG狭缝32的最终临界尺寸由多晶硅层38的厚度来决定，并因此非常精确地进行控制。使用终点系统蚀刻多晶硅间隔物40是可制造的。因此，对深亚微米FG狭缝32的临界尺寸的控制不再取决于FG狭缝光刻和蚀刻工艺，而主要取决于对多晶硅层38厚度的控制。
Claims (18)
1.用于在衬底上制造具有浮栅和控制栅的半导体器件的方法，包括步骤：
-首先在衬底中形成隔离区，
-然后在两个隔离区之间的衬底上形成浮栅，
-之后使用导电间隔物延伸浮栅，以及
-然后在浮栅和导电间隔物上形成控制栅。
2.根据权利要求1的方法，其中，形成浮栅的步骤包括：
-在衬底上设置浮栅，浮栅具有处在隔离区之上的两个相对的壁，
-在浮栅相对的壁之下的隔离区中形成凹陷。
3.根据权利要求2的方法，其中，设置浮栅的步骤包括：
-沉积浮栅层，
-在浮栅层中形成狭缝，从而形成浮栅的相对的壁。
4.根据权利要求2的方法，其中，延伸浮栅的步骤包括在浮栅的相对壁上以及在隔离区中凹陷的壁上沉积导电层。
5.根据权利要求4的方法，其中，在浮栅的相对壁上以及在隔离区中凹陷的壁上沉积导电层的步骤包括：
-在浮栅之上以及在隔离区中的凹陷中沉积导电层，
-蚀刻导电层。
6.根据权利要求1的方法，还包括在形成控制栅之前在浮栅上以及在导电间隔物上形成介电层的步骤。
7.根据权利要求1的方法，其中，隔离区为浅沟槽隔离(STI)区。
8.根据权利要求1的方法，其中，隔离区为LOCOS区。
9.根据权利要求2的方法，其中，在隔离区中的凹陷是通过蚀刻形成的。
10.根据权利要求1的方法，包括在半导体衬底和浮栅之间设置隧道氧化物的步骤。
11.根据权利要求1的方法，其中，形成控制栅的步骤包括：
-沉积控制栅层，以及
-对控制栅层进行构图以形成控制栅。
12.根据权利要求1的方法，其中，导电间隔物为多晶硅间隔物。
13.具有浮栅与控制栅耦合率的半导体器件，包括
-具有平坦表面的衬底，
-在平坦表面中的衬底中的两个隔离区，
-在两个隔离区之间的衬底上的浮栅，浮栅的两个侧壁相对于衬底的平坦表面垂直地延伸，壁的高度从平坦表面起测量，
-相对于平坦表面从每个壁横向地延伸浮栅的导电间隔物，相对于平坦表面垂直地延伸至少超过浮栅侧壁高度的导电间隔物，以及
-在浮栅和导电间隔物上相对于平坦表面横向延伸的控制栅。
14.根据权利要求13的半导体器件，其中，导电间隔物还相对于平坦表面垂直地延伸，超过表面之下凹陷中的辅助高度。
15.根据权利要求13或14的任何一个的半导体器件阵列，其中，在相邻半导体器件的浮栅之间具有亚光刻狭缝。
16.一种包含有根据权利要求13或14的任何一个的半导体器件的非易失性存储器。
17.根据权利要求16的非易失性存储器，其中，存储器为闪存。
18.根据权利要求16的非易失性存储器，其中，存储器为EEPROM。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP02077452.7 | 2002-06-20 | ||
| EP02077452 | 2002-06-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1663026A true CN1663026A (zh) | 2005-08-31 |
| CN100372068C CN100372068C (zh) | 2008-02-27 |
Family
ID=29797211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB038144360A Expired - Fee Related CN100372068C (zh) | 2002-06-20 | 2003-06-12 | 导电间隔物延伸的浮栅 |
Country Status (7)
| Country | Link |
|---|---|
| US (3) | US7416939B2 (zh) |
| EP (1) | EP1518264A1 (zh) |
| JP (1) | JP2005530357A (zh) |
| KR (1) | KR20050013214A (zh) |
| CN (1) | CN100372068C (zh) |
| AU (1) | AU2003242901A1 (zh) |
| WO (1) | WO2004001824A1 (zh) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005530357A (ja) * | 2002-06-20 | 2005-10-06 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 導電スペーサで拡張されたフローティングゲート |
| US7183143B2 (en) * | 2003-10-27 | 2007-02-27 | Macronix International Co., Ltd. | Method for forming nitrided tunnel oxide layer |
| KR100602081B1 (ko) * | 2003-12-27 | 2006-07-14 | 동부일렉트로닉스 주식회사 | 높은 커플링비를 갖는 불휘발성 메모리 소자 및 그 제조방법 |
| US7067388B1 (en) * | 2004-04-07 | 2006-06-27 | Spansion Llc | Flash memory device and method of forming the same with improved gate breakdown and endurance |
| KR20060008555A (ko) * | 2004-07-21 | 2006-01-27 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| KR100590220B1 (ko) * | 2004-08-04 | 2006-06-19 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
| JP2006303308A (ja) * | 2005-04-22 | 2006-11-02 | Toshiba Corp | 半導体装置およびその製造方法 |
| US7541241B2 (en) * | 2005-12-12 | 2009-06-02 | Promos Technologies, Inc. | Method for fabricating memory cell |
| JP2009218520A (ja) | 2008-03-12 | 2009-09-24 | Fujitsu Microelectronics Ltd | 半導体装置とその製造方法 |
| US7919387B2 (en) * | 2008-03-17 | 2011-04-05 | International Business Machines Corporation | Structure and method for manufacturing memory |
| JP2011023637A (ja) * | 2009-07-17 | 2011-02-03 | Toshiba Corp | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法 |
| US7995394B2 (en) * | 2009-07-30 | 2011-08-09 | Sandisk Technologies Inc. | Program voltage compensation with word line bias change to suppress charge trapping in memory |
| JP2012019020A (ja) * | 2010-07-07 | 2012-01-26 | Toshiba Corp | 不揮発性記憶装置 |
| KR101880721B1 (ko) * | 2011-06-21 | 2018-07-23 | 삼성디스플레이 주식회사 | 박막 트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막 트랜지스터, 유기 발광 디스플레이 장치의 제조 방법, 및 상기 방법에 의해 제조된 유기 발광 디스플레이 장치 |
| US8664059B2 (en) * | 2012-04-26 | 2014-03-04 | International Business Machines Corporation | Non-volatile memory device formed by dual floating gate deposit |
| US9076727B2 (en) * | 2012-06-28 | 2015-07-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Damascene non-volatile memory cells and methods for forming the same |
| CN103903969B (zh) * | 2012-12-26 | 2016-05-04 | 北京兆易创新科技股份有限公司 | 浮栅的制备方法 |
| CN105374754B (zh) * | 2014-08-28 | 2019-01-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| DE102017110516B4 (de) | 2017-05-15 | 2024-05-16 | Ille Papier-Service Gmbh | Einrichtung zum Abtrennen von Papierabschnitten von auf einer Papierrolle aufgewickelten Papierbahn sowie Messer zum Abtrennen der Papierabschnitte |
| CN110021604B (zh) * | 2019-04-16 | 2023-12-01 | 上海格易电子有限公司 | 一种存储器及其制备方法 |
| CN113097211B (zh) | 2020-01-09 | 2024-08-06 | 联华电子股份有限公司 | 非挥发性存储元件及其制造方法 |
Family Cites Families (64)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2767104B2 (ja) * | 1987-03-30 | 1998-06-18 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JPH0334578A (ja) * | 1989-06-30 | 1991-02-14 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| KR0136995B1 (ko) * | 1994-09-08 | 1998-04-24 | 김주용 | 비휘발성메모리셀의제조방법 |
| JPH08204038A (ja) * | 1995-01-25 | 1996-08-09 | Ricoh Co Ltd | 半導体メモリ装置とその製造方法 |
| US5753951A (en) * | 1995-07-25 | 1998-05-19 | International Business Machines Corporation | EEPROM cell with channel hot electron programming and method for forming the same |
| TW347567B (en) * | 1996-03-22 | 1998-12-11 | Philips Eloctronics N V | Semiconductor device and method of manufacturing a semiconductor device |
| TW360951B (en) * | 1997-04-01 | 1999-06-11 | Nxp Bv | Method of manufacturing a semiconductor device |
| WO1999044239A1 (de) * | 1998-02-25 | 1999-09-02 | Siemens Aktiengesellschaft | Elektrisch programmierbare speicherzellenanordnung und verfahren zu deren herstellung |
| US6083793A (en) * | 1998-02-27 | 2000-07-04 | Texas Instruments - Acer Incorporated | Method to manufacture nonvolatile memories with a trench-pillar cell structure for high capacitive coupling ratio |
| US6285054B1 (en) * | 1998-03-30 | 2001-09-04 | Advanced Micro Devices, Inc. | Trenched gate non-volatile semiconductor device with the source/drain regions spaced from the trench by sidewall dopings |
| TW420874B (en) * | 1998-05-04 | 2001-02-01 | Koninkl Philips Electronics Nv | Method of manufacturing a semiconductor device |
| US6130129A (en) * | 1998-07-09 | 2000-10-10 | Winbond Electronics Corp. | Method of making self-aligned stacked gate flush memory with high control gate to floating gate coupling ratio |
| JP2000077631A (ja) * | 1998-08-27 | 2000-03-14 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| DE19840984B4 (de) * | 1998-09-08 | 2005-05-19 | Infineon Technologies Ag | Halbleiterbauelement für integrierte Schaltkreise sowie Verfahren zur Herstellung |
| JP4237344B2 (ja) * | 1998-09-29 | 2009-03-11 | 株式会社東芝 | 半導体装置及びその製造方法 |
| TW409415B (en) | 1999-01-18 | 2000-10-21 | United Microelectronics Corp | Flash memory structure and the manufacture method thereof |
| US6159801A (en) * | 1999-04-26 | 2000-12-12 | Taiwan Semiconductor Manufacturing Company | Method to increase coupling ratio of source to floating gate in split-gate flash |
| KR100701716B1 (ko) * | 1999-07-29 | 2007-03-29 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 비휘발성 반도체 메모리 디바이스 |
| US6323516B1 (en) * | 1999-09-03 | 2001-11-27 | Advanced Micro Devices, Inc. | Flash memory device and fabrication method having a high coupling ratio |
| WO2001052326A1 (en) * | 1999-12-21 | 2001-07-19 | Koninklijke Philips Electronics N.V. | Virtual-ground, split-gate flash memory cell arrangements |
| JP2001196476A (ja) * | 2000-01-07 | 2001-07-19 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6376877B1 (en) * | 2000-02-24 | 2002-04-23 | Advanced Micro Devices, Inc. | Double self-aligning shallow trench isolation semiconductor and manufacturing method therefor |
| US6448606B1 (en) * | 2000-02-24 | 2002-09-10 | Advanced Micro Devices, Inc. | Semiconductor with increased gate coupling coefficient |
| TW529160B (en) * | 2000-12-22 | 2003-04-21 | Koninkl Philips Electronics Nv | Semiconductor device comprising an electrically erasable programmable read only memory and a flash-erasable programmable read only memory, and method of manufacturing such a semiconductor device |
| WO2002086955A1 (en) * | 2001-04-23 | 2002-10-31 | Koninklijke Philips Electronics N.V. | Semiconductor device and method of manufacturing same |
| US6791142B2 (en) * | 2001-04-30 | 2004-09-14 | Vanguard International Semiconductor Co. | Stacked-gate flash memory and the method of making the same |
| US6562681B2 (en) * | 2001-06-13 | 2003-05-13 | Mosel Vitelic, Inc. | Nonvolatile memories with floating gate spacers, and methods of fabrication |
| JP2003007869A (ja) * | 2001-06-26 | 2003-01-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6559008B2 (en) * | 2001-10-04 | 2003-05-06 | Hynix Semiconductor America, Inc. | Non-volatile memory cells with selectively formed floating gate |
| KR100426487B1 (ko) * | 2001-12-28 | 2004-04-14 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 플로팅 게이트 형성 방법 |
| US6720611B2 (en) * | 2002-01-28 | 2004-04-13 | Winbond Electronics Corporation | Fabrication method for flash memory |
| US6579761B1 (en) * | 2002-08-20 | 2003-06-17 | Taiwan Semiconductor Manufacturing Company | Method to improve the coupling ratio of top gate to floating gate in flash |
| US7411246B2 (en) * | 2002-04-01 | 2008-08-12 | Silicon Storage Technology, Inc. | Self aligned method of forming a semiconductor memory array of floating gate memory cells with buried bit-line and raised source line, and a memory array made thereby |
| US6566196B1 (en) * | 2002-05-15 | 2003-05-20 | Mosel Vitelic, Inc. | Sidewall protection in fabrication of integrated circuits |
| JP2005530357A (ja) * | 2002-06-20 | 2005-10-06 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 導電スペーサで拡張されたフローティングゲート |
| US6583009B1 (en) * | 2002-06-24 | 2003-06-24 | Advanced Micro Devices, Inc. | Innovative narrow gate formation for floating gate flash technology |
| US6743675B2 (en) * | 2002-10-01 | 2004-06-01 | Mosel Vitelic, Inc. | Floating gate memory fabrication methods comprising a field dielectric etch with a horizontal etch component |
| TW565906B (en) * | 2002-10-21 | 2003-12-11 | Nanya Technology Corp | A trench type split gate flash memory and the method to fabricate the same |
| TWI283912B (en) * | 2002-10-21 | 2007-07-11 | Nanya Technology Corp | A trench type stacked gate flash memory and the method to fabricate the same |
| US6962851B2 (en) * | 2003-03-19 | 2005-11-08 | Promos Technologies, Inc. | Nonvolatile memories and methods of fabrication |
| US6995060B2 (en) * | 2003-03-19 | 2006-02-07 | Promos Technologies Inc. | Fabrication of integrated circuit elements in structures with protruding features |
| US6962852B2 (en) * | 2003-03-19 | 2005-11-08 | Promos Technologies Inc. | Nonvolatile memories and methods of fabrication |
| US6893921B2 (en) * | 2003-04-10 | 2005-05-17 | Mosel Vitelic, Inc. | Nonvolatile memories with a floating gate having an upward protrusion |
| US6902974B2 (en) * | 2003-05-16 | 2005-06-07 | Promos Technologies Inc. | Fabrication of conductive gates for nonvolatile memories from layers with protruding portions |
| US7214585B2 (en) * | 2003-05-16 | 2007-05-08 | Promos Technologies Inc. | Methods of fabricating integrated circuits with openings that allow electrical contact to conductive features having self-aligned edges |
| US6974739B2 (en) * | 2003-05-16 | 2005-12-13 | Promos Technologies Inc. | Fabrication of dielectric on a gate surface to insulate the gate from another element of an integrated circuit |
| US6846712B2 (en) * | 2003-05-16 | 2005-01-25 | Promos Technologies Inc. | Fabrication of gate dielectric in nonvolatile memories having select, floating and control gates |
| US7101757B2 (en) * | 2003-07-30 | 2006-09-05 | Promos Technologies, Inc. | Nonvolatile memory cells with buried channel transistors |
| US7169667B2 (en) * | 2003-07-30 | 2007-01-30 | Promos Technologies Inc. | Nonvolatile memory cell with multiple floating gates formed after the select gate |
| US6951782B2 (en) * | 2003-07-30 | 2005-10-04 | Promos Technologies, Inc. | Nonvolatile memory cell with multiple floating gates formed after the select gate and having upward protrusions |
| US7060565B2 (en) * | 2003-07-30 | 2006-06-13 | Promos Technologies Inc. | Fabrication of dielectric for a nonvolatile memory cell having multiple floating gates |
| US7052947B2 (en) * | 2003-07-30 | 2006-05-30 | Promos Technologies Inc. | Fabrication of gate dielectric in nonvolatile memories in which a memory cell has multiple floating gates |
| US6885044B2 (en) * | 2003-07-30 | 2005-04-26 | Promos Technologies, Inc. | Arrays of nonvolatile memory cells wherein each cell has two conductive floating gates |
| US6838342B1 (en) * | 2003-10-03 | 2005-01-04 | Promos Technologies, Inc. | Nonvolatile memory fabrication methods comprising lateral recessing of dielectric sidewalls at substrate isolation regions |
| KR100602081B1 (ko) * | 2003-12-27 | 2006-07-14 | 동부일렉트로닉스 주식회사 | 높은 커플링비를 갖는 불휘발성 메모리 소자 및 그 제조방법 |
| KR100606535B1 (ko) * | 2003-12-31 | 2006-07-31 | 동부일렉트로닉스 주식회사 | 플래시 메모리 제조방법 |
| US7148104B2 (en) * | 2004-03-10 | 2006-12-12 | Promos Technologies Inc. | Fabrication of conductive lines interconnecting first conductive gates in nonvolatile memories having second conductive gates provided by conductive gate lines, wherein the adjacent conductive gate lines for the adjacent columns are spaced from each other, and non-volatile memory structures |
| US7091091B2 (en) * | 2004-06-28 | 2006-08-15 | Promos Technologies Inc. | Nonvolatile memory fabrication methods in which a dielectric layer underlying a floating gate layer is spaced from an edge of an isolation trench and/or an edge of the floating gate layer |
| US7153741B2 (en) * | 2004-07-07 | 2006-12-26 | Micron Technology, Inc. | Use of selective epitaxial silicon growth in formation of floating gates |
| KR101160720B1 (ko) * | 2004-11-15 | 2012-06-28 | 엔엑스피 비 브이 | 플래시-ｒｏｍ 메모리 셀의 레이아웃 변환 방법, 반도체 소자 및 컴퓨터 프로그램을 포함하는 컴퓨터 판독 가능한 저장 매체 |
| US7071538B1 (en) * | 2004-12-10 | 2006-07-04 | Spansion,Llc | One stack with steam oxide for charge retention |
| US7144773B1 (en) * | 2005-06-01 | 2006-12-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for preventing trenching in fabricating split gate flash devices |
| KR100703981B1 (ko) * | 2006-01-20 | 2007-04-09 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| KR101026382B1 (ko) * | 2007-12-28 | 2011-04-07 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
-
2003
- 2003-06-12 JP JP2004515170A patent/JP2005530357A/ja active Pending
- 2003-06-12 EP EP03760834A patent/EP1518264A1/en not_active Withdrawn
- 2003-06-12 WO PCT/IB2003/002738 patent/WO2004001824A1/en active Application Filing
- 2003-06-12 KR KR10-2004-7020592A patent/KR20050013214A/ko not_active Application Discontinuation
- 2003-06-12 AU AU2003242901A patent/AU2003242901A1/en not_active Abandoned
- 2003-06-12 US US10/518,736 patent/US7416939B2/en not_active Expired - Lifetime
- 2003-06-12 CN CNB038144360A patent/CN100372068C/zh not_active Expired - Fee Related
-
2008
- 2008-07-15 US US12/173,440 patent/US8063429B2/en not_active Expired - Fee Related
- 2008-07-21 US US12/176,868 patent/US8278202B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8278202B2 (en) | 2012-10-02 |
| US20050224860A1 (en) | 2005-10-13 |
| WO2004001824A1 (en) | 2003-12-31 |
| US7416939B2 (en) | 2008-08-26 |
| US20090087976A1 (en) | 2009-04-02 |
| JP2005530357A (ja) | 2005-10-06 |
| US20080283899A1 (en) | 2008-11-20 |
| CN100372068C (zh) | 2008-02-27 |
| KR20050013214A (ko) | 2005-02-03 |
| US8063429B2 (en) | 2011-11-22 |
| AU2003242901A1 (en) | 2004-01-06 |
| EP1518264A1 (en) | 2005-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1663026A (zh) | 导电间隔物延伸的浮栅 | |
| US6117733A (en) | Poly tip formation and self-align source process for split-gate flash cell | |
| CN100505316C (zh) | 具有隔离区上擦除栅的非易失性存储器 | |
| US7763512B2 (en) | Shallow trench isolation in floating gate devices | |
| CN1661784A (zh) | 自对准分裂栅非易失存储器结构及其制造方法 | |
| CN1839479A (zh) | 半导体装置和半导体装置的制造方法 | |
| US6791142B2 (en) | Stacked-gate flash memory and the method of making the same | |
| CN1855425A (zh) | 用于制造半导体装置的方法 | |
| CN1758428A (zh) | 在快闪存储器件内形成壁氧化物层与隔离层的方法 | |
| CN1885508A (zh) | 快闪存储器制程 | |
| CN1653621A (zh) | 耦合率增大的浮栅存储单元 | |
| US7443725B2 (en) | Floating gate isolation and method of making the same | |
| KR100806787B1 (ko) | 플래쉬 반도체 소자의 제조방법 | |
| CN1694243A (zh) | 电可擦编程只读存储器单元的制造方法 | |
| US6468862B1 (en) | High capacitive-coupling ratio of stacked-gate flash memory having high mechanical strength floating gate | |
| US7781275B2 (en) | Method of manufacturing a flash memory device | |
| CN1324694C (zh) | 制造内层多晶硅介电层的方法 | |
| CN1885510A (zh) | 制造闪存器件的电介质膜的方法 | |
| CN113903789A (zh) | 闪存存储器及其制造方法、操作方法 | |
| CN1917177A (zh) | 分离栅极快闪存储器及其制造方法 | |
| CN1591872A (zh) | 分离栅极快闪存储单元及其制造方法 | |
| CN1278425C (zh) | 快闪存储单元及其制造方法 | |
| CN1542973A (zh) | 分离栅极闪存单元及其制造方法 | |
| CN1674255A (zh) | 闪存存储单元的制造方法 | |
| KR20080103703A (ko) | 비휘발성 메모리 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: NXP CO., LTD. Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V. Effective date: 20070720 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20070720 Address after: Holland Ian Deho Finn Applicant after: Koninkl Philips Electronics NV Address before: Holland Ian Deho Finn Applicant before: Koninklijke Philips Electronics N.V. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080227 Termination date: 20130612 |