CN1691312A - 在闪存装置的栅极间形成介电层的方法 - Google Patents
在闪存装置的栅极间形成介电层的方法 Download PDFInfo
- Publication number
- CN1691312A CN1691312A CNA2005100542716A CN200510054271A CN1691312A CN 1691312 A CN1691312 A CN 1691312A CN A2005100542716 A CNA2005100542716 A CN A2005100542716A CN 200510054271 A CN200510054271 A CN 200510054271A CN 1691312 A CN1691312 A CN 1691312A
- Authority
- CN
- China
- Prior art keywords
- forming
- silicon film
- bonding layer
- dielectric layer
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 65
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 65
- 239000010703 silicon Substances 0.000 claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 239000012298 atmosphere Substances 0.000 claims abstract description 13
- 238000006243 chemical reaction Methods 0.000 claims abstract description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910001873 dinitrogen Inorganic materials 0.000 claims abstract description 6
- 238000000137 annealing Methods 0.000 claims description 18
- 238000004140 cleaning Methods 0.000 claims description 18
- 239000007789 gas Substances 0.000 claims description 13
- 229910052731 fluorine Inorganic materials 0.000 claims description 9
- 238000010030 laminating Methods 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 8
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 7
- 239000011737 fluorine Substances 0.000 claims description 7
- 239000011259 mixed solution Substances 0.000 claims description 7
- VDRSDNINOSAWIV-UHFFFAOYSA-N [F].[Si] Chemical compound [F].[Si] VDRSDNINOSAWIV-UHFFFAOYSA-N 0.000 claims description 5
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 238000011065 in-situ storage Methods 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 239000000243 solution Substances 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims 1
- 229910008284 Si—F Inorganic materials 0.000 abstract 2
- 229910007991 Si-N Inorganic materials 0.000 abstract 1
- 229910006294 Si—N Inorganic materials 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 13
- 239000000758 substrate Substances 0.000 description 13
- 229910004679 ONO2 Inorganic materials 0.000 description 5
- 241000293849 Cordylanthus Species 0.000 description 4
- 125000001893 nitrooxy group Chemical group [O-][N+](=O)O* 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 241000252506 Characiformes Species 0.000 description 1
- -1 ONO2 nitride Chemical class 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000010405 reoxidation reaction Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明提供一种用于防止一氧化物膜变厚的方法，这是由于在制造一具有一介电层之闪存装置的方法中，该氧化物膜与一浮动栅极的反应而导致该氧化物膜变厚，其中该介电层系由介于该浮动栅极与一控制栅极之间的至少一氧化物膜所组成。为此目的，在一构成该浮动栅极的硅膜之表面上形成一Si－F键合层。在一氮气体环境中退火处理该Si－F键合层，藉此形成一Si－N键合层。接着形成一介电层。
Description
技术领域
本发明涉及一种制造闪存装置的方法，具体而言，本发明涉及一种在闪存装置中的栅极之间形成一介电层的方法。
背景技术
闪存装置中的编程和擦除等作业是藉由储存电荷至一浮动栅极中或自一浮动栅极擦除电荷来达成。编程和擦除等属性取决于介于该浮动栅极与该控制栅极之间的耦合比率。因此必须在该浮动栅极与该控制栅极之间形成一厚度均匀的介电层。
将参考图1来解说制造闪存装置的现有方法。
在一半导体基板10上形成一栅极图案G，该栅极图案G是由一隧穿氧化物膜11、一浮动栅极12、一ONO介电层13及一控制栅极14所组成。一杂质被掺杂至该半导体基板10中，藉此形成源极/漏极15。该浮动栅极12是使用一掺杂型硅膜所形成，该ONO介电膜13是藉由层叠一下方氧化物膜ONO1、一氮化物膜ONO2及一上方氧化物膜ONO3所形成。
如果藉由前文提及的方法来制造闪存装置，则在退火工艺过程中，该浮动栅极12与由硅形成的该下方氧化物膜ONO1会互相反应。于是，发生再氧化，因而产生一厚型下方氧化物膜ONO1。例如，在退火工艺之前该下方氧化物膜ONO1厚度″t1″增加至厚度″t2″。例如，该下方氧化物膜ONO1之边缘处发生的再氧化更为活跃，导致边缘相对厚的鸟嘴形。由于该下方氧化物膜ONO1厚度增加，因而减小介于该浮动栅极12与该控制栅极14之间的耦合比率。另外，由于在整个晶片上，该下方氧化物膜ONO1的厚度会不均匀增加，所以在装置的编程和擦除等作业时，由于阈值电压分散增加而导致成品率降低。
发明内容
本发明揭示一种在闪存装置中的栅极之间形成一介电层的方法，该方式可禁止一浮动栅极与一氧化物膜发生反应，藉此防止该介电层厚度变化。
为了实现该目的，在一种制造一具有一介电层的闪存装置的方法中，其中该介电层由介于该浮动栅极与一控制栅极之间的至少一氧化物膜所组成，本发明提供一种用于防止由于该氧化物膜与该浮动栅极的反应而导致该氧化物膜变厚的方法。为此目的，在一构成该浮动栅极的硅膜的表面上形成一Si-F键合层。在氮气体环境中退火处理该Si-F键合层，藉此形成一Si-N键合层。接着形成一介电层。
根据本发明的一个方面，本发明提供一种制造闪存装置的方法，包括下列步骤：形成一构成一浮动栅极的硅膜图案；在一供应氟的气体环境中，在该硅膜图案的表面上形成一硅-氟(Si-F)键合层；在一氮气体环境中执行一退火工艺，藉此在该硅膜图案的表面上形成一硅-氮(Si-N)键合层；在具有该Si-N键合层的该硅膜图案上形成一具有至少一氧化物膜的介电层；以及在该介电层上形成一用于一控制栅极的导电膜。
根据本发明的另一方面，本发明提供一种制造闪存装置的方法，包括下列步骤：形成一用于形成一浮动栅极之硅膜；在一供应氟的气体环境中，在该硅膜之表面上形成一硅-氟(Si-F)键合层；在一氮气体环境中执行一退火工艺，藉此在该硅膜的表面上形成一硅-氮(Si-N)键合层；在具有该Si-N键合层的该硅膜上形成一具有至少一氧化物膜的介电层；在该介电层上形成一用于一控制栅极的导电膜；以及图案化具有该导电膜的该硅膜、该介电层及该Si-N键合层。
根据本发明的再一方面，本发明提供一种制造闪存装置之方法，包括下列步骤：形成一构成一浮动栅极之硅膜图案；执行一使用HF的清洁工艺，藉此在该硅膜图案之表面上形成一Si-F键合层；在NH3气体环境中执行一退火工艺，藉此在该硅膜图案的表面上形成一Si-N键合层；在具有该Si-N键合层的该硅膜图案上，层叠一下方氧化物膜、一氮化物膜及一上方氧化物膜，藉此形成一介电层；以及在该介电层上形成一控制栅极。
附图说明
图1显示用于解说相关技术形成的闪存装置的栅极图案的断面图；
图2A到图2H显示用于解说根据本发明一具体实施例的制造闪存装置方法的断面图；以及
图3A到图3C显示用于解说根据本发明一具体实施例的制造闪存装置方法的断面图。
符号说明
100 半导体基板
110 隧穿氧化物膜
111 隧穿氧化物膜图案
120 硅膜
121 硅膜图案
130 Si-F键合层
140 Si-N键合层
150 介电层
151 介电层图案
160 导电膜
161 控制栅极
ONO1 下方氧化物膜
ONO2 氮化物膜
ONO3 上方氧化物膜
具体实施方式
将参考附图来说明本发明的较佳具体实施例。仅基于让本领域的技术人员了解本发明的目的来提供这些具体实施例，请注意，本领域的技术人员可用各种方式来修改所说明的具体实施例，并且本发明的范畴不限定于本文所说明的具体实施例。另外，在附图式中，基于便于解说且清楚明白考虑而夸大各层的厚度及大小。会使用相似的参考数字标示相同或相似的零件。同时，假使描述某一层膜位于其它层膜或一半导体基板“之上”时，该层膜可能直接接触于该其它层膜或该半导体基板，或者，一第三层膜可被插入在该层膜与该其它层膜或该半导体基板之间。
现在将参考图2A到图2H来详细说明根据本发明一具体实施例的制造闪存装置的方法。
请参考图2A，在一半导体基板100上相继形成一隧穿氧化物膜110及一用于浮动栅极的硅膜120。使用非晶硅膜来形成该硅膜120。形成的该硅膜120的厚度为300至500埃。可使用浓度为2.1×1021/cm2至5×1021/cm2的磷(P)来掺杂该硅膜120。可用于形成该硅膜120的沉积工艺中掺杂磷(P)，或可在沉积该硅膜120之后通过执行离子注入来掺杂磷(P)。
接着，图案化该硅膜120以形成一硅膜图案121，如图2B所示。可藉由形成一界定一浮动栅极的蚀刻掩模(图中未描绘)，并接着选择性蚀刻该硅膜120，以此方式形成该硅膜图案121。在形成该硅膜图案121的工艺过程中，也可蚀刻该隧穿氧化物膜110，藉此形成一隧穿氧化物膜图案111。
之后，剥除该蚀刻掩模，并且执行一用于剥除蚀刻残留物的蚀刻后清洁工艺。
可按如下数项工艺来执行该蚀刻后清洁工艺。也就是说，使用一H2SO4、H2O2和H2O的混合溶液来执行piranha清洁。接着，使用缓冲氧化物蚀刻剂(BOE)溶液(混和比率为300∶1之NH4F与HF混和溶液)来执行清洁。接着，在25℃温度下使用一NH4OH、H2O2和H2O之混合溶液来执行长达10分钟之SC-1。其间，为了防止该硅膜图案121瓦解，在不供应超音波震荡(Megasonic)能量之情况下来执行该蚀刻后清洁工艺。
接着，如图2C所示，在一供应氟的气体环境中，在该硅膜图案121的表面上形成一硅-氟(Si-F)键合层130。形成Si-F键合层130可防止形成一天然氧化物膜。执行一使用HF的清洁工艺，藉此形成该Si-F键合层130。可使用H与F混和比率为40∶1至60∶1的HF溶液来执行长达10秒至30秒的清洁工艺，藉此形成厚度为3埃至5埃的该Si-F键合层130。在执行使用HF的清洁工艺之后，可执行漂洗工艺。可在QDR(quick-dump rinse；省水漂洗)及溢流(over flow)模式，使用约75℃的去离子(DI)水来执行该漂洗工艺。藉此执行HF清洁工艺及漂洗工艺，就可降低粒子吸附力。
之后，在形成该Si-F键合层130的两小时内，将该半导体基板100移至一反应室中。此时，可将该半导体基板100引入一装载室，且接着移至一连接至该装载室的该反应室中。为了禁止产生天然氧化物膜，可在下列状态下将该半导体基板100从该装载室移至该反应室中：在维持400℃至500℃温度及2mTorr至3mTorr压力下，供应2slm至4.5slm的N2气体。
如图2D所示，在一氮气体环境中执行一退火工艺，藉此在该硅膜图案的表面上形成一硅-氮(Si-N)键合层140。可在下列条件下来执行该退火工艺：在650℃至800℃温度及2mTorr至5.5mTorr压力下，供应5slm至7slm的N2气体至该反应室。另外，可执行该退火工艺长达22至28分钟，藉此形成厚度为10埃至15埃的该Si-N键合层140。
藉由使用氮来取代该Si-F键合层130中的氟，就可形成该Si-N键合层140。由于键合衍生Si-F的自由能高于键合衍生Si-N的自由能，所以会根据下列方程式1选择性衍生Si-F键合。
[反应方程式1]
如图2E所示，在具有该Si-N键合层140的该硅膜图案121上形成一具有至少一氧化物膜的介电层150。可在原位形成该Si-N键合层140与该介电层150。
根据本发明一项具体实施例，可藉由相继层叠一下方氧化物膜ONO1、一氮化物膜ONO2及一上方氧化物膜ONO3来形成该介电膜150。藉由高温氧化(HTO)方法，供应2slm至4slm的SiH2Cl2及1.5slm至2slm的N2O，就可形成该下方氧化物膜ONO1及该上方氧化物膜ONO3。可在780℃至830℃温度及2mTorr至3.5mTorr压力下，形成该下方氧化物膜ONO5及该上方氧化物膜ONO3。形成的该下方氧化物膜ONO1的厚度为35埃至45埃。可使用SiH2Cl2及NH3来成该氮化物膜ONO2
在沉积该下方氧化物膜ONO1之后，为了防止由于降低温度的工艺期间的热应力而导致该下方氧化物膜ONO1品质恶化，可按10℃/分钟至25℃/分钟的速度来降低温度。以此方式降低温度时，可供应N2气体至该反应室。
接着，如图2F所示，在该介电层150上形成一用于一控制栅极的导电膜160。可使用一硅膜来形成该导电膜。此外，可藉由在该硅膜上层叠一硅化物膜或一金属来形成该导电膜。
之后，图案化该导电膜160及该介电层150，藉由形成一控制栅极161及一介电层图案151，如图2G所示。
如图2H所示，在该半导体基板100中形成源极/漏极170。接着执行退火工艺。
该退火工艺过程中发生的氧原子扩散成正比于介于该硅膜图案121与该下方氧化物膜ONO1之间界面的平坦度。根据本发明，藉由在该硅膜图案121上形成该Si-F键合层130，就可以防止在该硅膜图案121上形成天然氧化物膜，因而增加平坦度。另外，该Si-N键合层140可防止介于扩散之氧原子与该硅膜图案121之间的反应，藉此防止该下方氧化物膜ONO1厚度增加。据此，用于编程和擦除装置的临限电压变化可维持在0.2V至0.4V范围内。另外，还会改良该浮动栅极与该介电层的界面属性，因而改良该下方氧化物膜ONO1的崩溃电压(BV)属性达10％至30％。
现在将参考图3A到图3C来详细说明根据本发明另一具体实施例的制造闪存装置之方法。
如图3A所示，在一半导体基板100上相继形成一隧穿氧化物膜110及一用于浮动栅极之硅膜120。在一供应氟的气体环境中，在该硅膜图案120之表面上形成一Si-F键合层130。执行一使用HF的清洁工艺，藉此形成该Si-F键合层130。
接着，在已完成形成该Si-F键合层130的该半导体基板100移至一反应室中。然后在一氮气体环境中执行一退火工艺，藉此在该硅膜120的表面上形成一Si-N键合层140。
如图3C所示，在具有该Si-N键合层140的该硅膜图案120上相继形成一具有至少一氧化物膜的介电层150及一用于控制栅极的导电膜160。可藉由层叠一下方氧化物膜ONO1、一氮化物膜ONO2及一上方氧化物膜ONO3来形成该介电膜150。可在原位形成该Si-N键合层140与该介电层150。
接着，图案化该导电膜160、该介电层150及具有该Si-N键合层140的该硅膜图案120，藉由形成一控制栅极161、一介电层图案151及一具有该Si-N键合层140之硅膜图案121及一隧穿氧化物膜图案111，如图2G所示。
执行一如用于形成源极/漏极的后续工艺。
根据本发明，能够在退火工艺中防止介于一浮动栅极与一控制栅极之间的介电层厚度增加。还可以防止介电层边缘变厚的鸟嘴形。据此，由于改良介于该浮动栅极与该控制栅极之间的耦合比率，因而能够显著降低用于编程和擦除装置的临限电压分布。因此显著提高成品率。同时，栅极线宽愈窄，产生鸟嘴形的影响愈大。本发明可高效率禁止产生鸟嘴形，并且促进增加高集成之闪存装置的成品率。
虽然本发明已参考其目前优选的具体实施例进行说明，本领域的技术人员应知道可进行各种变更及修改，而不会脱离本发明的精神与范畴。
Claims (15)
1.一种制造闪存装置的方法，包括下列步骤：
形成一构成一浮动栅极之硅膜图案；
在一供应氟的气体环境中，在该硅膜图案的表面上形成一硅-氟(Si-F)键合层；
在一氮气体环境中执行一退火工艺，以此方式在该硅膜图案的表面上形成一硅-氮(Si-N)键合层；
在具有该Si-N键合层的该硅膜图案上形成一具有至少一氧化物膜的介电层；以及
在该介电层上形成一用于形成一控制栅极的导电膜。
2.如权利要求1所述的方法，其中使用一HF溶液来形成该Si-F键合层。
3.如权利要求2所述的方法，其中形成该硅膜的步骤之后，进一步包括下列步骤：
使用H2SO4、H2O2和H2O的混合溶液来执行清洁；
使用NH4F和HF的混合溶液来执行清洁；以及
使用NH4OH、H2O2和H2O的混合溶液来执行清洁。
4.如权利要求1所述的方法，其中藉由在NH3气体环境中执行一退火工艺来形成该Si-N键合层。
5.如权利要求4所述的方法，其中在原位执行形成该Si-N键合层的步骤与形成该介电层的步骤。
6.如权利要求5所述的方法，其中所述介电层是通过在具有该Si-N键合层的该硅膜图案上层叠一下方氧化物膜、一氮化物膜及一上方氧化物膜形成的。
7.如权利要求6所述的方法，其中使用非晶硅膜来形成该硅膜。
8.如权利要求7所述的方法，其中使用掺杂磷(P)的非晶硅膜来形成该硅膜。
9.一种制造闪存装置的方法，包括下列步骤：
形成一用于形成一浮动栅极的硅膜；
在一供应氟的气体环境中，在该硅膜的表面上形成一硅-氟(Si-F)键合层；
在一氮气体环境中执行一退火工艺，藉此在该硅膜的表面上形成一硅-氮(Si-N)键合层；
在具有该Si-N键合层的该硅膜上形成一具有至少一氧化物膜的介电层；
在该介电层上形成一用于形成一控制栅极的导电膜；以及
图案化具有该导电膜的该硅膜、该介电层及该Si-N键合层。
10.如权利要求9所述的方法，其中使用HF溶液来形成该Si-F键合层。
11.如权利要求9所述的方法，其中藉由在NH3气体环境中执行一退火工艺来形成该Si-N键合层。
12.如权利要求11所述的方法，其中在原位执行形成该Si-N键合层的步骤与形成该介电层的步骤。
13.如权利要求9所述的方法，其中所述介电层是通过在具有该Si-N键合层的该硅膜上层叠一下方氧化物膜、一氮化物膜及一上方氧化物膜形成的。
14.一种制造闪存装置的方法，包括下列步骤：
形成一构成一浮动栅极的硅膜图案；
执行一使用HF的清洁工艺，藉此在该硅膜图案的表面上形成一Si-F键合层；
在NH3气体环境中执行一退火工艺，藉此在该硅膜图案的表面上形成一Si-N键合层；
在具有该Si-N键合层的该硅膜图案上，层叠一下方氧化物膜、一氮化物膜及一上方氧化物膜，藉此形成一介电层；以及
在该介电层上形成一控制栅极。
15.如权利要求14所述的方法，其中形成该硅膜的步骤之后，进一步包括下列步骤：
使用一H2SO4、H2O2和H2O的混合溶液来执行清洁；
使用一NH4F和HF的混合溶液来执行清洁；以及
使用一NH4OH、H2O2和H2O的混合溶液来执行清洁。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2004-0027109A KR100539158B1 (ko) | 2004-04-20 | 2004-04-20 | 플래쉬 메모리 소자의 게이트간 유전막 형성 방법 |
| KR27109/04 | 2004-04-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1691312A true CN1691312A (zh) | 2005-11-02 |
| CN100390965C CN100390965C (zh) | 2008-05-28 |
Family
ID=35096795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100542716A Active CN100390965C (zh) | 2004-04-20 | 2005-03-21 | 在闪存装置的栅极间形成介电层的方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6984562B2 (zh) |
| JP (1) | JP2005311278A (zh) |
| KR (1) | KR100539158B1 (zh) |
| CN (1) | CN100390965C (zh) |
| TW (1) | TWI251293B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101393892B (zh) * | 2007-09-20 | 2010-06-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN107403729A (zh) * | 2016-05-18 | 2017-11-28 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060263980A1 (en) * | 2003-06-26 | 2006-11-23 | Rj Mears, Llc, State Of Incorporation: Delaware | Method for making a semiconductor device including a floating gate memory cell with a superlattice channel |
| US7659539B2 (en) * | 2003-06-26 | 2010-02-09 | Mears Technologies, Inc. | Semiconductor device including a floating gate memory cell with a superlattice channel |
| KR100618877B1 (ko) * | 2004-11-19 | 2006-09-08 | 삼성전자주식회사 | 멀티비트 비휘발성 메모리 소자, 그 동작 방법 및 그 제조방법 |
| EP2016624A1 (en) * | 2006-05-05 | 2009-01-21 | Mears Technologies, Inc. | Semiconductor device including a floating gate memory cell with a superlattice channel and associated methods |
| KR100831275B1 (ko) * | 2006-09-22 | 2008-05-22 | 동부일렉트로닉스 주식회사 | 플래시 메모리 소자의 제조 방법 |
| KR100897288B1 (ko) * | 2006-10-20 | 2009-05-14 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 형성방법 |
| KR100800902B1 (ko) * | 2006-12-21 | 2008-02-04 | 동부일렉트로닉스 주식회사 | 플래시 메모리 소자 제조 방법 |
| KR100838394B1 (ko) * | 2007-01-03 | 2008-06-13 | 주식회사 하이닉스반도체 | 하드마스크층을 이용한 반도체소자의 식각 방법 |
| JP2008277530A (ja) | 2007-04-27 | 2008-11-13 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
| US7973357B2 (en) | 2007-12-20 | 2011-07-05 | Samsung Electronics Co., Ltd. | Non-volatile memory devices |
| KR20120024199A (ko) * | 2010-09-06 | 2012-03-14 | 주식회사 유진테크 | 반도체 소자의 제조 방법 |
| EP3693995A4 (en) * | 2017-10-03 | 2020-10-14 | Asahi Kasei Microdevices Corporation | NON-VOLATILE MEMORY ELEMENT AND ANALOG CIRCUIT PROVIDED WITH IT |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5571734A (en) * | 1994-10-03 | 1996-11-05 | Motorola, Inc. | Method for forming a fluorinated nitrogen containing dielectric |
| KR100283192B1 (ko) * | 1998-06-09 | 2001-04-02 | 윤종용 | 반구형결정가입자들을갖는캐패시터의제조방법 |
| US6255165B1 (en) * | 1999-10-18 | 2001-07-03 | Advanced Micro Devices, Inc. | Nitride plug to reduce gate edge lifting |
| KR100351450B1 (ko) * | 1999-12-30 | 2002-09-09 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 및 그 제조방법 |
| JP3415539B2 (ja) * | 2000-01-31 | 2003-06-09 | 東邦化成株式会社 | ウェハ処理装置及び方法 |
| KR100415517B1 (ko) * | 2000-06-30 | 2004-01-31 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조 방법 |
| KR100398037B1 (ko) * | 2000-12-05 | 2003-09-19 | 주식회사 하이닉스반도체 | 플래쉬 메모리 제조 방법 |
| KR20020083795A (ko) * | 2001-04-30 | 2002-11-04 | 삼성전자 주식회사 | 자기정렬 실리사이드 기술을 사용하는 모스 트랜지스터의제조방법 |
| KR100396473B1 (ko) * | 2001-05-29 | 2003-09-02 | 삼성전자주식회사 | 플로팅 게이트를 갖는 반도체 메모리 장치 및 그 제조방법 |
| KR100426483B1 (ko) * | 2001-12-22 | 2004-04-14 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀의 제조 방법 |
| JP2004095918A (ja) * | 2002-08-30 | 2004-03-25 | Fasl Japan Ltd | 半導体記憶装置及び半導体装置の製造方法 |
| JP2005235987A (ja) * | 2004-02-19 | 2005-09-02 | Toshiba Corp | 半導体記憶装置及び半導体記憶装置の製造方法 |
-
2004
- 2004-04-20 KR KR10-2004-0027109A patent/KR100539158B1/ko active IP Right Grant
- 2004-06-28 JP JP2004189526A patent/JP2005311278A/ja active Pending
- 2004-06-29 US US10/879,680 patent/US6984562B2/en not_active Expired - Lifetime
- 2004-06-30 TW TW093119285A patent/TWI251293B/zh not_active IP Right Cessation
-
2005
- 2005-03-21 CN CNB2005100542716A patent/CN100390965C/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101393892B (zh) * | 2007-09-20 | 2010-06-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN107403729A (zh) * | 2016-05-18 | 2017-11-28 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200536043A (en) | 2005-11-01 |
| TWI251293B (en) | 2006-03-11 |
| US6984562B2 (en) | 2006-01-10 |
| KR100539158B1 (ko) | 2005-12-26 |
| JP2005311278A (ja) | 2005-11-04 |
| US20050233521A1 (en) | 2005-10-20 |
| CN100390965C (zh) | 2008-05-28 |
| KR20050101876A (ko) | 2005-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1691312A (zh) | 在闪存装置的栅极间形成介电层的方法 | |
| CN1189947C (zh) | 半导体器件及其制造方法 | |
| US7374997B2 (en) | Method of manufacturing flash memory device | |
| KR100803861B1 (ko) | 비휘발성 반도체 메모리 디바이스 및 그 제조 방법 | |
| CN1208823C (zh) | 浅沟隔离半导体及其制造 | |
| CN1797715A (zh) | 凹陷栅以及用于制造具有凹陷栅的半导体器件的方法 | |
| JP2012044229A (ja) | 不揮発性半導体記憶装置 | |
| CN1505155A (zh) | 半导体器件及其制造方法 | |
| CN1758428A (zh) | 在快闪存储器件内形成壁氧化物层与隔离层的方法 | |
| CN1663026A (zh) | 导电间隔物延伸的浮栅 | |
| CN1790639A (zh) | 制造半导体结构的方法 | |
| CN1694243A (zh) | 电可擦编程只读存储器单元的制造方法 | |
| CN100587926C (zh) | 非易失性存储元件的制造方法 | |
| KR100667920B1 (ko) | 반도체 소자의 형성 방법 | |
| CN1885510A (zh) | 制造闪存器件的电介质膜的方法 | |
| KR20070018223A (ko) | 반도체 소자의 제조방법 | |
| CN1521838A (zh) | 闪存的制造方法 | |
| CN1193420C (zh) | 具有理想栅极轮廓的半导体器件及其制造方法 | |
| KR100691960B1 (ko) | 소노스 소자 제조 방법 | |
| CN1272833C (zh) | 栅极介电层的制作方法 | |
| KR100780684B1 (ko) | 플래시 메모리 소자의 셀 게이트 라인 형성방법 | |
| CN1705087A (zh) | Ono结构中的氧化层的形成方法 | |
| KR20080099463A (ko) | 반도체 소자, 비휘발성 메모리 소자 및 그 제조방법 | |
| CN1534767A (zh) | 只读存储器的制造方法 | |
| CN1674236A (zh) | 制造半导体器件的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |