CN1193420C - 具有理想栅极轮廓的半导体器件及其制造方法 - Google Patents
具有理想栅极轮廓的半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN1193420C CN1193420C CNB001355112A CN00135511A CN1193420C CN 1193420 C CN1193420 C CN 1193420C CN B001355112 A CNB001355112 A CN B001355112A CN 00135511 A CN00135511 A CN 00135511A CN 1193420 C CN1193420 C CN 1193420C
- Authority
- CN
- China
- Prior art keywords
- layer
- floating gate
- oxide layer
- trench
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 98
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 54
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 52
- 239000010703 silicon Substances 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 230000003647 oxidation Effects 0.000 claims abstract description 22
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 22
- 230000001590 oxidative effect Effects 0.000 claims abstract description 20
- 238000011049 filling Methods 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 383
- 230000004888 barrier function Effects 0.000 claims description 42
- 238000005530 etching Methods 0.000 claims description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 25
- 229920005591 polysilicon Polymers 0.000 claims description 24
- 150000004767 nitrides Chemical class 0.000 claims description 18
- 241000293849 Cordylanthus Species 0.000 claims description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 239000007789 gas Substances 0.000 claims description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 12
- 239000011229 interlayer Substances 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 12
- 239000001301 oxygen Substances 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 238000005229 chemical vapour deposition Methods 0.000 claims description 11
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 10
- 230000003667 anti-reflective effect Effects 0.000 claims description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 6
- 238000009832 plasma treatment Methods 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 5
- 239000001272 nitrous oxide Substances 0.000 claims 4
- 230000003064 anti-oxidating effect Effects 0.000 claims 1
- 239000003989 dielectric material Substances 0.000 claims 1
- 239000004020 conductor Substances 0.000 abstract description 2
- 230000003139 buffering effect Effects 0.000 abstract 2
- 238000002955 isolation Methods 0.000 description 13
- 238000000206 photolithography Methods 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 239000007800 oxidant agent Substances 0.000 description 6
- 239000012298 atmosphere Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000003792 electrolyte Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910019213 POCl3 Inorganic materials 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl chloride Substances ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 229910019044 CoSix Inorganic materials 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- -1 SiN Chemical class 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910008486 TiSix Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229960001730 nitrous oxide Drugs 0.000 description 1
- 235000013842 nitrous oxide Nutrition 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
制造非易失性存储器件或其他半导体器件的方法包括在半导体衬底上的一个缓冲氧化层上形成一个硅层。形成缓冲氧化层之后，形成阻碍层。导电材料的控制栅极这样形成：对硅层、栅极氧化层和衬底构图，在衬底的上部形成沟槽。通过氧化沟槽的侧壁而在控制栅极材料的上部和下部产生鸟嘴形部分，可以实现均匀性。之后，形成一个填充沟槽的场氧化层。由于在沟槽侧壁的氧化过程中，鸟嘴形部分均匀形成在控制栅极材料的上部和下部，因此通过防止例如浮动栅极的侧壁具有正斜率，实现了均匀性。
Description
技术领域
本发明涉及一种控制栅极，如存储器件中的浮动栅极，并且涉及制造此种栅极的一种方法，但更具体地讲是涉及一种自对准浅沟槽隔离技术，这种技术可以同时形成一个栅极和一个有源区。
背景技术
在存储器件的制造过程中，存储单元的组装密度主要由阵列中存储单元的布局和存储单元自身的物理尺寸决定。在半微米的设计尺度下，可测量性受到制造过程中可达到的光刻分辨率的限制以及生产过程中使用的掩模的定位公差的限制。定位公差又受到形成掩模时所采用的机械技术以及在多层之间调正掩模所用的技术的限制。因为在多级制造过程中定位误差会积累，所以最好使用尽可能少的掩模。较少的掩模可以降低未对准的可能性。因此，为了制造半导体器件，已经开发了“自对准(套刻)”工艺步骤。
在存储单元阵列中独立的存储单元之间的隔离结构，如场氧化物(fieldoxides)，占用了芯片的多个区域，否则这些区域可以用于有源电路。因此，为了增大衬底中存储单元和有源电路的组装密度，需要减小隔离结构的尺寸。但是，隔离结构的尺寸通常是由它们的形成工艺和/或这种结构的对准工艺决定的。
通常，通过一个热场氧化工艺(thermal field oxidation process)，如硅的局部氧化(以下称作“LOCOS”)，可以在芯片的不同区域上生长一种隔离结构。依据LOCOS方法，在相继形成填充氧化层和氮化物层之后，对氮化物层进行构图。之后，用构图的氮化物层作掩模来选择性地氧化硅衬底，以形成场氧化区域。但是，就LOCOS隔离而言，在硅衬底的选择性氧化过程中，在用作掩模的氮化物层的下部，氧化物的生长会侵蚀填充氧化层的侧面，从而会在场氧化层的端部产生一个所谓的鸟嘴形部分。由于这种鸟嘴形部分，场氧化层会延伸至存储单元的有源区，这样就减小了有源区的宽度。这种现象是不希望的，因为它会降低存储器件的电性能。
由于这个原因，浅沟槽隔离(以下称作“STI”)结构在制造超大规模半导体器件中是具有吸引力的。在STI工艺中，首先蚀刻一个硅衬底来形成沟槽，然后淀积一个氧化层来填充沟槽。之后，通过深腐蚀方法或化学机械平整(CMP)方法来蚀刻氧化层，以便在沟槽内形成一个场氧化层。
上述的LOCOS和STI方法共同包括一个掩模步骤，来确定隔离结构在衬底上的区域；并且包括一个在那些区域内形成场氧化层的步骤。在形成隔离结构之后，进行形成存储单元的步骤。这样，与形成隔离结构和存储单元相关的对准误差积累起来引起未对准，这将会导致器件故障。
在制造非易失性存储器件的浮动栅极时，例如，一种减轻未对准的方法包括使用一个自对准栅极来形成LOCOS隔离结构，其工艺如美国专利6,013,551(授予了Jong Chen等人)中公开的工艺。依据其中描述的方法，可以使用单个掩模同时确定和制造浮动栅极和有源区，这样就不会积累对准误差。
非易失性存储器件可以用在快速存储器件中并且具有长期的存储能力，例如几乎是无限期的存储能力。近年来，对这种电可编程快速存储器件如EEPROMS的需求增加了。这些装置的存储单元通常具有垂直堆叠的栅极结构，其中包括在硅衬底的上部形成的一个浮动栅极。多层栅极结构通常包括位于浮动栅极之上和/或其周围的一个或多个隧道氧化层或介质层和一个控制栅极。在具有这种结构的快速存储单元中，通过向浮动栅极或从浮动栅极传输电子来存储数据，这是通过对控制栅极和衬底施加控制电压实现的。电介质用来维持浮动栅极上的电位。
尽管自对准的STI工艺具有同时形成浮动栅极和有源区的优点，但仍然有缺点，因为在此工艺过程中形成的间隙的长宽比增加了，这有可能在间隙填充过程中在沟槽内形成缝隙或气孔。此外，在使用高浓度等离子体(以下称作“HDP”)氧化层来填充这些间隙时，HDP氧化层下面的抛光终点检测层的边缘部分，在HDP氧化层的淀积过程中逐渐侵蚀，这会不希望地在场氧化区形成一个负斜率。由于这个原因，在随后的栅极蚀刻过程中，会在场区域的倾斜部分的底部周围产生栅极的残留物。
上述问题可以通过以下方式解决：在HDP氧化层的淀积过程中优化工艺条件来提高间隙的填充能力；或者使用一种方法，此方法可以通过湿式蚀刻剂消除场区域的负斜率。
图1A到1E是一个衬底的透视图，它们依次显示出一种使用自对准STI技术制造常规快速存储器件的方法。
参照图1A，在一个硅衬底10上形成一个栅极氧化层(即隧道氧化层)11之后，在栅极氧化层11上，相继形成第一多晶硅层13和一个氮化物层15。
参照图1B，执行光刻工艺对氮化物层15、第一多晶硅层13和栅极氧化层11进行构图，以形成一个氮化物层图形16、第一浮动栅极14和一个栅极氧化层图形12。此后，将衬底10的暴露部分蚀刻到预定深度，以形成沟槽18。也就是说，有源区和浮动栅极可以在沟槽的形成过程中使用单一掩模同时确定。
参照图1C，沟槽18的暴露部分要在氧气环境中进行热处理，以治理沟槽蚀刻过程中高能离子碰撞引起的硅损坏。这样，通过暴露的硅与氧化剂发生氧化反应，可以沿沟槽18的内表面，包括底面和侧壁，形成一个沟槽氧化层20。
在上述氧化过程中，氧化剂侵蚀了处在第一浮动栅极14下部的栅极氧化层图形12的侧面，从而在栅极氧化层图形12的两端形成了鸟嘴形部分。由于这种鸟嘴形部分，第一浮动栅极14的底部边缘部分向外弯曲，同时栅极氧化层图形12的两端部膨胀，第一浮动栅极14侧壁的下部具有正斜率。这里，正斜率表示这种斜率允许蚀刻剂进行侧壁腐蚀。换句话说，如图中所示，氧化剂向氮化物层图形16下面的部分的侵入由于氮化物层图形16的存在而受到阻碍，从而在第一浮动栅极14的侧壁上部形成负斜率。同时，第一浮动栅极14下部的底部边缘部分向外弯曲而具有正斜率，它受到从衬底的上部引入的蚀刻剂腐蚀，方式与台面结构的侧壁相同，或者在使用蚀刻剂时起到底层的阻碍层的作用，这是不希望的。
参照图1D，在通过化学汽相淀积(以下称作“CVD”)方法形成用于填充沟槽18的氧化层(图中未示)之后，来，CVD氧化层可以通过CMP工艺来去除，直到氮化物层图形16的上表面露出为止。这样，就在沟槽18内形成了场氧化层22，其中包括沟槽氧化层20。
在通过磷酸剥离工艺去除氮化物层图形16之后，淀积与第一多晶硅层13相同的材料，形成第二多晶硅层(未示出)，以用于在第一浮动栅极14和场氧化层22的上部构成第二浮动栅极。场氧化层22上的第二多晶硅层通过光刻过程进行部分蚀刻，以便在一个存储单元内形成第二浮动栅极24，存储单元与相邻的存储单元是相互分离的。第二浮动栅极24与第一浮动栅极14电接触，并且具有增大电介质夹层面积的功能，电解质夹层将在随后的工艺中形成。
之后，在所形成结构的整个表面上，相继形成一个ONO电解质夹层26和一个控制栅极层28。控制栅极层28通常是由一种多晶硅硅化物层(polycide)结构构成的，这种结构是通过堆叠掺杂的多晶硅层和硅化钨层得到的。
在图1E中，控制栅极层28通过光刻工艺进行构图。接着，将暴露的电解质夹层26以及第二和第一浮动栅极24和14通过干式蚀刻工艺各向异性地进行蚀刻，以完成此非易失性存储器件。
此时，如图1D中的点线A表示的部分中所示，第一浮动栅极14的侧壁下部具有正斜率。因此，由于干式蚀刻工艺的各向异性蚀刻的特点(即：蚀刻只是在垂直方向进行)，由场氧化层22掩蔽的第一浮动栅极14的底部边缘部分没有蚀刻，仍保持完整。结果，沿场氧化层22和有源区的表面边界形成了线形的多晶硅残留物14a。多晶硅残留物14a构成了相邻浮动栅极之间的电桥，它会导致器件的电气故障。
发明内容
因此，本发明的目的是提供一种制造非易失性存储器或其他器件的方法，所述器件具有理想轮廓的栅极或其他导电结构，诸如快速存储器件中的浮动栅极结构，这种方法可以避免在形成过程中在其侧壁上的正斜率。
为了实现本发明的上述方面，提供了一种制造半导体器件的自对准方法及其对应的半导体器件，该半导体器件包括一个浮动栅极和一个相关的有源区。浮动栅极和有源区形成在半导体存储器件的衬底的一个区域中，这个区域至少部分地是由形成在沟槽中的场氧化区界定的。沟槽至少是与浮动栅极的第一部分一起形成的。该方法包括：通过在形成沟槽之前，在栅极的第一部分上形成缓冲层，并随后去除缓冲层，而在浮动栅极的第一部分的侧壁上均匀地形成氧化层。这就实现了：至少在浮动栅极的第一部分上布置另一部分导电材料之前，第一部分的侧壁的更均匀氧化。
在另一实施例中，在一个半导体衬底上形成了一个栅极氧化层，在栅极氧化层上形成了第一导电层，在第一导电层之上形成了一个缓冲层(如一个氧化层)。之后，在缓冲层之上形成一个阻碍层，并且对阻碍层和缓冲层进行构图，从而形成阻碍层图形和缓冲层图形。然后，对第一导电层和栅极氧化层进行构图，形成一个浮动栅极层，作为第一导电层图形和一个栅极氧化层图形，并且蚀刻衬底的上部以形成一个沟槽。对沟槽的内表面部分进行氧化，以便沿沟槽的内表面形成一个沟槽氧化层，并且在浮动栅极层的上部和下部形成鸟嘴形部分，以防止在构图后的浮动栅极层的侧壁上形成正(斜率的)轮廓。最后，形成一个场氧化层来填充沟槽。
此外，为了实现本发明的上述特征，通过以下方式实施了一种制造存储器件的方法：在半导体衬底上形成一个栅极氧化层，在栅极氧化层上形成第一导电层，在第一导电层上形成一个缓冲层，如一个氧化层。然后，在缓冲层上形成一个阻碍层。阻碍层、缓冲层、第一导电层、栅极氧化层和衬底采用单一掩模进行构图，以便由第一导电层形成一个浮动栅极。而且，一个与浮动栅极对准的沟槽与浮动栅极相邻同时形成在衬底内，用来限定衬底的有源区。此后，对沟槽的内表面部分进行氧化，以便沿沟槽的内表面形成一个沟槽氧化层，并且在浮动栅极层的上部和下部形成鸟嘴形部分，以防止在构图的浮动栅极层的侧壁上形成正(斜率的)轮廓。最后，形成一个场氧化层来填充沟槽。
依据本发明的另一个方面，在浮动栅极层和作为氧化掩模层的氮化物层之间形成一个缓冲层，用来在随后的侧壁氧化过程中，在浮动栅极层的上部和下部产生鸟嘴形部分。这样，鸟嘴形部分可以防止浮动栅极层的侧壁具有正斜率，这可防止在随后的栅极蚀刻过程中栅极的残留物导致的器件故障。
除了这些方法之外，本发明还包括由所附权利要求书确定的浮动栅极半导体存储器件及其元件。
附图说明
参照结合附图描绘的各实施例，本发明的上述特征和其它优点将变得更加清楚，附图中：
图1A到图1E示出了依据现有技术制造快速存储器件的方法，这种快速存储器件具有自对准浅沟槽隔离区；
图2A到2I示出了依据本发明的第一实施例制造非易失性存储器件的浮动栅极的方法；
图3是显示图2D中B部分的放大截面图；
图4A和图4B示出了依据本发明的第二实施例制造存储器件的浮动栅极的方法。
具体实施方式
下面将参照附图描述本发明的优选实施例。这里描述的层、结构或图形无论是处在、平铺在或覆盖在另一层、图形或结构上，都意味着可以包括也可以不包括中置(interceding)层、图形或结构。
图2A到图2I是透视图，它们示出了依据本发明的第一方面制造非易失性存储器件的方法。
参照图2A，在一个半导体衬底100上生长一个氧化硅层或氮氧化硅层，衬底包括由硅之类的材料构成的半导体衬底，以形成三极管存储单元的一个栅极氧化层(如隧道氧化层)101。当其表面暴露并与气氛中的氧气反应时，在半导体衬底100上形成了一个自然(native)氧化层。相应地，此自然氧化层也可以通过图中没有显示的已知方法形成在半导体衬底100上。在图示的实施例中，不包括自然氧化层在内，栅极氧化层101在氧气氛围中生长成厚度约为10到500埃，对低压半导体器件最好为75埃，对高压半导体器件最好为300埃。
通过LPCVD方法，第一硅层103形成在栅极氧化层101上，要用作浮动栅极，其厚度约为200到1500埃，最好为500埃。然后，通过典型的掺杂方法，如POCl3扩散、离子注入或原地掺杂等方法，用高浓度的N型杂质对层103进行掺杂。硅层103最好由多晶硅或非晶硅构成。然后，将硅层103暴露在氧气氛围中，以形成自然氧化层(图中未示)，厚度约为30到35埃。
然后在第一硅层103上形成一个缓冲层105，其厚度约为10到500埃，它与栅极氧化层101的厚度(不包括自然氧化层的厚度)大致相同。缓冲层105可以是一个氧化层，它可以是通过热氧化或等离子增强化学汽相淀积(PE-CVD)形成的。另外，缓冲层105可以通过部分地使硅层103的表面部分氧化来形成，这可通过用氧化性气体如氧气(O2)或一氧化二氮(N2O)进行等离子处理实现。除了氧化物之外的缓冲材料也是本发明所预期的，只要它能够防止栅极的不规则形成或者能够实现在沟槽的形成过程中栅极的第一部分或另一部分边缘和/或侧壁的平整或平坦即可。正如上面指出的，在沟槽氧化之前没有使用缓冲材料时，浮动栅极会变形或是具有不希望的正斜率。
在缓冲氧化层105之上形成一个蚀刻阻碍层107，厚度约为100到3000埃，最好为1500埃，它是通过LPCVD方法形成的。阻碍层107在随后的CMP工艺或深腐蚀工艺中作为一个终点检测层。阻碍层107在随后的沟槽热氧化工艺中覆盖缓冲氧化层105，以有助于防止氧气和氧化剂通过缓冲氧化层105，侵入第一硅层103。相应地，阻碍层107最好由具有抗氧化(oxygen-resistant)性能的材料形成，如氮化物，诸如SiN，SiON或BN。
阻碍层107可以由多晶硅形成。在这种情况下，阻碍层107在随后的氧化工艺过程中被部分地氧化。不过，阻碍层107也可以在深腐蚀或CMP工艺中作为终点检测层。
可以选择通过CVD方法在阻碍层107之上形成一个抗反射层，以便精确地对准随后的光刻工艺。这种抗反射层可以由多晶硅、氧化硅诸如高温氧化物和中温氧化物或氮氧化硅(SiON)形成。抗反射层可以由单层或多层构成。
在本发明中，用一个高温氧化物(以下称作“HTO”)层140和一个SiON层150构成的双层作为抗反射层。HTO层140和SiON层150可以简单地用公知的CVD方法形成，它们作为抗反射层用来防止在光刻工艺中光从下面的衬底反射。HTO层140形成厚度约为200到2000埃，最好为500埃，而SiON层150形成厚度约为200到3000埃，最好为800埃。
参照图2B，通过旋转涂敷方法在SiON层150上涂覆光致抗蚀剂，以形成光致抗蚀剂膜(图中未示出)。之后，通过使用光掩模对光致抗蚀剂膜进行曝光和显影形成光致抗蚀剂图形160，它限定了浮动栅极的布局。
光致抗蚀剂图形160可以用作蚀刻掩模，以相继蚀刻SiON层150、HTO层140、阻碍层107和缓冲氧化层105。这样，如图所示，由SiON层图形151、HTO层图形141、阻碍层图形108和缓冲氧化层图形106构成的图形就形成了。然后，通过灰化或剥离工艺将光致抗蚀剂图形160去除。
参照图2C，将所形成的结构移动到另一个蚀刻室，以便对多晶硅和氧化物进行蚀刻工艺。这里，引入一种用于蚀刻多晶硅的蚀刻气体，用来蚀刻第一硅层103，从而形成第一硅层图形104。此时形成的第一硅层图形104可以用作非易失性存储器件的第一浮动栅极。
接下来，在同一个蚀刻室内，蚀刻栅极氧化层101，以形成栅极氧化层图形102，并且将衬底100蚀刻达到约为1000到5000埃最好为2700埃的深度，以形成沟槽109。结果，由硅层图形104限定的浮动栅极相互之间由沟槽109隔离。
在硅层图形104和半导体衬底100上部的蚀刻过程中，去除了形成在阻碍层图形108上的SiON层图形151和HTO层图形141。
通过形成沟槽109，可以用单个掩模同时限定有源区和浮动栅极。因此，浮动栅极与有源区是自对准的。
参照图2D，对沟槽109的内表面部分在氧化氛围中进行处理，以消除沟槽蚀刻过程中因高能离子碰撞引起的损坏，并防止器件工作过程中的漏电流。然后，沿沟槽109内表面即在其底面和侧壁上形成沟槽氧化层110，厚度约为10到500埃，最好为30到40埃。沟槽氧化层110可以用干式氧化工艺形成，形成条件为在氮气N2和氧气O2的氛围中，800到950℃温度下；或者用湿式氧化工艺形成，工艺温度至少为700℃。
正如本领域所公知的，形成氧化层的反应如下所示：
从以上反应可以看出，由于氧向具有硅Si源的层的扩散实现了硅的氧化，在硅层图形104的表面和沟槽109的表面生长了一个氧化层。
图3是一个放大的截面图，它显示出图2D的B部分。
在形成沟槽氧化层110时，如图3所示，一种氧化剂(或氧化性气体)在硅层图形104的下部侵入栅极氧化层图形102的侧面，从而形成了第一鸟嘴形部分“a”。同时，氧化剂在阻碍层图形108的下部侵入缓冲氧化层图形106的侧面，从而在第一多晶硅层图形104的上部形成了第二鸟嘴形部分“b”。
依据图1C所示的常规方法，鸟嘴形部分只产生在用作浮动栅极的硅图形的下部。当在氧化过程中生长在浮动栅极底部边缘部分的氧化物膨胀时，栅极侧壁的下部呈现正斜率。与之相反的是，在本发明中，第一鸟嘴形部分“a”和第二鸟嘴形部分“b”同时形成在栅极侧壁的下部和上部。这样，在栅极侧壁的底部边缘部分就不会产生向外弯曲。换句话说，第二鸟嘴形部分“b”在第一硅层图形104上部的同时形成，防止了正斜率，否则正斜率就会发生。因此，依据本发明的一个重要方面，在硅层图形104中形成的浮动栅极具有理想的轮廓。
参照图2E，通过CVD工艺淀积一个具有良好填缝性能的氧化层112，如USG(无掺杂的硅酸盐玻璃)、O3-TEOS(四乙基原甲硅酸)USG或HDP氧化层，其厚度约为5000埃，以便填充沟槽109。高浓度等离子体(HDP)氧化层112最好用SiH4、O2、Ar或He气体作为等离子源来淀积。
通过提高HDP氧化层112填缝能力来填充沟槽109，以防止在沟槽109内产生孔穴或空隙。
在HDP氧化层112形成时，氧化层的淀积和氧化层的溅射蚀刻同时进行。这样，当它按照恒定的速度在宽的区域内淀积时，在一个狭窄的区域淀积到预定厚度后，淀积速度和溅射蚀刻速度变得相等，这样氧化物就不会继续淀积了。如果增加溅射蚀刻能力来提高HDP氧化层112的填缝性能，就会蚀刻含氮化物的阻碍层图形108的边缘部分，以使得场氧化层具有一个负斜率。为了防止这个问题，可以通过改变淀积条件或在形成阻碍层108时使用湿式蚀刻剂，而实现一种消除场氧化层的负斜率的方法。
接下来，通过用Si(OC2H5)4作为离子源的等离子体方法，在HDP氧化层112上淀积由PE-TEOS(等离子体增强的TEOS)构成的一个封盖氧化层(未示出)。
可以选择通过退火使HDP氧化层112致密，退火是在约800到1050℃的高温下在惰性气体氛围中进行的，以降低在随后的清洁工艺中的湿式蚀刻速率。
参照图2F，HDP氧化层112被平整化。平整化是通过深腐蚀或CMP工艺来进行的，直到阻碍层图形108的上表面露出为止。这样，就可以部分去除掉阻碍层上的HDP氧化层112，以便在沟槽109中产生场氧化物隔离。
参照图2G，通过使用磷酸的剥离工艺，包括氮化硅的阻碍层图形108被去除。此时，缓冲氧化层图形106可以防止在通过剥离工艺去除氮化硅的过程中对下面的硅层图形104造成损坏，硅层图形104是由硅构成的第一浮动栅极。
此后，进行预清洁步骤，使用含有氟酸的蚀刻剂对衬底进行约30秒钟的清洁处理。通过剥离阻碍层108和预清洁工艺，场氧化层124被部分地去除，并且形成在硅层图形104之上的缓冲氧化层图形106也被去除。此时，场氧化层124的厚度就降低了大约250埃以上。
参照图2H，通过公知的方法，例如，通过化学汽相淀积(CVD)方法，在暴露的第一硅层图形104上和场氧化层124(图2G)之上，淀积第二硅层(未示出)，如一个多晶硅层或一个非晶硅层，通过LPCVD方法，厚度约为2000埃。在导电的硅层图形104的形成过程中，通常包括掺杂物或其他电荷载体。因此淀积的第二硅层与第一硅层图形104处于电接触，第一硅层图形104是第一浮动栅极。随后，通过典型的掺杂方法，如POCl3扩散、离子注入或原地掺杂方法，用高浓度N-型杂质对第二浮动栅极126进行掺杂，由此形成第二导电层。
此外，在不进行一个单独的掺杂工艺的情况下，第二导电层可以用这种方式形成：在形成第二硅层的过程中，通过在向源气体中加入杂质的同时进行CVD工艺，来淀积掺杂的多晶硅。为了增加在随后的工艺中形成的电解质夹层的面积，形成由第二导电层构成的第二浮动栅极，其形成厚度应尽可能大。
此后，通过常规光刻工艺，部分去除场氧化层124上的第二导电层，以便形成第二硅层图形126，它构成了浮动栅极的第二部分。接着，将这样形成的第二浮动栅极与临近的存储单元相互分离。
之后，在所形成的结构的整个表面上，形成一个由ONO构成的电介质夹层128，以便完全地隔离作为第二浮动栅极的第二硅图形126。例如，在第二浮动栅极126被氧化而生长厚度约为100埃的第一氧化层之后，在其上淀积厚度约为130埃的氮化物层，并且在氮化物层上淀积厚度约为40埃的第二氧化层，由此形成了总厚度约为100到200埃的电介质夹层128。
接着，在电介质夹层128上形成一个控制栅极层130，它是第三个导电层，并且是通过堆叠一个N+型掺杂的多晶硅层和一个金属硅化物层得到的，金属硅化物为例如硅化钨WSix、硅化钛TiSix、硅化钴CoSix和硅化钽TaSix。控制栅极层130的多晶硅层最好形成厚度约为1000埃，并且其金属硅化物层形成厚度约为100到1500埃。
参照图2I，在通过光刻工艺对控制栅极层130进行构图之后，通过干式蚀刻方法，相继在每个存储单元内对暴露的电介质夹层128、第二浮动栅极部分126和第一浮动栅极部分104进行构图，从而形成堆叠浮动栅极存储单元。此时，在特定的区域内进行干式蚀刻，直到露出场氧化层124之间的衬底100的上表面为止。
由于作为第一浮动栅极的第一硅层图形104的侧壁不具有正斜率，第一硅层图形104的侧壁部分不会变形，没有向外弯曲的部分。因此，在上述干式蚀刻过程中，完全去除了第一硅层图形104的由掩模图形曝光的部分。因此，硅残留物不会保留在场氧化层124和有源区之间的表面边界上。
此后，尽管图中没有显示，仍然要通过离子注入形成存储单元的源极区/漏极区，并且然后在在所形成的结构上涂敷层间绝缘层ILD。在通过蚀刻层间绝缘层形成用于暴露源极区/漏极区的接触孔之后，形成用于填充接触孔的接触塞柱。然后，淀积一个与金属塞柱电接触的金属层，并通过金属掩模使用层间绝缘层IMD进行后端处理工艺(back-end process)。
如图2B和2C所示的第一实施例的工艺，分别在独立的蚀刻室内执行，但是它们可以在单个蚀刻室内连续地进行，从而形成了第二实施例。除了没有形成抗反射层以及衬底蚀刻工艺是采用光致抗蚀剂作为蚀刻掩模在单个蚀刻室内进行之外，第二实施例与第一实施例是相同的。这里，使用了与第一实施例中相同的参照数字来表示相同的构件。
图4A和4B是截面图，它们显示出依据本发明的第二实施例制造非易失性存储器件的方法。
参照图4A，按照与第一实施例中相同的方式，在衬底100上依次形成一个栅极氧化层101、第一硅层103、一个缓冲氧化层105和一个阻碍层107。
参照图4B，正如第一实施例中那样，使用用于限定浮动栅极的一种光掩模，在阻碍层107上形成光致抗蚀剂图形160。然后，使用光致抗蚀剂图形160作为蚀刻掩模，对阻碍层107、缓冲氧化层105、第一硅层103和栅极氧化层101进行构图，这样就形成了由阻碍层图形108、缓冲氧化层图形106、第一硅层图形104和栅极氧化层图形102构成的图形结构。
下一步，蚀刻衬底100来形成沟槽109，并且进行灰化或剥离工艺来去除光致抗蚀剂图形160。
此后，进行第一实施例中图2C到2I所示的工艺，从而依据本发明的第二方面，提供一种浮动栅极非易失性存储器件。
依据上述本发明，在浮动栅极层的第一部分和阻碍层之间另外形成了一个缓冲氧化层，从而在浮动栅极的上部产生一个鸟嘴形部分。在随后进行的沟槽侧壁的氧化过程中，处在浮动栅极的第一部分的上部和下部的鸟嘴形部分使浮动栅极的侧壁部分平整或平坦。这样就防止了浮动栅极层侧壁的不希望的倾斜，并且得到了一种具有理想轮廓的栅极的非易失性存储器件。
另外，在为形成以后的栅极而进行的干式蚀刻后，硅的残留物不会保留下来。没有这种残留物将有助于避免器件的电气故障，这种电气故障是由相邻栅极之间的短路引起的。
很明显，除了浮动栅极层的均匀形成之外，本发明还可应用于半导体器件内对均匀性有要求的其他导电层的形成。换句话说，本发明可以应用在任何需要避免产生所述鸟嘴形部分的现象的情况。
尽管已参照图示的实施例详细地展示和描述了本发明，但本领域的技术人员可以理解：在不超出所附权利要求书确定的本发明的精神和范围的情况下，可以实现形式和细节上的多种变化。
Claims (38)
1.一种在半导体器件的衬底的一个区域中制造导电层和对应的有源区的自对准方法，所述区域至少部分地由一个场氧化区界定，所述场氧化区形成在衬底的一个沟槽内，并且至少与形成第一电介质材料和衬底之上的浮动栅极的第一部分是一起形成的，其中在第一部分的侧壁上平整地形成氧化物的步骤包括：
在形成沟槽之前，在浮动栅极的第一部分上形成一个缓冲层并且随后去除缓冲层，以便在浮动栅极的第一部分上至少布设浮动栅极的另一部分之前，实现第一部分的侧壁的更均匀的氧化。
2.根据权利要求1所述的方法，其中，第一部分包括多晶硅和非晶硅中的至少一种。
3.根据权利要求1所述的方法，其中，缓冲层是由热氧化形成的一种氧化物。
4.根据权利要求1所述的方法，其中，缓冲层是通过等离子体增强的化学汽相淀积形成的。
5.根据权利要求1所述的方法，其中，缓冲层是通过氧化性气体的等离子体处理使浮动栅极的第一部分的表面氧化形成的。
6.根据权利要求5所述的方法，其中，氧化性气体包括氧气和一氧化二亚氮中的一种。
7.根据权利要求1所述的方法，其中，缓冲层形成厚度为10到500埃。
8.一种在半导体存储器件的衬底中形成浮动栅极和相关有源区的自对准方法，包括：
在衬底上形成一个栅极氧化层；
在栅极氧化层上形成第一导电层；
在第一导电层上形成一个缓冲氧化层；
在所述缓冲氧化层上形成一个阻碍层；
对阻碍层和缓冲氧化层进行构图，并形成一个阻碍层图形和一个缓冲氧化层图形；
对第一导电层进行构图，以形成作为第一导电层图形的一个浮动栅极层，并且蚀刻栅极氧化层和衬底的上部来形成一个栅极氧化层图形和一个沟槽；
使沟槽的一个内表面部分氧化，以便在所述沟槽的内表面上形成一个沟槽氧化层，并且在浮动栅极层的上部和下部形成鸟嘴形部分，以防止在构图的浮动栅极层的侧壁形成正斜率；和
形成一个场氧化层来填充沟槽。
9.根据权利要求8所述的方法，其中，所述第一导电层包括多晶硅和非晶硅中的一种。
10.根据权利要求8所述的方法，其中，阻碍层的材料包括一种氮化物成分。
11.根据权利要求8所述的方法，其中，缓冲氧化层是通过热氧化形成的。
12.根据权利要求8所述的方法，其中，缓冲氧化层是通过等离子体增强的化学汽相淀积形成的。
13.根据权利要求8所述的方法，其中，缓冲氧化层是通过氧化性气体的等离子体处理使第一导电层的表面氧化形成的。
14.根据权利要求13所述的方法，其中，氧化性气体至少包括氧气和一氧化二氮中的一种。
15.根据权利要求8所述的方法，其中，缓冲氧化层形成厚度为10到500埃。
16.根据权利要求8所述的方法，其中，场氧化层是通过以下方式形成的：形成一个覆盖氧化的阻碍层同时填充沟槽的氧化层，并通过化学机械抛光方法和深腐蚀方法中的至少一种方法来蚀刻氧化层，直到阻碍层图形的表面露出为止，由此得到一个平整的表面。
17.根据权利要求8所述的方法，还包括通过化学汽相淀积在阻碍层上形成一个抗反射层。
18.根据权利要求17所述的方法，其中，抗反射层包括从下列材料中选取的至少一种材料：多晶硅、氮化硅、氮氧化硅和氧化硅。
19.根据权利要求17所述的方法，其中，在第一蚀刻室内，在抗反射层上形成用于形成浮动栅极的光致抗蚀剂图形之后，通过使用光致抗蚀剂图形作为蚀刻掩模，对抗反射层、阻碍层和所述缓冲氧化层进行构图，并去除光致抗蚀剂图形；然后在第二蚀刻室内，形成第一导电层图形、栅极氧化层图形和沟槽，同时去除抗反射层图形。
20.根据权利要求17所述的方法，其中，在阻碍层上形成用于形成浮动栅极的光致抗蚀剂图形之后，通过使用光致抗蚀剂图形作为蚀刻掩模，相继在单个蚀刻室内进行蚀刻工艺，以对阻碍层、缓冲氧化层、第一导电层和栅极氧化层进行构图；蚀刻衬底的上部来形成阻碍层图形、缓冲氧化层图形、第一导电层图形、栅极氧化层图形和沟槽。
21.一种制造非易失性存储器件的浮动栅极结构的方法，它包括：
在一个半导体衬底上形成一个栅极氧化层；
在栅极氧化层上形成第一导电层；
在第一导电层上形成一个缓冲层；
在缓冲层上形成一个阻碍层；
使用单个掩模对阻碍层、缓冲氧化层、第一导电层、栅极氧化层和衬底进行构图，以便从第一导电层形成一个浮动栅极，并且同时形成一个沟槽，此沟槽与衬底中的浮动栅极是对准的并邻近浮动栅极，以便界定衬底的一个有源区；
使沟槽的一个内表面部分氧化，以便在沟槽的内表面上形成一个沟槽氧化层，并且在浮动栅极层的上部和下部形成鸟嘴形部分，以防止在构图的浮动栅极层的侧壁上形成正斜率；
形成一个场氧化层来填充沟槽。
22.根据权利要求21所述的制造存储器件的方法，其中，第一导电层包括多晶硅和非晶硅中的至少一种。
23.根据权利要求21所述的制造存储器件的方法，其中，阻碍层包括一种氮化物成分。
24.根据权利要求21所述的制造存储器件的方法，其中，缓冲层包括一种热氧化形成的氧化物。
25.根据权利要求21所述的制造存储器件的方法，其中，缓冲层是通过等离子体增强的化学汽相淀积形成的。
26.根据权利要求21所述的制造存储器件的方法，其中，缓冲层是通过用氧化性气体进行表面等离子处理而使第一导电层的表面氧化形成的。
27.根据权利要求26所述的制造存储器件的方法，其中，氧化性气体包括氧气和一氧化二氮中的至少一种。
28.根据权利要求21所述的制造存储器件的方法，其中，缓冲层形成厚度为10到500埃。
29.根据权利要求21所述的制造存储器件的方法，还包括：用一个防氧化层的表面使场氧化层平整化；去除构图的阻碍层；在形成所述场氧化层之后，相继在浮动栅极上形成一个电介质夹层和一个控制栅极。
30.根据权利要求21所述的制造存储器件的方法，还包括通过化学汽相淀积，在阻碍层上形成一个抗反射层。
31.根据权利要求30所述的制造存储器件的方法，其中，抗反射层包括从下列材料中选取的至少一种材料：多晶硅、氮氧化硅和氧化硅。
32.一种半导体存储器件的自对准浮动栅极及其相关有源区，包括：
一个半导体衬底；
形成在衬底上的一个栅极氧化层；
形成在栅极氧化层上的第一导电层，它构成了浮动栅极的第一部分；
第一导电层是通过以下方式形成的：在第一导电层上设置一个缓冲层；在缓冲层上形成的一个阻碍层；对阻碍层和缓冲层进行构图，形成一个阻碍层图形和一个缓冲层图形；对第一导电层进行构图形成浮动栅极层的第一部分；蚀刻栅极氧化层和衬底的上部，来形成栅极氧化层图形和一个沟槽；使沟槽的内表面氧化，以便在所述沟槽的内表面形成沟槽氧化层，它又在浮动栅极层的第一部分的上部和下部形成鸟嘴形部分，由此在沟槽氧化层的形成过程中使浮动栅极的第一部分的侧壁平整化；
一个场氧化层，它是在沟槽的内表面氧化之后形成在沟槽中的；和
浮动栅极的第二部分，在平整化场氧化层直到第一部分露出之后，它与第一部分电接触。
33.根据权利32所述的自对准浮动栅极及其相关有源区，其中，浮动栅极的第一部分包括多晶硅和非晶硅中的至少一种。
34.根据权利32所述的自对准浮动栅极及其相关有源区，其中，缓冲层是由热氧化形成的。
35.根据权利32所述的自对准浮动栅极及其相关有源区，其中，缓冲层是通过等离子体增强的化学汽相淀积形成的。
36.根据权利32所述的自对准浮动栅极及其相关有源区，其中，缓冲层是通过氧化性气体的等离子处理使浮动栅极第一部分的表面氧化形成的。
37.根据权利36所述的自对准浮动栅极及其相关有源区，其中，氧化性气体包括氧气和一氧化二氮中的一种。
38.根据权利32所述的自对准浮动栅极及其相关有源区，其中，缓冲层形成厚度为10到500埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB001355112A CN1193420C (zh) | 2000-09-20 | 2000-09-20 | 具有理想栅极轮廓的半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB001355112A CN1193420C (zh) | 2000-09-20 | 2000-09-20 | 具有理想栅极轮廓的半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1345089A CN1345089A (zh) | 2002-04-17 |
| CN1193420C true CN1193420C (zh) | 2005-03-16 |
Family
ID=4596752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB001355112A Expired - Lifetime CN1193420C (zh) | 2000-09-20 | 2000-09-20 | 具有理想栅极轮廓的半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1193420C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100570493C (zh) * | 2005-11-04 | 2009-12-16 | 国际商业机器公司 | 使用边缘印刷工艺的图案密度控制方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004235313A (ja) | 2003-01-29 | 2004-08-19 | Renesas Technology Corp | 半導体装置 |
| CN100435282C (zh) * | 2003-03-18 | 2008-11-19 | 华邦电子股份有限公司 | 闪存浮动栅极的制造方法 |
-
2000
- 2000-09-20 CN CNB001355112A patent/CN1193420C/zh not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100570493C (zh) * | 2005-11-04 | 2009-12-16 | 国际商业机器公司 | 使用边缘印刷工艺的图案密度控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1345089A (zh) | 2002-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6620681B1 (en) | Semiconductor device having desired gate profile and method of making the same | |
| US6548374B2 (en) | Method for self-aligned shallow trench isolation and method of manufacturing non-volatile memory device comprising the same | |
| KR100476691B1 (ko) | 셸로우 트렌치 소자분리 방법 및 이를 이용한 불휘발성메모리 장치의 제조방법 | |
| US20060017093A1 (en) | Semiconductor devices with overlapping gate electrodes and methods of fabricating the same | |
| KR100645458B1 (ko) | 습식 세정에 의한 어택을 방지할 수 있는 반도체 장치제조 방법 | |
| US20050255654A1 (en) | Methods of forming non-volatile memory devices having floating gate electrodes | |
| US7629217B2 (en) | Methods of forming void-free layers in openings of semiconductor substrates | |
| US7365000B2 (en) | Method for fabricating semiconductor device | |
| CN1758428A (zh) | 在快闪存储器件内形成壁氧化物层与隔离层的方法 | |
| CN1577823A (zh) | 半导体器件及其制造方法 | |
| JP4015369B2 (ja) | 望ましいゲートプロファイルを有する半導体装置及びその製造方法 | |
| KR100717812B1 (ko) | 반도체 장치 제조 방법 | |
| US7101803B2 (en) | Method of trench isolation and method for manufacturing a non-volatile memory device using the same | |
| US20080003799A1 (en) | Method for forming contact plug in semiconductor device | |
| US20070022941A1 (en) | Method of forming a layer and method of manufacturing a semiconductor device using the same | |
| CN1193420C (zh) | 具有理想栅极轮廓的半导体器件及其制造方法 | |
| US20080305595A1 (en) | Methods of forming a semiconductor device including openings | |
| JP4886163B2 (ja) | 半導体素子の製造方法 | |
| CN110416218B (zh) | 存储元件的制造方法 | |
| KR100670916B1 (ko) | 자기정렬된 셸로우 트렌치 소자분리방법 및 이를 이용한불휘발성 메모리장치의 제조방법 | |
| US6967151B2 (en) | Method of manufacturing a semiconductor device | |
| KR20050002422A (ko) | 플래시 소자의 제조 방법 | |
| CN1542919A (zh) | 具有局部蚀刻栅极的半导体结构及其制作方法 | |
| KR20020095690A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR20070014407A (ko) | 게이트 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20050316 |
|
| CX01 | Expiry of patent term |