CN100435282C - 闪存浮动栅极的制造方法 - Google Patents
闪存浮动栅极的制造方法 Download PDFInfo
- Publication number
- CN100435282C CN100435282C CNB031076742A CN03107674A CN100435282C CN 100435282 C CN100435282 C CN 100435282C CN B031076742 A CNB031076742 A CN B031076742A CN 03107674 A CN03107674 A CN 03107674A CN 100435282 C CN100435282 C CN 100435282C
- Authority
- CN
- China
- Prior art keywords
- layer
- floating grid
- flash memory
- manufacture method
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种闪存浮动栅极的制造方法，先在提供的衬底之上依序形成衬垫氧化层及氮化硅层。接着，在衬底内形成数个浅槽，以均向回蚀缩小氮化硅层并对浅槽的角进行圆角化工艺，再沉积氧化硅材料填满浅槽以形成浅槽隔离结构，其中两两浅槽隔离结构之间定义出有源区。移除衬垫氧化层及氮化硅层，在有源区之上形成穿遂氧化层及第一多晶硅层，并且第一多晶硅层与浅槽隔离结构等高。在第一多晶硅层与浅槽隔离结构之上形成第二多晶硅层，移除部分位于浅槽隔离结构上的第二多晶硅层而定义出浮动栅极。
Description
技术领域
本发明涉及到一种半导体的制造方法，特别涉及到一种闪存浮动栅极的制造方法。
背景技术
近年来，高密度闪存在许多领域上的应用已受到很大的关注，其中一个原因是存储单元尺寸的缩小可大幅降低制造成本。然而，现有的利用区域氧化法(LOCOS)隔离技术所制造的闪存，其存储单元尺寸常由于隔离结构的限制，难以缩小。
另一种常见的隔离技术，也就是浅槽隔离(Shallow Trench Isolation；STI)技术，也常应用于闪存的制造，因为其所制造出的存储单元具有最小尺寸(Minimized Size)，可使得闪存的分布具有最高的密度。图1A至图1E绘示现有的运用浅槽隔离技术所形成的闪存浮动栅极。请先参照图1A，在一衬底100上依序形成穿遂氧化层102、多晶硅层104、氮化硅层106及图案化光致抗蚀剂层108。图案化光致抗蚀剂层108上的图案为沟光致抗蚀剂开口110。请参照图1B，以该图案化光致抗蚀剂层(未绘示于图上)为蚀刻掩膜，以一非均向蚀刻蚀刻氮化硅层106、多晶硅层104、穿遂氧化层102及衬底100而形成浅槽112，接着移除光致抗蚀剂层。
请参照图1C，以氧化硅材料填满浅槽112而形成浅槽隔离结构114，形成浅槽隔离结构114的方法至少包括一化学气相沉积工艺形成一氧化层填满浅槽112并覆盖在氮化硅层106之上，接着进行一化学机械抛光的平坦化工艺，以氮化硅层106为抛光终止层。
请参照图1D，以一选择性非均向蚀刻移除部分浅槽隔离结构114而形成浅槽隔离结构114a，浅槽隔离结构114a与多晶硅层104等高。
请参照图1E，再形成一多晶硅层116覆盖多晶硅层104及浅槽隔离结构114a。接着，以一光刻蚀刻工艺移除部分位于浅槽隔离结构114a上方的多晶硅层116而定义出浮动栅极118，浮动栅极(Floating Gate)118包括了多晶硅层104及116。形成多晶硅层116的目的在于能增加闪存的浮动栅极与控制栅极层(Control Gate)的重叠面积，因此能增加耦合率(Coupling Ratio)。高耦合率使得闪存在进行抹除动作时，栅极上所必须提供的电压可以较低。此外，高耦合率的闪存，其产生F-N穿隧(Fowler-Nordheim Tunneling)所需的电场越小，也就是在浮动栅极层和源极/漏极之间电子的传递速度会越快，连带使读写动作(Read/Write Manner)的速度加快。
虽然现有的浮动栅极的制造方法可以来增加控制栅极与浮动栅极间的耦合率，但是确实有不少问题影响到此工艺所制造的闪存的电性。高外观比值(High Aspect Ratio)的填沟工艺是第一个问题，在工艺的尺寸不断下降来提高组件集成度的今日，浅槽的开口越来越小，在较一般浅槽隔离结构工艺多了一层多晶硅层104的情形下浅槽的外观比值将大幅提高，造成以化学气相沉积氧化硅工艺来填沟时形成的浅槽隔离结构114容易产生孔洞(seam)，而使闪存工艺的合格率下降。
第二个问题是在形成浅槽后，穿遂氧化硅层102暴露在浅槽112的侧壁上，在后续含氧的加热工艺中(形成浅槽隔离结构)，会产生鸟嘴(Bird’s Beak)，而使穿遂氧化层的厚度增加，影响晶体管数组的特性。
请参照图1B，浅槽112的侧壁由衬底100、穿遂氧化层102及多晶硅层104所构成，由于穿遂氧化层102及多晶硅层104而使得要对衬底100的角111进行浅槽隔离圆角化工艺(STI ComerRounding Process)变得非常困难。由于在以化学气相沉积填沟来形成浅槽隔离结构114之前需先形成一衬底氧化层(Linear Oxide)(未绘示于图上)，在未经浅槽隔离圆角化工艺的角111的位置衬底氧化层形成的厚度会比较薄，较薄的衬底氧化层的部分电性表现差，容易造成氧化层可靠度(Reliability)不高，这是现有的浮动栅极的制造方法第三个问题。
另外，尚有一个属于工艺控制的问题，请参照图1D，以一选择性非均向蚀刻移除部分浅槽隔离结构114而形成浅槽隔离结构114a，浅槽隔离结构114a与多晶硅层104等高。事实上控制蚀刻而使所有的浅槽隔离结构114a与多晶硅层104等高是一件困难的事情。若所有浅槽隔离结构114a间的高度差超过可容忍的范围，将会造成在图1E中所得到的浮动栅极118大小不一，这会造成每一个快闪存储单元间电性上的差异。
由于现有的浮动栅极的制造方法存在这么多的缺陷，因此，急需要一种新的浮动栅极的制造方法来解决现有的的缺陷。
发明内容
鉴于上述关于堆栈闪存栅极的制造方法所存在的问题，本发明的目的在于提供一堆栈闪存栅极的制造方法。本发明所揭露的方法除了能够提高控制栅极和浮动栅极间的耦合率之外，而且可以比现有的制造方法减少一道光刻工艺，从而降低制造的成本，而且可以避免现有工艺中产生误对准的情形，从而提高工艺的合格率。
有鉴于此，本发明的目的在于提供一种闪存浮动栅极的制造方法，浮动栅极的形成可以自动对准浅槽隔离结构。
本发明的又一目的在于提供一种闪存浮动栅极的制造方法，可以有效的降低填沟工艺的外观比值。
本发明的又一目的在于提供一种闪存浮动栅极的制造方法，可以降低穿遂氧化层的鸟嘴效应。
本发明的又一目的在于提供一种闪存浮动栅极的制造方法，可以对浅槽的角进行浅槽隔离圆角化工艺，而在后续的工艺中可以得到均匀的衬底氧化层。
本发明的又一目的在于提供一种闪存浮动栅极的制造方法，不需移除部分浅槽隔离结构，因此可以避免后续工艺中浮动栅极大小不一的问题。
本发明的还有一目的在于提供一种闪存浮动栅极的制造方法，在工艺的过程中，可以利用多晶硅间隙壁(Poly Silicon Spacer)方法形成浮动栅极，以减少一道光刻工艺，可以降低制造成本。
本发明所提供的闪存浮动栅极的制造方法，在一衬底之上，依序形成第一氧化层及介电层，介电层可以为氮化硅层，图案化氮化硅层并以图案化氮化硅层为掩膜，蚀刻第一氧化层及衬底以形成浅槽，浅槽可以定义出一有源区。均向蚀刻图案化氮化硅层以暴露出浅槽的角，再以一加热工艺圆弧化浅槽的角，接着，在浅槽之内形成组件隔离结构，此一组件隔离结构为一浅槽隔离结构。其中，第一氧化层为一衬垫氧化层(Pad Oxide)。
移除图案化氮化硅层和第一氧化层，再在有源区之上形成一第二氧化层，其中，第二氧化层为一穿遂氧化层(Tunneling Oxide)。在第二氧化层之上形成第一导体层，并覆盖浅槽隔离结构，接着，以浅槽隔离结构为抛光终止层，用化学机械抛光进行平坦化工艺使第一导体层与浅槽隔离结构等高，再形成一第二导体层覆盖该第一导体体层及这些组件隔离结构。最后，以一光刻蚀刻工艺移除部分位于浅槽隔离结构上的第二导体层至浅槽隔离结构暴露出来为止。
在本发明所揭露的工艺中，可以有效的降低填沟工艺的外观比值，可以降低穿遂氧化层的鸟嘴效应，也可以对浅槽的角进行浅槽隔离圆角化工艺，而在后续的工艺中可以得到均匀的衬底氧化层，增进组件的可靠性。另外，本发明所提供的此一制造方法，不需移除部分浅槽隔离结构，因此可以避免后续工艺中浮动栅极大小不一的问题。
本发明所提供的另一闪存浮动栅极的制造方法，依序形成第一氧化层及氮化硅层，图案化氮化硅层并以图案化氮化硅层为掩膜，蚀刻第一氧化层及衬底以形成浅槽，浅槽可以定义出一有源区。均向蚀刻图案化氮化硅层以暴露出浅槽的角，再以一加热工艺圆弧化浅槽的角，接着，在浅槽之内形成浅槽隔离结构。其中，第一氧化层为一衬垫氧化层。
移除图案化氮化硅层和第一氧化层，再在有源区之上形成一第二氧化层，其中，第二氧化层为一穿遂氧化层。在第二氧化层之上形成第一导体层，并覆盖浅槽隔离结构，接着，以浅槽隔离结构为抛光终止层，用化学机械抛光进行平坦化工艺使第一导体层与浅槽隔离结构等高。以一蚀刻工艺移除部分浅槽隔离结构使所有浅槽隔离结构的高度等高并高于第二氧化层。形成一第二导体层，第二导体层共型地覆盖在第一导体层及浅槽隔离结构之上，蚀刻第二导体层至浅槽隔离结构暴露出来为止。
在本发明所揭露的此一工艺中，可以有效的降低填沟工艺的外观比值，可以降低穿遂氧化层的鸟嘴效应，也可以对浅槽的角进行浅槽隔离圆角化工艺，而在后续的工艺中可以得到均匀的衬底氧化层而增进组件的可靠性。另外，本发明所提供的此一制造方法，在工艺的过程中，可以用多晶硅间隙壁方式形成浮动栅极，从而减少一道光刻工艺，降低制造成本。
附图简要说明
下面结合附图对本发明的具体实施方式作进一步详细的描述。
附图中，
图1A至图1E绘示现有的闪存浮动栅极的制造方法的工艺示意图；
图2A至图2E为根据本发明所揭露的第一较佳实施例的闪存浮动栅极的制造方法的工艺示意图；以及
图2A至图2D及图2F至图2H为根据本发明所揭露的第二较佳实施例的闪存浮动栅极的制造方法的工艺示意图。
具体实施方式
为了让本发明所提供的堆栈闪存栅极的制造方法更加清楚起见，现提供一较佳实施例说明如下。
实施例1
图2A至图2E为根据本发明所揭露的第一较佳实施例的闪存浮动栅极的制造方法的工艺示意图。
请参照图2A，在一衬底200之上，依序形成第一氧化层202及氮化硅层204及图案化光致抗蚀剂层206。图案化光致抗蚀剂层206上的图案为沟光致抗蚀剂开口208。形成第一氧化层202的方法可以为热氧化法或化学气相沉积法，形成氮化硅层204的方法可以为化学气相沉积法，氮化硅层204的厚度介于约70纳米至200纳米之间。第一氧化层202为一衬垫氧化层，而氮化硅层204作为后续组件隔离结构工艺中的掩膜层。
请参照图2B，图案化氮化硅层204后移除光致抗蚀剂层，再以图案化氮化硅层204为掩膜，蚀刻第一氧化层202及衬底200以形成浅槽210，浅槽210可以定义出一有源区209。形成浅槽210的蚀刻工艺为非均向蚀刻工艺。
请参照图2C，以湿式蚀刻回蚀并移除部分氮化硅层204形成氮化硅层204a，湿式蚀刻的方法包括一热磷酸法，氮化硅层204被移除的厚度介于约5纳米至30纳米之间，以暴露出浅槽的角211。再以一加热工艺圆弧化浅槽的角211，接着，在浅槽210之内形成浅槽隔离结构212。形成浅槽隔离结构212的方法包括一化学气相沉积工艺，沉积氧化硅填满浅槽210并覆盖在氮化硅层204之上，以氮化硅层204a为蚀刻终止层，以化学机械抛光进行一平坦化工艺使浅槽隔离结构212与氮化硅层204a等高。
请参照图2D，移除氮化硅层204a及第一氧化层202而暴露出有源区209表面。移除氮化硅层204a的方法可以为一热磷酸法的湿式蚀刻或一非均向等离子体蚀刻，移除第一氧化层202的方法可以为一含氟的湿式蚀刻。接着，在有源区209之上沉积一第二氧化层214，其中，第二氧化层为一穿遂氧化层，形成第二氧化层的方法包括一热氧化法，其中，第二氧化层的厚度介于约2纳米至15纳米之间。接着，形成一第一多晶硅层覆盖在第二氧化层214之上，并覆盖在浅槽隔离结构212之上，形成第一多晶硅层的方法包括一化学气相沉积法。接着，以浅槽隔离结构212为抛光终止层，用化学机械抛光进行平坦化工艺使第一多晶硅层与浅槽隔离结构等高而形成第一浮动栅极216，其中，第一浮动栅极216的厚度介于约40纳米至150纳米之间。
请参照图2E，再形成一第二多晶硅层覆盖在第一浮动栅极216及浅槽隔离结构212之上，形成第二多晶硅层的方法包括一化学气相沉积法，第二多晶硅层的厚度介于约50纳米至200纳米之间。最后，以一光刻蚀刻工艺移除部分位于浅槽隔离结构上的第二多晶硅层至浅槽隔离结构暴露出来为止，而形成第二浮动栅极218，第一浮动栅极216及第二浮动栅极218形成浮动栅极220。由于第一浮动栅极216与第二浮动栅极218为相同的多晶硅材料，所以两浮动栅极间并无接面存在。
实施例2
图2A至图2D及图2F至图2H为根据本发明所揭露的第二较佳实施例的闪存浮动栅极的制造方法的工艺示意图。
图2A至图2D所揭露的结构工艺如实施例1中所述。请参照图2F，移除部分浅槽隔离结构212，使所有剩下的浅槽隔离结构212a的高度等高并高于第二氧化层214，移除部分浅槽隔离结构212包括一非均向回蚀工艺。
请参照图2G，形成共型的一第二多晶硅层222覆盖在第一浮动栅极216及浅槽隔离结构212a之上，形成第二多晶硅层的方法包括一化学气相沉积法，第二多晶硅层的厚度介于约50纳米至200纳米之间。
请参照图2H，蚀刻第二多晶硅层222至浅槽隔离结构212a暴露出来为止而形成浮动栅极224。蚀刻第二多晶硅层222的方法包括一具选择性的反应性离子蚀刻工艺。
在本发明实施例1中所揭露的工艺中，因为第一多晶硅层形成于浅槽隔离结构形成之后，所以可以有效的降低填沟工艺的外观比值。因为穿遂氧化层形成于浅槽隔离结构形成之后，所以可以降低穿遂氧化层的鸟嘴效应。也因为穿遂氧化层及第一多晶硅层形成于浅槽隔离结构形成之后，所以可以对浅槽的角进行浅槽隔离圆角化工艺，而在后续的工艺中可以得到均匀的衬底氧化层而增进组件的可靠性。另外，因为不需移除部分浅槽隔离结构，因此可以避免后续工艺中浮动栅极大小不一的问题，而且能使浮动栅极自动对准浅槽结构。
在本发明所揭露实施例2中所揭露的工艺中，除了有效的降低填沟工艺的外观比值、降低穿遂氧化层的鸟嘴效应及可以对浅槽的角进行浅槽隔离圆角化工艺之外，还可以用多晶硅间隙壁的方式形成浮动栅极，可以减少一道光刻工艺，降低制造成本。
由此可知，根据本发明所揭露的制造方法所制造的闪存浮动栅极，确实可以有效的避免现有工艺的缺陷。
如熟悉此技术的人员所了解的，以上所述仅为本发明的较佳实施例而已，并非用以限定本发明的权利要求；凡其它未脱离本发明所揭示的构思下所完成的等效改动或修饰，均应包含在权利要求内。
Claims (18)
1.一种闪存浮动栅极的制造方法，在一衬底之上形成浮动栅极，该方法包括：
依序形成一第一氧化层及一介电层于该衬底之上；
图案化该介电硅层并以该图案化介电层为掩模，蚀刻该第一氧化层及该衬底以形成浅槽；
均向蚀刻该图案化介电层以暴露出该些浅槽的角；
以一热处理圆弧化该些角；
形成浅槽隔离结构于该浅槽内以定义出一有源区；
移除该第一氧化层及该介电层；
形成一第二氧化层于该有源区之上；
形成一第一导体层于该第二氧化层之上并与该些浅槽隔离结构等高；
形成一第二导体层覆盖该第一导体层及该些浅槽隔离结构；以及
以一光刻蚀刻制程移除部分位于该些浅槽隔离结构上之该第二导体层至该些浅槽隔离结构暴露出来为止。
2.根据权利要求1所述之闪存浮动栅极的制造方法，形成该第一导体层及该第二导体层的材质可以为一多晶硅材质。
3.根据权利要求1所述之闪存浮动栅极的制造方法，该第一导体层的厚度介于40纳米至150纳米之间。
4.根据权利要求1所述之闪存浮动栅极的制造方法，形成该介电层的材质可以为一氮化硅材质。
5.根据权利要求1所述之闪存浮动栅极的制造方法，该介电层的厚度介于70纳米至200纳米之间。
6.根据权利要求1所述之闪存浮动栅极的制造方法，该第二氧化层的厚度介于2纳米至15纳米之间。
7.根据权利要求1所述之闪存浮动栅极的制造方法，该均向回蚀所移除该介电层的厚度介于5纳米至30纳米之间。
8.根据权利要求1所述之闪存浮动栅极的制造方法，该均向回蚀为一湿式蚀刻。
9.根据权利要求1所述之闪存浮动栅极的制造方法，该第二导体层的厚度介于50纳米至200纳米之间。
10.一种闪存浮动栅极的制造方法，系于一衬底之上形成浮动栅极，该方法包括：
依序形成一第一氧化层及一介电层于该衬底之上；
图案化该介电层并以该图案化介电层为掩模，蚀刻该第一氧化层及该衬底以形成浅槽；
均向蚀刻该图案化介电层以暴露出该些浅槽的角；
以一热处理圆弧化该些角；
形成组件隔离结构于该浅槽内以定义出一有源区；
移除该第一氧化层及该介电层；
形成一第二氧化层于该有源区之上；
形成一第一导体层于该第二氧化层之上并与该些组件隔离结构等高；
移除部分该些组件隔离结构，剩下之该组件隔离结构仍高于该第二氧化层；
形成一第二导体层覆盖该第一导体层及该些组件隔离结构；以及
蚀刻该第二导体层至该些组件隔离结构暴露出来为止。
11.根据权利要求10所述之闪存浮动栅极的制造方法，形成该第一导体层及该第二导体层的材质可以为一多晶硅材质。
12.根据权利要求10所述之闪存浮动栅极的制造方法，该第一导体层的厚度介于40纳米至150纳米之间。
13.根据权利要求10所述之闪存浮动栅极的制造方法，形成该介电层的材质可以为一氮化硅材质。
14.根据权利要求10所述之闪存浮动栅极的制造方法，该介电层的厚度介于70纳米至200纳米之间。
15.根据权利要求10所述之闪存浮动栅极的制造方法，该第二氧化层的厚度介于2纳米至15纳米之间。
16.根据权利要求10所述之闪存浮动栅极的制造方法，该均向回蚀所移除该介电层的厚度介于5纳米至30纳米之间。
17.根据权利要求10所述之闪存浮动栅极的制造方法，该均向回蚀为一湿式蚀刻。
18.根据权利要求10所述之闪存浮动栅极的制造方法，该第二导体层的厚度介于50纳米至200纳米之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031076742A CN100435282C (zh) | 2003-03-18 | 2003-03-18 | 闪存浮动栅极的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031076742A CN100435282C (zh) | 2003-03-18 | 2003-03-18 | 闪存浮动栅极的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1532893A CN1532893A (zh) | 2004-09-29 |
| CN100435282C true CN100435282C (zh) | 2008-11-19 |
Family
ID=34282995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031076742A Expired - Lifetime CN100435282C (zh) | 2003-03-18 | 2003-03-18 | 闪存浮动栅极的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100435282C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101800198B (zh) * | 2010-03-12 | 2013-08-14 | 上海宏力半导体制造有限公司 | 晶体硅存储器制作方法 |
| CN104835774A (zh) * | 2014-02-08 | 2015-08-12 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制备方法 |
| CN104167354B (zh) * | 2014-09-18 | 2017-07-28 | 上海华力微电子有限公司 | 通过栅氧的双氧化提高栅氧均匀性的方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1345089A (zh) * | 2000-09-20 | 2002-04-17 | 三星电子株式会社 | 具有理想栅极轮廓的半导体器件及其制造方法 |
| US6403485B1 (en) * | 2001-05-02 | 2002-06-11 | Chartered Semiconductor Manufacturing Ltd | Method to form a low parasitic capacitance pseudo-SOI CMOS device |
-
2003
- 2003-03-18 CN CNB031076742A patent/CN100435282C/zh not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1345089A (zh) * | 2000-09-20 | 2002-04-17 | 三星电子株式会社 | 具有理想栅极轮廓的半导体器件及其制造方法 |
| US6403485B1 (en) * | 2001-05-02 | 2002-06-11 | Chartered Semiconductor Manufacturing Ltd | Method to form a low parasitic capacitance pseudo-SOI CMOS device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1532893A (zh) | 2004-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7508048B2 (en) | Methods of fabricating a semiconductor device having multi-gate insulation layers and semiconductor devices fabricated thereby | |
| US20020190305A1 (en) | Nonvolatile memories with floating gate spacers, and methods of fabrication | |
| TWI506768B (zh) | 非揮發性記憶體及其製造方法 | |
| TW201944577A (zh) | 記憶元件的製造方法 | |
| US6965144B2 (en) | Structure and fabricating method with self-aligned bit line contact to word line in split gate flash | |
| CN101989566B (zh) | 半导体器件和闪存器件的制作方法 | |
| US6682977B2 (en) | Method for fabricating a gate structure of a flash memory | |
| US6984559B2 (en) | Method of fabricating a flash memory | |
| CN103178019A (zh) | 嵌入式闪存的字线的制造方法 | |
| US6893917B2 (en) | Structure and fabricating method to make a cell with multi-self-alignment in split gate flash | |
| CN103022036B (zh) | 单边存取器件 | |
| CN100435282C (zh) | 闪存浮动栅极的制造方法 | |
| CN105990247A (zh) | 隔离结构及具有其的非挥发性存储器的制造方法 | |
| KR20010003086A (ko) | 플로팅 게이트 형성 방법 | |
| CN100395885C (zh) | 闪存结构及其制作方法 | |
| US7214589B2 (en) | Flash memory cell and methods for fabricating same | |
| CN101388363B (zh) | 非挥发性存储器及其制作方法 | |
| US7517811B2 (en) | Method for fabricating a floating gate of flash rom | |
| CN114334986A (zh) | 半导体结构及其形成方法 | |
| CN209496872U (zh) | 一种存储器 | |
| CN100517581C (zh) | 用于制造闪存单元的方法 | |
| KR100330948B1 (ko) | 비휘발성 반도체 메모리 장치 및 그 제조방법 | |
| KR100552845B1 (ko) | 반도체 메모리 소자의 소자 분리 방법 및 이를 이용한플래쉬 메모리 소자의 제조 방법 | |
| KR100602082B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR20030069513A (ko) | 플래시 메모리 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20081119 |