CN104167354B - 通过栅氧的双氧化提高栅氧均匀性的方法 - Google Patents

通过栅氧的双氧化提高栅氧均匀性的方法 Download PDF

Info

Publication number
CN104167354B
CN104167354B CN201410390774.XA CN201410390774A CN104167354B CN 104167354 B CN104167354 B CN 104167354B CN 201410390774 A CN201410390774 A CN 201410390774A CN 104167354 B CN104167354 B CN 104167354B
Authority
CN
China
Prior art keywords
oxide
oxide layer
layer
grid
homogeneity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410390774.XA
Other languages
English (en)
Other versions
CN104167354A (zh
Inventor
秦佑华
陈广龙
殷冠华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410390774.XA priority Critical patent/CN104167354B/zh
Publication of CN104167354A publication Critical patent/CN104167354A/zh
Application granted granted Critical
Publication of CN104167354B publication Critical patent/CN104167354B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种通过栅氧的双氧化提高栅氧均匀性的方法，包括：第一步骤，利用有源区光罩对氧化层和氮化硅层刻蚀，形成浅沟道隔离；第二步骤，对浅沟道底部和侧壁进行氧化以形成浅沟道氧化层；第三步骤，对浅沟道填充介质并对填充的介质进行平坦化处理；第四步骤，用于去除氧化层和氮化硅层；第五步骤，用于对衬底进行第一次氧化以形成第一氧化层；第六步骤，用于完全去除第一氧化层；第七步骤，用于对衬底进行第二次氧化以形成作为栅极氧化层的第二氧化层；第八步骤，用于在第二氧化层上进行多晶硅淀积以形成悬浮栅层。

Description

通过栅氧的双氧化提高栅氧均匀性的方法
技术领域
本发明涉及半导体制造领域，具体涉及CMOS的工艺优化；更具体地说，本发明涉及一种通过栅氧的双氧化提高栅氧均匀性的方法。
背景技术
随着CMOS半导体器件工艺的发展以及按比例尺寸缩小，栅极氧化层的厚度越来越薄，从而导致栅极氧化层的均匀性控制越来越难。栅氧边缘的变薄，会导致边缘的击穿电压比中间要低，或者会导致漏电，从而导致器件的缺陷。
在65纳米闪存技术中，由于产品要经过上万次的擦出和写入，所以栅氧的质量是闪存的一个关键因素。如图1至图5所示，首先利用有源区光罩对氧化层20和氮化硅层30以及衬底10进行浅沟道刻蚀以形成浅沟道隔离(如图1所示)；随后对浅沟道底部和侧壁进行氧化以形成浅沟道氧化层40(如图2所示)；在浅沟道填充介质50并进行平坦化处理(如图3所示)；然后去除氧化层20和氮化硅层30(如图4所示)；对衬底10进行氧化以形成栅氧层60，并且在栅氧层60上进行多晶硅淀积以形成悬浮栅层70(如图5所示)。
但是，图1至图5所示的根据现有技术的栅氧形成工艺所得到的栅氧均匀性欠佳，由此得到的器件性能(例如器件的击穿电压特性等)不理想，需要进行改进。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够通过栅极氧化层的双氧化提高栅氧均匀性的方法，其改善了硅表面的表面态，优化栅氧边缘氧化层，抑制了边缘氧化层的变薄现象，从而提高栅极氧化层的均匀性，提高击穿电压。
为了实现上述技术目的，根据本发明，提供了一种通过栅氧的双氧化提高栅氧均匀性的方法，包括：第一步骤，利用有源区光罩对氧化层和氮化硅层刻蚀，形成浅沟道隔离；第二步骤，对浅沟道底部和侧壁进行氧化以形成浅沟道氧化层；第三步骤，对浅沟道填充介质并对填充的介质进行平坦化处理；第四步骤，去除氧化层和氮化硅层；第五步骤，对衬底进行第一次氧化以形成第一氧化层；第六步骤，完全去除第一氧化层；第七步骤，对衬底进行第二次氧化以形成作为栅极氧化层的第二氧化层；第八步骤，在第二氧化层上进行多晶硅淀积以形成悬浮栅层。
优选地，第二氧化层的厚度大于第一氧化层的厚度。
优选地，在第四步骤中通过湿法去除来完全去除氮化硅层。
优选地，在五步骤中通过低温湿氧氧化工艺形成第一氧化层。
优选地，在第六步骤中通过湿法去除来完全去除第一氧化层。
优选地，在第七步骤中通过炉管干氧氧化工艺生长作为所需的栅极氧化层的第二氧化层。
本发明引入了湿法刻蚀和栅氧氧化工艺，改善栅氧厚度的均匀性，提高栅氧边缘的击穿电压，从而提高器件的性能，而且此工艺不仅可以用于闪存工艺，也可以应用到CMOS工艺中。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1至图5示意性地示出了根据现有技术的栅氧形成工艺的各个步骤。
图6至图9示意性地示出了根据本发明优选实施例的通过栅氧的双氧化提高栅氧均匀性的方法的各个步骤。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图6至图9结合之前的图1至图4示意性地示出了根据本发明优选实施例的通过栅氧的双氧化提高栅氧均匀性的方法的各个步骤。
如图1至图4以及图6至图9所示，根据本发明优选实施例的通过栅氧的双氧化提高栅氧均匀性的方法包括：
第一步骤，利用有源区光罩对氧化层20和氮化硅层30以及衬底10进行浅沟道刻蚀以形成浅沟道隔离(如图1所示)；
第二步骤，对浅沟道底部和侧壁进行氧化以形成浅沟道氧化层40(如图2所示)；
第三步骤，在浅沟道填充介质50并进行平坦化处理(如图3所示)；
第四步骤，去除氧化层20和氮化硅层30(如图4所示)；例如，可通过湿法去除来完全去除氮化硅层30。
第五步骤，对衬底10进行第一次氧化以形成第一氧化层81(如图6所示)；例如，可通过低温湿氧氧化工艺形成第一氧化层81；
第六步骤，完全去除第一氧化层81(如图7所示)；例如，可通过湿法去除来完全去除第一氧化层81。
第七步骤，对衬底10进行第二次氧化以形成作为栅极氧化层的第二氧化层82(如图8所示)；例如，可通过炉管干氧氧化工艺生长作为所需的栅极氧化层的第二氧化层82；
第八步骤，在第二氧化层82上进行多晶硅淀积以形成悬浮栅层70(如图9所示)。
优选地，第二氧化层82的厚度大于第一氧化层81的厚度，以节省工艺成本。例如，通过低温湿氧法生长20A厚的第一氧化层81。之后可利用稀释氢氟酸(DHF)去除生长的第一氧化层81，然后通过炉管高温生长100A的第二氧化层82(栅氧)。
下述表1列表显示了根据本发明的栅极双氧化和根据现有技术的栅氧工艺得到的器件的击穿电压的对比，可以看出栅极双氧化之后的树状有源区和大块有源区的击穿电压差值从之前的0.5V减少到了0.3V，栅极双氧会改善栅氧边缘的氧化层。
表1
工艺条件 树状有源区击穿电压 大块有源区击穿电压 大块有源区和树状有源区差值
栅氧单次氧化(原工艺) 10.8V 11.3V 0.5V
栅极双氧化(新工艺) 11.1V 11.4V 0.3V
实际上，第一次栅氧(第一氧化层81)之前的少量的刻蚀(湿法刻蚀)可以改善硅表面的粗糙度，从而提高栅氧的均匀性；第一栅氧氧化可以修复硅表面的界面态，从而提高栅氧的均匀性。
由此，本发明引入了湿法刻蚀和栅氧氧化工艺，改善栅氧厚度的均匀性，提高栅氧边缘的击穿电压，从而提高器件的性能，而且此工艺不仅可以用于闪存工艺，也可以应用到CMOS工艺中。
本发明的方法至少具有下述优势：
1.通过引入一次栅极薄氧化层，修复栅氧的边缘，提高栅氧的均匀性；
2.均匀的栅极氧化层，会提高边缘的击穿电压，从而提高器件的性能；
3.本方法适用于半导体栅极氧化层的均匀性。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (6)

1.一种通过栅氧的双氧化提高栅氧均匀性的方法，其特征在于包括：
第一步骤，利用有源区光罩对氧化层和氮化硅层刻蚀，形成浅沟道隔离；
第二步骤，对浅沟道底部和侧壁进行氧化以形成浅沟道氧化层；
第三步骤，对浅沟道填充介质并对填充的介质进行平坦化处理；
第四步骤，去除氧化层和氮化硅层；
第五步骤，对衬底进行第一次氧化以形成第一氧化层；
第六步骤，完全去除第一氧化层；
第七步骤，对衬底进行第二次氧化以形成作为栅极氧化层的第二氧化层；
第八步骤，用于在第二氧化层上进行多晶硅淀积以形成悬浮栅层。
2.根据权利要求1所述的通过栅氧的双氧化提高栅氧均匀性的方法，其特征在于，第二氧化层的厚度大于第一氧化层的厚度。
3.根据权利要求1或2所述的通过栅氧的双氧化提高栅氧均匀性的方法，其特征在于，在第四步骤中通过湿法去除来完全去除氮化硅层。
4.根据权利要求1或2所述的通过栅氧的双氧化提高栅氧均匀性的方法，其特征在于，在五步骤中通过低温湿氧氧化工艺形成第一氧化层。
5.根据权利要求1或2所述的通过栅氧的双氧化提高栅氧均匀性的方法，其特征在于，在第六步骤中通过湿法去除来完全去除第一氧化层。
6.根据权利要求1或2所述的通过栅氧的双氧化提高栅氧均匀性的方法，其特征在于，在第七步骤中通过炉管干氧氧化工艺生长作为所需的栅极氧化层的第二氧化层。
CN201410390774.XA 2014-09-18 2014-09-18 通过栅氧的双氧化提高栅氧均匀性的方法 Active CN104167354B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410390774.XA CN104167354B (zh) 2014-09-18 2014-09-18 通过栅氧的双氧化提高栅氧均匀性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410390774.XA CN104167354B (zh) 2014-09-18 2014-09-18 通过栅氧的双氧化提高栅氧均匀性的方法

Publications (2)

Publication Number Publication Date
CN104167354A CN104167354A (zh) 2014-11-26
CN104167354B true CN104167354B (zh) 2017-07-28

Family

ID=51911126

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410390774.XA Active CN104167354B (zh) 2014-09-18 2014-09-18 通过栅氧的双氧化提高栅氧均匀性的方法

Country Status (1)

Country Link
CN (1) CN104167354B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112635313B (zh) * 2020-12-07 2023-03-24 华虹半导体(无锡)有限公司 Io器件栅氧制造方法、终端和存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107140A (en) * 1999-12-20 2000-08-22 Chartered Semiconductor Manufacturing Ltd. Method of patterning gate electrode conductor with ultra-thin gate oxide
CN1449587A (zh) * 2000-06-16 2003-10-15 通用半导体公司 带放大栅极氧化物完整结构的半导体沟槽器件
CN1450628A (zh) * 2002-04-08 2003-10-22 华邦电子股份有限公司 闪存结构及其制作方法
CN1532893A (zh) * 2003-03-18 2004-09-29 华邦电子股份有限公司 闪存浮动栅极的制造方法
CN1988185A (zh) * 2006-12-20 2007-06-27 厦门大学 4H－SiC雪崩光电探测器及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107140A (en) * 1999-12-20 2000-08-22 Chartered Semiconductor Manufacturing Ltd. Method of patterning gate electrode conductor with ultra-thin gate oxide
CN1449587A (zh) * 2000-06-16 2003-10-15 通用半导体公司 带放大栅极氧化物完整结构的半导体沟槽器件
CN1450628A (zh) * 2002-04-08 2003-10-22 华邦电子股份有限公司 闪存结构及其制作方法
CN1532893A (zh) * 2003-03-18 2004-09-29 华邦电子股份有限公司 闪存浮动栅极的制造方法
CN1988185A (zh) * 2006-12-20 2007-06-27 厦门大学 4H－SiC雪崩光电探测器及其制备方法

Also Published As

Publication number Publication date
CN104167354A (zh) 2014-11-26

Similar Documents

Publication Publication Date Title
CN103227111B (zh) 半导体器件的制造方法
CN106597818B (zh) 对位标记、形成对位标记的方法及半导体器件
US9570562B1 (en) Method of planarizing polysilicon gate
CN103811328B (zh) 防止多层外延生长时背面形成多晶颗粒的方法及背封结构
US20150194517A1 (en) Gate stack and contact structure
CN104167354B (zh) 通过栅氧的双氧化提高栅氧均匀性的方法
WO2015149670A1 (zh) Nor闪存的制造方法
CN110391184B (zh) 第零层层间膜的制造方法
CN102881693B (zh) 存储器件及其制作方法
CN105810583A (zh) 横向绝缘栅双极型晶体管的制造方法
US10381360B1 (en) Control gate dummy for word line uniformity and method for producing the same
CN104078351A (zh) 半导体结构的制作方法
CN102723262B (zh) 半导体电容器的形成方法
CN104701184A (zh) 形成多鳍结构场发射晶体管的方法
CN105304691B (zh) 用于制备高k介质层的界面层的方法
US20130183821A1 (en) Method for manufacturing double-layer polysilicon gate
CN103137543B (zh) 实现浅沟槽隔离的工艺方法
CN101814457A (zh) 在位错阻挡层上的高迁移率沟道器件
CN103956318A (zh) 避免离子注入层后光阻导致的薄膜中毒的方法
CN105261550B (zh) 一种锗的化学机械抛光方法
CN103367228A (zh) 一种沟槽隔离方法
CN102194684B (zh) 栅极介质层制造方法
WO2019085919A1 (zh) 浅沟槽隔离结构的凹陷区处理方法及半导体元器件
CN104157579B (zh) 一种多沟道全包围栅极的半导体器件结构的制备方法
CN204289435U (zh) Eeprom工艺中浅沟道隔离凹陷区的定量监测结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant