CN106597818B - 对位标记、形成对位标记的方法及半导体器件 - Google Patents

Abstract

本发明涉及一种对位标记，在光刻工艺中形成于介质层，介质层包括：位于多晶硅层上的第一介质层和位于两个金属层之间的金属层间介质层，对于第一介质层，与第一介质层上的对位标记区域对应位置的多晶硅层被去除，使得该对位标记区域形成的对位标记的蚀刻深度大于第一介质层的厚度；对于金属层间介质层，与金属层间介质层上的对位标记区域对应位置的金属层被去除，使得金属层间介质层上形成的对位标记的蚀刻深度大于该金属层间介质层的厚度。此外还提供一种在半导体工艺中形成对位标记的方法。上述对位标记及其在半导体工艺中形成对位标记的方法，可获得更深的对位标记，避免晶圆制作过程引入的对位误差。此外还提供一种在半导体器件。

Description

对位标记、形成对位标记的方法及半导体器件

技术领域

本发明涉及半导体器件的制作领域，特别是涉及对位标记、形成对位标记的方法及半导体器件。

背景技术

在半导体器件制造过程中，几乎每一步光刻工艺都涉及对位或对准的过程。所谓对位或对准过程，是指通过光刻设备上的机器识别或人眼识别衬底表面特殊的对位标记，从而使后道工艺和前道工艺具有位置上的重叠。对于晶圆来说，第一次光刻的对位标记需要根据需要制作在衬底表面。在晶圆上的介质层或者金属层上通过光刻再进行干法或者湿法腐蚀出对位标记，可以为后续的浅沟槽隔离结构的光刻步骤提供前层对位的标记。在光刻的过程中，如果由于对位不准而引起错位，会造成图形歪曲或套准失准，最终影响到所制造的半导体器件的电特性。

在后段的金属层次光刻时，由于金属不透明，因此光刻机只能对晶圆上的介质层有高低台阶的对位标记。但是随着线宽不断变小，金属层之间的介质层也不断变薄，造成介质层的台阶越来越低，虽然沉积的金属较薄，随型性较好，但是介质层的台阶太低，沉积金属后，可能造成对位标记太浅，对位失败时有发生。

发明内容

基于此，有必要针对金属层之间的介质层越来越薄，造成介质层的台阶越来越低，对位不准确的问题，提供对位标记、在半导体工艺中形成对位标记的方法及半导体器件。

一种对位标记，在光刻工艺中形成于介质层，所述介质层包括：位于多晶硅层上的第一介质层和位于两个金属层之间的金属层间介质层；

对于所述第一介质层，与所述第一介质层上的对位标记区域对应位置的多晶硅层部分或全部被去除，使得该对位标记区域形成的对位标记的蚀刻深度大于所述第一介质层的厚度；对于所述金属层间介质层，与所述金属层间介质层上的对位标记区域对应位置的金属层被去除，使得相邻的两层介质层在对位标记区域接触；且所述金属层间介质层上形成的对位标记的蚀刻深度大于该金属层间介质层的厚度。

在其中一个实施例中，位于第一介质层的对位标记的蚀刻深度小于或等于第一介质层和多晶硅层的厚度之和。

在其中一个实施例中，位于金属层间介质层的对位标记的蚀刻深度小于或等于所述金属层间介质层、其前一层介质层和金属层间介质层与前一层介质层之间金属层的厚度之和；所述前一层介质层为第一介质层或另一金属层间介质层。

在其中一个实施例中，当介质层的层数大于3层时，设于第一介质层的对位标记位于第一位置、设于第一金属层间介质层的对位标记位于第二位置、设于第二金属层间介质层的对位标记位于第三位置；所述第一位置、第二位置以及第三位置相互错开；若第N层介质层的N除于三的余数为一，则第N层介质层中的对位标记位于第一位置；若第N层介质层的N除于三的余数为二，则第N层介质层中的对位标记位于第二位置；若第N层介质层的N被三整除，则第N层介质层中的对位标记位于第三位置，其中N大于3。

此外，还提供一种在半导体工艺中形成对位标记的方法，该方法包括步骤：

提供晶圆衬底，并形成多晶硅层；

在所述多晶硅层上形成接触孔的同时，光刻去除对应于第一位置处的部分或全部多晶硅；

在所述多晶硅层上形成第一介质层；

在所述第一介质层对应于第一位置处刻蚀形成沟槽结构，形成第一对位标记；

在形成了通孔的第一介质层上沉积第一金属层；

根据所述第一对位标记对所述第一金属层进行图形化的同时，光刻去除对应于第二位置处的第一金属层；

在图形化后的第一金属层上形成第二介质层；

在所述第二介质层对应于第二位置处刻蚀形成沟槽结构，形成第二对位标记；

在形成了通孔的第二介质层上沉积第二金属层。

在其中一个实施例中，当介质层的层数大于2层时，所述每一层的对位标记制作方法与制作第一金属层间介质层上的对位标记的制作方法相同。

在其中一个实施例中，所述在介质层上沉积金属层前还包括在沟槽中沉积钨，所述钨作为导电材料。

在其中一个实施例中，所述金属层为铝层或铜层中的一种。

在其中一个实施例中，所述介质层为掺氟的硅玻璃层、掺磷硼的硅玻璃层、掺磷的硅玻璃层或未掺杂的硅玻璃层中的一种。

此外，还提供一种半导体器件，包括介质层，所述介质层包括位于多晶硅层上的第一介质层和位于两个金属层之间的金属层间介质层；还包括位于介质层中的上述对位标记。

上述对位标记及其在半导体工艺中形成对位标记的方法，在光刻工艺中形成于介质层，介质层包括：位于多晶硅层上的第一介质层和位于两个金属层之间的金属层间介质层；

对于所述第一介质层，与第一介质层上的对位标记区域对应位置的多晶硅层被去除，使得该对位标记区域形成的对位标记的蚀刻深度大于第一介质层的厚度；对于金属层间介质层，与金属层间介质层上的对位标记区域对应位置的金属层被去除，使得相邻两层介质层在对位标记区域接触；且金属层间介质层上形成的对位标记的蚀刻深度大于该金属层间介质层的厚度。这样就可以得到台阶深度较深的对位标记。因此使本发明的对位标记更加清晰，可以避免晶圆制作过程引入的对位误差，提高后续对位工艺的精确度和准确性。

附图说明

图1为一具体实施例对位标记图；

图2为一具体实施例对位标记图；

图3为对位标记的制作方法的流程图；

图4-12为对位标记制作方法流程中的结构示意图。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。

以下参照附图用优选实施方式来说明本发明的实现过程和本质内容所在。

如图1所示，一种对位标记，在光刻工艺中形成于介质层(M10、M20、…)，用于在介质层形成接触孔或通孔时以及对金属层进行图形化时辅助光刻对位，所述介质层包括：位于多晶硅层20上的第一介质层M10和位于两个金属层之间的金属层间介质层，例如两个金属层A10、A20之间的金属层间介质层M20。

对于所述第一介质层M10，与所述第一介质层上M10的对位标记区域101对应位置的多晶硅层20被去除，使得该对位标记区域101形成的对位标记的蚀刻深度大于所述第一介质层M10的厚度d2，最大深度可达到D1，即第一介质层M10和多晶硅层20的厚度之和D1＝d1+d2。

对于所述金属层间介质层M20，与所述金属层间介质层M20上的对位标记区域201对应位置的金属层A10被去除，使得相邻两层介质层M10、M20在对位标记区域接触；且所述金属层间介质层M20上形成的对位标记201的蚀刻深度大于金属层间介质层M20的厚度d4。

位于第一介质层M10的对位标记101的蚀刻深度D1小于或等于第一介质层M10和多晶硅层20的厚度之和，即D1≤d1+d2。

位于金属层间介质层M20的对位标记的蚀刻深度D2小于或等于所述金属层间介质层M20、前一层介质层M10即两层介质层中间的第一金属层A10的厚度之和，即D2≤d2+d3+d4。

说明书中，所有金属层和介质层的厚度均以该层状结构中最薄的地方为标准。

当介质层的层数等于2时，所述前一层介质层为第一介质层；当介质层的层数大于2时，所述前一层介质层为另一金属层间介质层。

如图2所示，当介质层的层数大于3层(N大于3)时，设于第一介质层M10的对位标记位于第一位置101、设于第一金属层间介质层M20的对位标记位于第二位置201、设于第二金属层间介质层M30的对位标记位于第三位置301；所述第一位置101、第二位置201以及第三位置301相互错开。

若第N层介质层的N除于三的余数为一，则第N层介质层中的对位标记位于第一位置101，即第三金属层间介质层M40的对位标记位于第一位置101。

若第N层介质层的N除于三的余数为二，则第N层介质层中的对位标记位于第二位置201，即第四金属层间介质层M50的对位标记位于第二位置201。

若第N层介质层的N被三整除，则第N层介质层中的对位标记位于第三位置301，第五金属层间介质层M60的对位标记位于第三位置301。

根据产品设计的要求，一般线宽越小的产品，则需要的金属层就越多，在本实施例中，介质层的层数为六层，在其他实施例中，金属层可能有七层、八层或更多层。在这种多层堆叠的机构中可按图2来设置对位标记的位置，这样只需要三个位置就可以为每一层设置对位标记，这样设置还可以节省空间。

如图3所示为对位标记的制作方法的流程图，该制作方法包括以下步骤：

S10：提供晶圆衬底，并形成多晶硅层。

参考图4，提供一种晶圆衬底10，在晶圆衬底10上沉积多晶硅形成多晶硅层20。

S20：在多晶硅层上形成接触孔的同时，光刻去除对应于第一位置处的部分或全部多晶硅。

在多晶硅层20形成接触孔102同时，参考图5，光刻去除对应于第一位置处101的多晶硅，使对位标记所对应的区域101暴露出衬底10。在形成接触孔102后，在接触孔102中填充导电介质钨，作为导电材料。

S30：在多晶硅层上形成第一介质层。

根据光刻去除的第一位置101进行介质填充，形成第一介质层M10，第一介质层M10覆盖多晶硅层20和暴露出的衬底10。

S40：在第一介质层对应于第一位置处刻蚀形成沟槽结构，形成第一对位标记。

参考图6，在第一介质层M10对应于第一位置101出刻蚀形成沟槽结构，形成第一对位标记，该沟槽结构的深度即为第一对位标记的深度。第一对位标记的最大深度D1为多晶硅层20的厚度d1与第一介质层M10的厚度d2之和，即D1＝d1+d2。

S50：在形成了通孔的第一介质层上沉积第一金属层。

参考图7，在沟槽结构中先沉积导电介质钨210。所述钨210作为导电材料。在此基础上，也就是在形成了通孔的第一介质层M10上继续沉积金属，所述金属可以为铜也可以为铝，形成第一金属层A10。第一金属层A10覆盖第一介质层M10和沟槽结构。

S60：根据第一对位标记对所述第一金属层进行图形化的同时，光刻去除对应于第二位置处的第一金属层。

参考图8，根据第一对位标记对所述第一金属层进行图形化的同时，光刻去除对应于第二位置201处的第一金属层A10。

S70：在图形化后的第一金属层上形成第二介质层。

参考图9，在图形化后的第一金属层A10上填充介质，形成第二介质层M20，第二介质层M20也可以称之为金属层间介质层。第二位置201处的第一介质层M10与第二介质层M20相互接触。

S80：在所述第二介质层对应于第二位置处刻蚀形成沟槽结构，形成第二对位标记。

参考图10，在第二介质层M20对应于第二位置201出刻蚀形成沟槽结构，形成第二对位标记，该沟槽结构的深度即为第二对位标记的深度。第二对位标记的最大深度D2为第一介质层M10厚度d2、第二介质层M20的厚度d4即两层介质层中间的第一金属层A10的厚度d3之和，即D2＝d2+d3+d4。

S90：在形成了通孔的第二介质层上沉积第二金属层。

参考图11，在沟槽结构中先沉积导电介质钨210。所述钨210作为导电材料。在此基础上，也就是在形成了通孔的第二介质层M20上继续沉积金属，所述金属可以为铜也可以为铝，形成第二金属层A20。第二金属层A20覆盖第二介质层M20和沟槽结构。

当介质层的层数大于2层时，所述每一层的对位标记制作方法与制作第一金属层间介质层上(也就是第二介质层M20)的对位标记的制作方法相同。

图12所示的为介质层的层数为6，第3-6层的对位标记制作方法与制作第一金属层间介质层上(也就是第二介质层M20)的对位标记的制作方法相同。图中第四介质层M40与第一介质层M10对位标记的位置相同；第五介质层M50与第二介质层M20对位标记的位置相同；第六介质层M60与第三介质层M30对位标记的位置相同。这样只需要三个位置就可以为每一层设置对位标记，这样设置还可以节省空间。利用该方法还可以根据需要制作更多层的对位标记。

其中，第一金属层A10、第二金属层A20或其他金属层为铝层或铜层中的一种。

第一介质层M10、金属层间介质层(第二介质层)M20或其他介质层为掺氟的硅玻璃层、掺磷硼的硅玻璃层、掺磷的硅玻璃层或未掺杂的硅玻璃层中的一种。

上述步骤中用用到的刻蚀工艺为：湿法刻蚀工艺或反应离子刻蚀工艺。

上述对位标记及其制作方法，通过将两层介质层之间的金属层光刻去除，使得两层介质层相互接触，在对位标记位置处刻蚀出凹槽结构，使得凹槽结构的深度为两层介质层的厚度之和，从而得到台阶深度较深的对位标记。因此本发明的对位标记可以避免晶圆制作过程引入的对位误差，提高后续对位工艺的精确度和准确性。

本发明在不改变常规沟槽工艺流程的前提下，通过重新设计沟槽层次的对位标记的膜结构，使对位能够正常进行，减少不必要的手动帮助，消除无法对位致圆片报废的风险。另外，由于本发明不改变工艺流程，不会影响圆片表面的粗糙度和最终的电参数。

上述对位标记及其在半导体工艺中形成对位标记的方法，在光刻工艺中形成于介质层，介质层包括：位于多晶硅层上的第一介质层和位于两个金属层之间的金属层间介质层；

对于所述第一介质层，与第一介质层上的对位标记区域对应位置的多晶硅层被去除，使得该对位标记区域形成的对位标记的蚀刻深度大于第一介质层的厚度；对于金属层间介质层，与金属层间介质层上的对位标记区域对应位置的金属层被去除，使得相邻两层介质层在对位标记区域接触；且金属层间介质层上形成的对位标记的蚀刻深度大于该金属层间介质层的厚度。这样就可以得到台阶深度较深的对位标记。因此使本发明的对位标记更加清晰，可以避免晶圆制作过程引入的对位误差，提高后续对位工艺的精确度和准确性。

此外，还提供一种半导体器件，包括介质层，介质层包括位于多晶硅层上的第一介质层和位于两个金属层之间的金属层间介质层；还包括位于介质层中的对位标记，对于第一介质层，与第一介质层上的对位标记区域对应位置的多晶硅层被部分或全部去除，使得该对位标记区域形成的对位标记的蚀刻深度大于第一介质层的厚度。对于金属层间介质层，与金属层间介质层上的对位标记区域对应位置的金属层被去除，使得相邻的两层介质层在对位标记区域接触；且金属层间介质层上形成的对位标记的蚀刻深度大于该金属层间介质层的厚度。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种对位标记，在光刻工艺中形成于介质层，用于在介质层形成接触孔或通孔时以及对金属层进行图形化时辅助光刻对位；所述介质层包括：位于多晶硅层上的第一介质层和位于两个金属层之间的金属层间介质层，其特征在于：

所述多晶硅层位于晶圆衬底上，所述多晶硅层中设有接触孔；

对于所述第一介质层，与所述第一介质层上的对位标记区域对应位置的多晶硅层被部分或全部去除，使得所述第一介质层上对位标记区域形成的对位标记的蚀刻深度大于所述第一介质层的厚度且小于或等于第一介质层和多晶硅层的厚度之和；

对于所述金属层间介质层，与所述金属层间介质层上的对位标记区域对应位置的金属层被去除，使得相邻的两层介质层在对位标记区域接触；且所述金属层间介质层上形成的对位标记的蚀刻深度大于该金属层间介质层的厚度。

2.根据权利要求1所述的对位标记，其特征在于，位于金属层间介质层的对位标记的蚀刻深度小于或等于所述金属层间介质层、其前一层介质层和金属层间介质层与前一层介质层之间金属层的厚度之和；所述前一层介质层为第一介质层或另一金属层间介质层。

3.根据权利要求1所述的对位标记，其特征在于，当介质层的层数大于3层时，设于第一介质层的对位标记位于第一位置、设于第一金属层间介质层的对位标记位于第二位置、设于第二金属层间介质层的对位标记位于第三位置；所述第一位置、第二位置以及第三位置相互错开；

若第N层介质层的N除于三的余数为一，则第N层介质层中的对位标记位于第一位置；

若第N层介质层的N除于三的余数为二，则第N层介质层中的对位标记位于第二位置；

若第N层介质层的N被三整除，则第N层介质层中的对位标记位于第三位置，其中N大于3。

4.一种形成对位标记的方法，其特征在于：该方法包括步骤：

提供晶圆衬底，并形成多晶硅层；

在所述多晶硅层上形成接触孔的同时，光刻去除对应于第一位置处的部分或全部多晶硅；

在所述多晶硅层上形成第一介质层；

在所述第一介质层对应于第一位置处刻蚀形成沟槽结构，形成第一对位标记；所述第一对位标记的最大深度为多晶硅层的厚度与第一介质层的厚度之和；

在形成了通孔的第一介质层上沉积第一金属层；

根据所述第一对位标记对所述第一金属层进行图形化的同时，光刻去除对应于第二位置处的第一金属层；

在图形化后的第一金属层上形成第二介质层；

在所述第二介质层对应于第二位置处刻蚀形成沟槽结构，形成第二对位标记；所述第二对位标记的最大深度为第一介质层厚度、第二介质层的厚度及两层介质层中间的第一金属层的厚度之和；

在形成了通孔的第二介质层上沉积第二金属层。

5.根据权利要求4所述的形成对位标记的方法，其特征在于，当介质层的层数大于2层时，每一层的所述对位标记制作方法与制作第一金属层间介质层上的对位标记的制作方法相同。

6.根据权利要求4所述的形成对位标记的方法，其特征在于，所述在形成了通孔的第一介质层上沉积第一金属层前，还包括在所述第一介质层沟槽中沉积钨，所述钨作为导电材料。

7.根据权利要求4所述的形成对位标记的方法，其特征在于，所述金属层为铝层或铜层中的一种。

8.根据权利要求4所述的形成对位标记的方法，其特征在于，所述介质层为掺氟的硅玻璃层、掺磷硼的硅玻璃层、掺磷的硅玻璃层或未掺杂的硅玻璃层中的一种。

9.一种半导体器件，包括介质层，所述介质层包括位于多晶硅层上的第一介质层和位于两个金属层之间的金属层间介质层；其特征在于，还包括如权利要求1～3任一所述的对位标记。