CN115036260A - 改善深沟槽隔离关键尺寸的方法 - Google Patents

改善深沟槽隔离关键尺寸的方法 Download PDF

Info

Publication number
CN115036260A
CN115036260A CN202210776948.0A CN202210776948A CN115036260A CN 115036260 A CN115036260 A CN 115036260A CN 202210776948 A CN202210776948 A CN 202210776948A CN 115036260 A CN115036260 A CN 115036260A
Authority
CN
China
Prior art keywords
region
deep trench
deep
deep groove
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210776948.0A
Other languages
English (en)
Inventor
赵春山
于惟玮
赵庆贺
张武志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202210776948.0A priority Critical patent/CN115036260A/zh
Publication of CN115036260A publication Critical patent/CN115036260A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种改善深沟槽隔离关键尺寸的方法，所述方法包括：提供一掩蔽层版图，所述掩蔽层版图包括至少1个第一深沟槽及至少1个第二深沟槽，所述第一深沟槽沿第一方向延伸，所述第二深沟槽沿第二方向延伸，其中，所述第一深沟槽与所述第二深沟槽交叉设置以形成交叉区；于所述交叉区处形成空白区；利用所述掩蔽层版图对晶圆进行刻蚀以在所述晶圆内形成所述第一深沟槽及所述第二深沟槽。通过本发明改善形成栅网结构的深沟槽在交叉区处关键尺寸过大的问题。

Description

改善深沟槽隔离关键尺寸的方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种改善深沟槽隔离关键尺寸的方法。
背景技术
如图1所示，对于背照式CMOS图像传感器(BSI，Back Illuminated CMOS ImageSensor)，深沟槽隔离(Deep Trench Isolation，DTI)通过形成栅网格层来隔离像素(pixel)区域，防止像素区域产生电子串扰。而DTI的形貌(CD&depth)不但会影响图像传感器的灵敏度，还会影响晶圆的良率。超薄堆栈(Ultra thin stacking，UTS)产品对DTI的形貌格外敏感，其内所具有的DTI的沟槽深度为2μm，相比于常规的BSI(DTI沟槽深度为0.4μm)工艺难度要大。
由于深沟槽刻蚀工艺时间长、刻蚀深度深、刻蚀过程中掩蔽层会由于刻蚀离子的作用受损而发生形貌变化，从而导致刻蚀的关键尺寸(CD)随着时间变化逐渐增大。因此，DTI关键尺寸(CD)的大小将直接影响沟槽深度及沟槽的整体形貌。现阶段UTS量产中，深沟槽隔离交叉区域的关键尺寸越大越难以通过OPC进行修正，从而导致交叉区域沟槽的深度因过深而到达硅衬底，造成WP fail。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供改善深沟槽隔离关键尺寸的方法，用于改善现有的形成栅网结构的深沟槽在交叉区处关键尺寸过大的问题。
为实现上述目的及其他相关目的，本发明提供一种改善深沟槽隔离关键尺寸的方法，所述方法包括：
提供一掩蔽层版图，所述掩蔽层版图包括至少1个第一深沟槽及至少1个第二深沟槽，所述第一深沟槽沿第一方向延伸，所述第二深沟槽沿第二方向延伸，其中，所述第一深沟槽与所述第二深沟槽交叉设置以形成交叉区；
于所述交叉区处形成空白区；
利用所述掩蔽层版图对晶圆进行刻蚀以在所述晶圆内形成所述第一深沟槽及所述第二深沟槽。
可选地，于所述交叉区形成所述空白区的方法包括：将所述第一深沟槽及/或所述第二深沟槽在所述交叉区处断开连接。
可选地，所述第一深沟槽的数目及所述第二深沟槽的数目均为多个，且多个所述第一深沟槽与多个所述第二深沟槽交叉设置以形成栅网结构。
可选地，所述第一深沟槽在所述交叉区处断开连接时，所述空白区为所述第一深沟槽的断开处与所述第二深沟槽之间形成的第一隔离区，且所述第一隔离区在所述第一方向上的宽度为50nm～200nm。
可选地，在进行刻蚀工艺之前，于所述第一间隔区处形成掩膜层，且所述掩膜层的厚度的取值范围为
Figure BDA0003722476300000021
。
可选地，所述第二深沟槽在所述交叉区处断开连接时，所述空白区为所述第二深沟槽的断开处与所述第一深沟槽之间形成第二间隔区，且所述第二间隔区在所述第二方向上的宽度为50nm～200nm。
可选地，在进行刻蚀工艺之前，于所述第二间隔区处形成所述掩膜层，且所述掩膜层的厚度的取值范围为
Figure BDA0003722476300000022
。
可选地，所述第一深沟槽及所述第二深沟槽在所述交叉区处均断开连接时，所述空白区为所述第一深沟槽与所述第二深沟槽在所述交叉区处形成的断开区。
可选地，所述断开区在第一方向上宽度的取值范围及在第二方向上宽度的取值范围均为90nm～200nm。
可选地，在进行刻蚀工艺之前，于所述断开区处形成掩膜层，且所述掩膜层的厚度的取值范围为
Figure BDA0003722476300000023
。
如上所述，本发明的改善深沟槽隔离关键尺寸的方法，在版图设计时，形成栅网结构的深沟槽在交叉区处不完全连接，而在实际刻蚀时完全打开，通过上述方法可减小深沟槽在交叉区处的关键尺寸(CD)，从而避免深沟槽刻蚀过深，由此提高图像传感器的灵敏度，改善图像的质量。
附图说明
图1显示为现有的一种具有深沟槽的掩蔽层版图示意图。
图2显示为本发明提供的改善深沟槽关键尺寸的方法的流程图。
图3显示为本发明的具有深沟槽的掩蔽层版图示意图。
图4显示为本发明的第一种栅网结构的掩蔽层版图示意图。
图5显示为本发明的第二种栅网结构的掩蔽层版图示意图。
图6显示为本发明的第三种栅网结构的掩蔽层版图示意图。
元件标号说明
10 掩蔽层版图
11 第一深沟槽
12 第二深沟槽
21 交叉区
22 空白区
3l 第一间隔区
32 第二间隔区
33 断开区
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
本实施例提供一种改善深沟槽关键尺寸的方法，所述方法包括：
提供一掩蔽层版图10，所述掩蔽层版图10包括至少1个第一深沟槽11及至少1个第二深沟槽12，所述第一深沟槽11沿第一方向延伸，所述第二深沟槽12沿第二方向延伸，其中，所述第一深沟槽11与所述第二深沟槽12交叉设置以形成交叉区21；
于所述交叉区21处形成空白区22；
利用所述掩蔽层版图对晶圆进行刻蚀以在所述晶圆内形成所述第一深沟槽11及所述第二深沟槽12。
如图3所示，本实施例中所述第一方向与所述第二方向相互垂直，且所述第一方向为坐标X表示的方向，所述第二方向为坐标Y表示的方向。
具体的，于所述交叉区21形成所述空白区22的方法包括：将所述第一深沟槽11及/或所述第二深沟槽12在所述交叉区21处断开连接。
具体的，所述第一深沟槽11的数目及所述第二深沟槽12的数目均为多个，且多个所述第一深沟槽11与多个所述第二深沟槽12交叉设置以形成栅网结构。
如图4所示，本实施例中，所述第一深沟槽11及所述第二深沟槽12形成的所述栅网结构以用来隔离图像传感器的像素区域，防止所述像素区域发生电子串扰。
作为一示例，所述第一深沟槽11在所述交叉区21处断开连接时，所述空白区22为所述第一深沟槽11的断开处与所述第二深沟槽12之间形成的第一间隔区31，且所述第一间隔区31在所述第一方向上的宽度为50nm～200nm。
具体的，在进行刻蚀工艺之前，于所述第一间隔区31处形成掩膜层，且所述掩膜层的厚度的取值范围为
Figure BDA0003722476300000041
。
如图4所示，本实施例中，虽然在所述第一间隔区31处形成有所述掩膜层，但在后续刻蚀工艺中，位于其下方的刻蚀材料需要被刻蚀以便于在所述晶圆内形成完整的所述第一深沟槽11，因此，所述掩膜层厚度的受到限制。可选地，本实施例中，所述掩膜层的厚度为
Figure BDA0003722476300000042
Figure BDA0003722476300000043
。所述掩膜层的材质为光刻胶。
作为另一示例，所述第二深沟槽12在所述交叉区21处断开连接时，所述空白区22为所述第二深沟槽12断开处与所述第一深沟槽11之间形成的第二间隔区32，且所述第二间隔区32在所述第二方向上的宽度为50nm～200nm。
具体的，在进行刻蚀工艺之前，于所述第二间隔区32处形成所述掩膜层，且所述掩膜层的厚度的取值范围为
Figure BDA0003722476300000044
。
如图5所示，本实施例中，虽然在所述第二间隔区32处形成有所述掩膜层，但在后续刻蚀工艺中，位于其下方的刻蚀材料需要被刻蚀以便于在所述晶圆内形成完整的所述第二深沟槽12，因此，所述掩膜层厚度的受到限制。可选地，本实施例中，所述掩膜层的厚度为
Figure BDA0003722476300000045
Figure BDA0003722476300000046
。所述掩膜层的材质为光刻胶。
作为第三示例，所述第一深沟槽11及所述第二深沟槽12在所述交叉区21处均断开连接时，所述空白区22为所述第一深沟槽11与所述第二深沟槽12在所述交叉区21处形成断开区33。
具体的，所述断开区33在第一方向上宽度的取值范围及在第二方向上宽度的取值范围均为90nm～200nm。本实施例中，所述断开区33的宽度(第一方向上的宽度及第二方向上的宽度)可根据所要形成的所述第一深沟槽11及所述第二深沟槽12的深度来确定。
具体的，在进行刻蚀工艺之前，于所述断开区33处形成所述掩膜层，且所述掩膜层的厚度的取值范围为
Figure BDA0003722476300000047
。
如图6所示，本实施例中，所述掩膜层的厚度需保证后续刻蚀工艺中所述断开区33被完全打开，也即是位于所述掩膜层下方的刻蚀材料能够被刻蚀以便于在所述晶圆内形成完整的所述第一深沟槽11及所述第二深沟槽12。可选地，本实施例中所述掩膜层的厚度为
Figure BDA0003722476300000051
。所述掩膜层的材质为光刻胶。
本实施例通过在交叉区21处形成空白区22(第一间隔区31、第二间隔区32或断开区33)，使得形成的所述第一深沟槽11及所述第二深沟槽12在所述交叉区21处的关键尺寸宽度得到减小，从而避免所述交叉区处的深沟槽刻蚀过深，进而整体提升了WP性能。
综上所述，本发明的改善深沟槽隔离关键尺寸的方法，在版图设计时，形成栅网结构的深沟槽在交叉区处不完全连接，而在实际刻蚀时完全打开，通过上述方法可减小深沟槽在交叉区处的关键尺寸(CD)，从而避免深沟槽刻蚀过深，由此提高图像传感器的灵敏度，改善图像的质量。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种改善深沟槽隔离关键尺寸的方法，其特征在于，所述方法包括：
提供一掩蔽层版图，所述掩蔽层版图包括至少1个第一深沟槽及至少1个第二深沟槽，所述第一深沟槽沿第一方向延伸，所述第二深沟槽沿第二方向延伸，其中，所述第一深沟槽与所述第二深沟槽交叉设置以形成交叉区；
于所述交叉区处形成空白区；
利用所述掩蔽层版图对晶圆进行刻蚀以在所述晶圆内形成所述第一深沟槽及所述第二深沟槽。
2.根据权利要求1所述的改善深沟槽隔离关键尺寸的方法，其特征在于，于所述交叉区形成所述空白区的方法包括：将所述第一深沟槽及/或所述第二深沟槽在所述交叉区处断开连接。
3.根据权利要求2所述的改善深沟槽隔离关键尺寸的方法，其特征在于，所述第一深沟槽的数目及所述第二深沟槽的数目均为多个，且多个所述第一深沟槽与多个所述第二深沟槽交叉设置以形成栅网结构。
4.根据权利要求3所述的改善深沟槽隔离关键尺寸的方法，其特征在于，所述第一深沟槽在所述交叉区处断开连接时，所述空白区为所述第一深沟槽的断开处与所述第二深沟槽之间形成的第一间隔区，且所述第一间隔区在所述第一方向上的宽度为50nm～200nm。
5.根据权利要求4所述的改善深沟槽隔离关键尺寸的方法，其特征在于，在进行刻蚀工艺之前，于所述第一间隔区处形成掩膜层，且所述掩膜层的厚度的取值范围为
Figure FDA0003722476290000011
6.根据权利要求3所述的改善深沟槽隔离关键尺寸的方法，其特征在于，所述第二深沟槽在所述交叉区处断开连接时，所述空白区为所述第二深沟槽的断开处与所述第一深沟槽之间形成的第二间隔区，且所述第二间隔区在所述第二方向上的宽度为50nm～200nm。
7.根据权利要求6所述的改善深沟槽隔离关键尺寸的方法，其特征在于，在进行刻蚀工艺之前，于所述第二间隔区处形成所述掩膜层，且所述掩膜层的厚度的取值范围为
Figure FDA0003722476290000012
Figure FDA0003722476290000013
8.根据权利要求3所述的改善深沟槽隔离关键尺寸的方法，其特征在于，所述第一深沟槽及所述第二深沟槽在所述交叉区处均断开连接时，所述空白区为所述第一深沟槽与所述第二深沟槽在所述交叉区处形成的断开区。
9.根据权利要求8所述的改善深沟槽隔离关键尺寸的方法，其特征在于，所述断开区在第一方向上宽度的取值范围及在第二方向上宽度的取值范围均为90nm～200nm。
10.根据权利要求9所述的改善深沟槽隔离关键尺寸的方法，其特征在于，在进行刻蚀工艺之前，于所述断开区处形成所述掩膜层，且所述掩膜层的厚度的取值范围为
Figure FDA0003722476290000021
Figure FDA0003722476290000022
CN202210776948.0A 2022-06-30 2022-06-30 改善深沟槽隔离关键尺寸的方法 Pending CN115036260A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210776948.0A CN115036260A (zh) 2022-06-30 2022-06-30 改善深沟槽隔离关键尺寸的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210776948.0A CN115036260A (zh) 2022-06-30 2022-06-30 改善深沟槽隔离关键尺寸的方法

Publications (1)

Publication Number Publication Date
CN115036260A true CN115036260A (zh) 2022-09-09

Family

ID=83128781

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210776948.0A Pending CN115036260A (zh) 2022-06-30 2022-06-30 改善深沟槽隔离关键尺寸的方法

Country Status (1)

Country Link
CN (1) CN115036260A (zh)

Similar Documents

Publication Publication Date Title
US8518820B2 (en) Methods for forming contacts in semiconductor devices
TW201115682A (en) Integrated circuits and methods for forming shallow trench isolation structures
CN106597818B (zh) 对位标记、形成对位标记的方法及半导体器件
CN105652586A (zh) 利用曝光辅助图形来减少基底反射影响的方法
CN111223811A (zh) 浅沟槽隔离结构及其制作方法
DE102015117230B4 (de) Verfahren zum Bilden einer Halbleitervorrichtungsstruktur
JP4290983B2 (ja) 半導体タイリング構造体及びその製造方法
US7316963B2 (en) Method for manufacturing semiconductor device
CN115036260A (zh) 改善深沟槽隔离关键尺寸的方法
CN102243995A (zh) 高压工艺中不同厚度栅氧的集成方法
CN112782803A (zh) 改善硅基光波导工艺鲁棒性的方法
CN109427773A (zh) 半导体结构及其制造方法
US7485543B2 (en) Method for manufacturing semiconductor device with overlay vernier
CN103839769A (zh) 形成图案的方法
CN109445252B (zh) 离子注入层热点结构opc变换处理方法
CN110729402B (zh) 一种多晶硅电阻的制作方法
CN106783565A (zh) 改善有源区点状腐蚀缺陷的方法
US6155537A (en) Deep submicron MOS transistors with a self-aligned gate electrode
CN113223954B (zh) 一种改善沟槽刻蚀导致晶圆毛边的方法
CN111509043B (zh) 一种掩膜图案的形成方法及鳍式场效应晶体管
CN104183573B (zh) 迭对标记及其制造方法
US11316035B2 (en) Source and drain epitaxy forming method capable of improving performance of FinFET device
CN102867743A (zh) 改善掺杂与非掺杂多晶硅栅极刻蚀形貌差异的方法
CN104124138A (zh) 图形化方法
CN111584637B (zh) 一种基于fdsoi的pin结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination