CN104124138A - 图形化方法 - Google Patents
图形化方法 Download PDFInfo
- Publication number
- CN104124138A CN104124138A CN201310157874.3A CN201310157874A CN104124138A CN 104124138 A CN104124138 A CN 104124138A CN 201310157874 A CN201310157874 A CN 201310157874A CN 104124138 A CN104124138 A CN 104124138A
- Authority
- CN
- China
- Prior art keywords
- mask layer
- layer
- hard mask
- etching
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种图形化方法,包括:提供基底;在所述基底上由下至上依次形成待刻蚀层、硬质掩膜层;在硬质掩膜层上形成掩膜层,所述掩膜层内具有窗口图形,且所述掩膜层包括至少两个图案区,各个图案区掩膜层内的窗口图形尺寸不同,与各个图案区对应的硬质掩膜层的厚度由该图案区中的窗口图形尺寸决定,窗口图形尺寸越大,硬质掩膜层厚度越厚;以所述掩膜层为掩膜,沿窗口图形对所述硬质掩膜层、待刻蚀层进行刻蚀,在所述待刻蚀层中形成关键尺寸均一的开口。本方法可以实现对所述待刻蚀层的精确刻蚀,得到精确关键尺寸,有效解决了现有技术中由于单一图案区和密集图案区带来的关键尺寸偏差问题。
Description
技术领域
本发明涉及半导体制造领域,特别是涉及一种图形化方法。
背景技术
随着半导体技术的不断发展,半导体器件的尺寸在不断地缩小,半导体制造技术面临着在制作过程中如何有效控制关键尺寸的新挑战。在半导体的制造过程中,光刻(Photolithography)对关键尺寸的影响非常大。
光刻工艺中,通常在同一个光罩上会有单一(Isolation)图案区和密集(Dense)图案区,在将光罩上的单一图案区和密集图案区中的图案通过曝光转移至光刻胶,在光刻胶上对应得到单一图案和密集图案的过程中,由于会产生散光效应(Flare Effect)而使得光刻胶上对应得到的密集图案与单一图案的关键尺寸产生偏差。
如图1所示,为示意方便,在光罩1上有密集图案区2和单一图案区3,除密集图案区2中的七条不透光区域和单一图案区3中的三条不透光区域外,光罩1的其他部分都是透光区。使用该光罩1进行曝光操作时,由于单一图案区3四周为空旷的透光区,会导致单一图案区3中的散光效应比密集图案区2的散光效应严重,因此将单一图案区3和密集图案区2中的图案通过曝光转移至光刻胶上后,单一图案区3对应光刻胶上的图案关键尺寸与密集图案区2对应光刻胶上的图案关键尺寸存在偏差。
参照图2,以使用亮场光罩、正性光刻胶为例,在基底10上形成待刻蚀层11,待刻蚀层上形成图形化的正性光刻胶12。光罩1中密集图案区2对应的正性光刻胶12上形成的图案线宽为d1,光罩1中单一图案区3对应的正性光刻胶12上形成的图案线宽为d2。
单一图案区3四周为空旷的透光区,该透光区大于密集图案区2四周空腔的透光区,由于散光效应,致使单一图案区3的曝光区域比密集图案区2的曝光区域大,对应图形化的正性光刻胶12中d1<d2。使用暗场光罩或负性光刻胶,原理相同,不再累述。
现有技术中,常采用光学邻近效应修正法(Optical Proximity Correction,OPC)来解决光刻过程中散光效应带来的关键尺寸偏差问题,其具体方法是先在欲转移的原始图案上减小或增大原始图案的线宽来修正散光效应带来的关键尺寸偏差,从而使由密集图案区与单一图案区得到的图案线宽相同。但使用该方法时,对原始图案线宽的修正值必须随曝光机及图案密度的不同而相应变动,很难在光刻胶上得到关键尺寸均一的图案。相应的,以经曝光后的光刻胶为掩膜对待刻蚀层进行刻蚀时,就很难在待刻蚀层中形成关键尺寸均一的开口。
发明内容
本发明解决的问题是利用现有技术的光刻工艺,很难在待刻蚀层中形成关键尺寸均一的开口。
为解决上述问题,本发明提供一种图形化方法,包括:提供基底;在所述基底上由下至上依次形成待刻蚀层、硬质掩膜层;在硬质掩膜层上形成掩膜层,所述掩膜层内具有窗口图形,且所述掩膜层包括至少两个图案区,各个图案区掩膜层内的窗口图形尺寸不同,与各个图案区对应的硬质掩膜层的厚度由该图案区中的窗口图形尺寸决定,窗口图形尺寸越大,硬质掩膜层厚度越厚;以所述掩膜层为掩膜,沿窗口图形对所述硬质掩膜层、待刻蚀层进行刻蚀,在所述待刻蚀层中形成关键尺寸均一的开口。
可选地,所述硬质掩膜层的形成方法为:在所述待刻蚀层上形成第一硬质掩膜层;在所述第一硬质掩膜层上形成图形化的掩膜层;以所述图形化的掩膜层为掩膜刻蚀第一硬质掩膜层,形成图形化的第一硬质掩膜层;去除所述图形化的掩膜层;重复所述形成第一硬质掩膜层、形成图形化的第一硬质掩膜层、去除图形化的掩膜层的步骤,直至得到所需厚度分布的硬质掩膜层。
可选地,以所述掩膜层为掩膜,沿窗口图形对所述硬质掩膜层、待刻蚀层进行刻蚀的方法为:通过掩膜层中的窗口图形,刻蚀所述硬质掩膜层,在所述硬质掩膜层中形成刻蚀沟槽;刻蚀完所述硬质掩膜层后,沿所述刻蚀沟槽对所述待刻蚀层进行刻蚀,刻蚀至待刻蚀层底部。
可选地,所述硬质掩膜层的材料为Si3N4、TiN、Ti、Ta和TaN中的一种或几种。
可选地,使用含氟等离子体刻蚀所述硬质掩膜层。
可选地,所述第一硬质掩膜层的厚度为1-300。
可选地,所述硬质掩膜层与所述待刻蚀层具有大于10的刻蚀选择比。
可选地,在所述待刻蚀层与所述硬质掩膜层之间形成有第一刻蚀停止层。
可选地,所述第一刻蚀停止层的材料为氧化硅。
可选地,所述硬质掩膜层与所述第一刻蚀停止层具有大于10的刻蚀选择比。
可选地,在所述硬质掩膜层与掩膜层之间形成有底部抗反射层。
可选地,所述底部抗反射层上表面平坦。
可选地,在所述基底与所述待刻蚀层之间形成有第二刻蚀停止层。
可选地,所述第二刻蚀停止层的材料为氧化硅。
可选地,所述待刻蚀层与所述第二刻蚀停止层具有大于10的刻蚀选择比。
可选地,所述待刻蚀层的材料为多晶硅、介电材料或金属。
可选地,所述掩膜层的材料为光刻胶。
与现有技术相比,本发明具有以下优点:
根据掩膜层形成窗口图形的大小来调节位于其下方硬质掩膜层的厚度大小,掩膜层中的窗口图形的尺寸越大,位于其下方对应硬质掩膜层的厚度越大。通过所述掩膜层中的窗口图形刻蚀硬质掩膜层形成刻蚀沟槽时,会产生非挥发性物质,这些非挥发性物质会沉积进入刻蚀沟槽侧壁和底部。越靠近刻蚀沟槽底部,侧壁沉积的非挥发性物质越多,底部沉积的非挥发性物质会在刻蚀中被刻蚀去除,使所述刻蚀沟槽由刻蚀沟槽顶部至底部逐渐变窄。若硬质掩膜层厚度越大,刻蚀硬质掩膜层后,刻蚀沟槽底部与顶部之间的尺寸差就越大。由于散光效应使掩膜层形成的窗口图形尺寸不一,在尺寸较大窗口图形下形成较厚的硬质掩膜层,在尺寸较小窗口图形下形成较薄的硬质掩膜层,刻蚀完硬质掩膜层后,由于尺寸较大窗口图形对应的硬质掩膜层中形成的刻蚀沟槽底部尺寸较原尺寸变窄程度较大,尺寸较小窗口图形对应硬质掩膜层中形成刻蚀沟槽底部尺寸较原尺寸变窄程度较小,这样在硬质掩膜层中形成的刻蚀沟槽底部关键尺寸基本相同、具有良好的均匀度。当利用硬质掩膜层为掩膜继续刻蚀待刻蚀层时,就可以在待刻蚀层中形成关键尺寸均一的开口。本发明中,可以通过精确控制硬质掩膜层的厚度、刻蚀所述硬质掩膜层的刻蚀剂成分以及刻蚀功率,以实现对所述待刻蚀层的精确刻蚀,在待刻蚀层中得到精确关键尺寸均一的开口,有效解决了现有技术中由于单一图案区中的图案和密集图案区中的图案转移至待刻蚀层时,由于散光效应的影响而产生的待刻蚀层中的图形关键尺寸具有偏差的问题。
进一步,若所述硬质掩膜层与位于其下方的待刻蚀层没有较高的刻蚀选择比,容易导致较薄的硬质掩膜层先刻蚀完,并继续刻蚀待刻蚀层,刻蚀硬质掩膜层产生的非挥发性物质沉积进入刻蚀待刻蚀层形成的开口侧壁,且较薄硬质掩膜层刻蚀沟槽侧壁原先沉积的非挥发性物质会被刻蚀去除,这样会导致较薄硬质掩膜层中产生的刻蚀沟槽尺寸逐渐变得和掩膜层中对应的窗口图形尺寸一致,减弱了较薄硬质掩膜层调节关键尺寸大小的能力。采用的硬质掩膜层和待刻蚀层的刻蚀选择比大于10;或者在所述待刻蚀层与所述硬质掩膜层之间形成第一刻蚀停止层,所述硬质掩膜层与所述第一刻蚀停止层具有大于10的刻蚀选择比,可以使刻蚀停止在硬质掩膜层底部或第一刻蚀停止层中,防止刻蚀较薄硬质掩膜层时产生的刻蚀沟槽无法有效调节关键尺寸的困难。其中第一刻蚀停止层还能改善待刻蚀层与硬质掩膜层之间的界面特性,降低界面处的应力。
进一步,在所述硬质掩膜层与掩膜层之间形成有底部抗反射层,所述底部抗反射层上表面平坦。底部抗反射层可以消除或缓解曝光反射问题,实现光罩中精细图形的精确转移。而且,由于硬质掩膜层的厚度随所述掩膜层中的窗口图形尺寸大小变动,窗口图形尺寸越大处,其下方硬质掩膜层的厚度越大,所以硬质掩膜层的上表面不平坦,底部抗反射层还起到平坦的作用。在所述基底与所述待刻蚀层之间形成有第二刻蚀停止层,所述待刻蚀层与所述第二刻蚀停止层具有大于10的刻蚀选择比,刻蚀完待刻蚀层之后,使刻蚀停止在第二刻蚀停止层中,防止了过刻蚀对基底产生损伤。其中第二刻蚀停止层还能改善待刻蚀层与基底之间的界面特性,降低界面处的应力。
附图说明
图1是现有技术中含有单一图案区和密集图案区的光罩示意图;
图2是现有技术中使用图1所示的光罩进行光刻过程的剖面结构示意图;
图3是本发明具体实施例图形化方法的流程示意图;
图4至图12是本发明具体实施例中图形化方法的剖面结构示意图。
具体实施方式
为使本发明的上述目的、特点和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其他方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施例的限制。
其次本发明结合示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。
图3为本发明图形化方法的流程示意图,图4至图12是本发明具体实施例的图形化方法的剖面结构示意图,下面将图4至图12与图3结合起来对本发明的技术方案进行详细说明。
首先参考图4,执行图3中的步骤S1,提供基底101。
在具体实施例中,所述基底101材质可以是单晶硅、多晶硅、非晶硅中的一种,也可以是绝缘体上硅或本领域所熟知的其他材料。在所述基底101中形成有半导体器件(未示出),例如具有栅极、源极和漏极的金属氧化物半导体器件。所述基底101还可以形成有金属互连结构(未示出),如铜的互连线或插塞。
继续参考图4,执行图3中的步骤S2和步骤S3,在所述基底101上由下至上依次形成待刻蚀层103、硬质掩膜层105,在硬质掩膜层105上形成掩膜层107。
所述掩膜层107内具有窗口图形,且所述掩膜层107包括至少两个图案区,各个图案区掩膜层内的窗口图形尺寸不同,与各个图案区对应的硬质掩膜层的厚度由该图案区中的窗口图形尺寸决定,窗口图形尺寸越大,硬质掩膜层厚度越厚。
在具体实施例中,所述待刻蚀层103的材料为多晶硅、介电材料或金属,图形化后分别形成伪栅沟槽、通孔或互连金属。
继续参照图4,在具体实施例中,掩膜层107仅包括两个图案区,分别为密集图案区1071和单一图案区1072,密集图案区1071的窗口图形尺寸d1比单一图案区1072中的窗口图形尺寸d3小。位于密集图案区1071下方的硬质掩膜层的厚度b比位于单一图案区1072下方的硬质掩膜层的厚度a小。在其他实施例中,所述掩膜层107可以包括三个或三个以上不同图案密度的图案区,不同图案区中形成的窗口图形尺寸大小不一,所述窗口图形尺寸越大处,位于该窗口图形下方的硬质掩膜层的厚度越大。
在具体实施例中,采用明场光罩、正性光刻胶掩膜层,得到的密集图案区1071中窗口图形比单一图案区1072中窗口图形小。在具体实施例中,当单一图案区1072中窗口图形的尺寸d3与图形之间的间隔距离(未标出)的尺寸之和大于1000nm,且密集图案区1071中窗口图形的尺寸d1与图形之间的间隔距离d2的尺寸之和d小于600nm时,位于单一图案区1072窗口图形下方的硬质掩膜层的厚度a为位于密集图案区1071窗口图形下方的硬质掩膜层的厚度b的三倍。在具体实施例中,在待刻蚀层103中形成的开口的关键尺寸为30~60nm,若密集图案区1071中窗口图形的间隔距离d2为30~60nm时,位于密集图案区1071窗口图形下方的硬质掩膜层的厚度b为100~200,较佳的为150;单一图案区1072中窗口图形的间隔距离为6000nm~7000nm时,位于单一图案区1072窗口图形下方的硬质掩膜层的厚度a为300~600,较佳的为450。
在其他实施例中,使用暗场光罩或负性光刻胶掩膜层可以得到密集图案区1071中窗口图形比单一图案区1072中窗口图形大,这里仅以密集图案区1071中窗口图形比单一图案区1072中窗口图形小为例。
在具体实施例中,掩膜层107可以为光刻胶,在其他实施例中也可以为本领域所熟知的其他材料。所述硬质掩膜层105的材料为Si3N4、TiN、Ti、Ta和TaN中的一种或几种,在其他实施例中也可以为本领域所熟知的其他材料。
由于硬质掩膜层105的厚度随所述掩膜层107中的窗口图形尺寸大小变动,窗口图形越大处,位于该窗口图形下方硬质掩膜层的厚度越大,所以硬质掩膜层105的上表面不平坦。参照图4,密集图案区1071下方的硬质掩膜层厚度b较单一图案区1072下方的硬质掩膜层厚a度小,硬质掩膜层105形成了台阶状的上表面。在其他实施例中,若掩膜层107包括三个以及三个以上的图案区时,硬质掩膜层105的上表面会变得更加不平坦。在具体实施例中,所述硬质掩膜层105与掩膜层107之间形成底部抗反射层106,所述底部抗反射层106的上表面平坦。底部抗反射层106可以消除或缓解曝光反射问题,实现光罩中精细图形向掩膜层上的精确转移,还起到平坦的作用。
在具体实施例中,采用的硬质掩膜层105和待刻蚀层103具有较高的刻蚀选择比,在具体实施例中,所述硬质掩膜层105与所述待刻蚀层103具有大于10的刻蚀选择比。或者在所述待刻蚀层103与所述硬质掩膜层105之间形成第一刻蚀停止层104,所述硬质掩膜层105与所述第一刻蚀停止层104有较高的刻蚀选择比,可以使刻蚀停止在硬质掩膜层105底部或第一刻蚀停止层104中,防止刻蚀较薄硬质掩膜层时产生的刻蚀沟槽无法有效调节关键尺寸的困难,在具体实施例中,硬质掩膜层105与第一刻蚀停止层104具有大于10的刻蚀选择比,所述第一刻蚀停止层104的材料为氧化硅,在其他实施例中也可以为本领域所熟知的、满足性能要求的其他材料。其中第一刻蚀停止层104还能改善待刻蚀层103与硬质掩膜层105之间的界面特性,降低界面处的应力。
在具体实施例中,在所述基底101与所述待刻蚀层103之间形成有第二刻蚀停止层102,所述待刻蚀层103与所述第二刻蚀停止层102具有较大的刻蚀选择比。刻蚀时,刻蚀完待刻蚀层103之后,使刻蚀停止在第二刻蚀停止层103中,防止了过刻蚀对基底101产生损伤。在具体实施例中,所述待刻蚀层103与所述第二刻蚀停止层102具有大于10的刻蚀选择比。在具体实施例中,所述第二刻蚀停止层102的材料为氧化硅,在其他实施例中也可以为本领域所熟知的、满足性能要求的其他材料。其中第二刻蚀停止层102还能改善待刻蚀层103与基底101之间的界面特性,降低界面处的应力。
在具体实施例中,所述硬质掩膜层105的形成方法为:
参照图5,在基底101上由下至上依次形成第二刻蚀停止层102、待刻蚀层103、第一刻蚀停止层104后,在所述第一刻蚀停止层104上形成第一硬质掩膜层1051。在具体实施例中,所述第一硬质掩膜层1051的厚度为1-300,材料为Si3N4、TiN、Ti、Ta或TaN。其形成方法可以为物理气相沉积法或化学气相沉积法,也可以为本领域所熟知的其他方法。在其他实施例中,可以不包含第一刻蚀停止层104,也可以不包含第二刻蚀停止层102。当不包含第一刻蚀停止层104时,所述第一硬质掩膜层1051与所述待刻蚀层103具有较高的刻蚀选择比。当不包含第二刻蚀停止层102时,所述待刻蚀层103与基底101具有较高的刻蚀选择比。
参照图6,在所述第一硬质掩膜层1051上形成图形化的第一掩膜层108。
参照图6和图7,去除未被图形化的第一掩膜层108保护的第一硬质掩膜层,形成图形化的第一硬质掩膜层1052,之后去除图形化的第一掩膜层108。若图形化的第一硬质掩膜层1052已满足要求,图形化的第一硬质掩膜层1052即为硬质掩膜层105。之后,在图形化的第一硬质掩膜层1052上形成掩膜层107(结合参考图4),此时,无硬质掩膜层位于密集图案区1071的下方,位于单一图案区1072下方的硬质掩膜层为图形化的第一硬质掩膜层1052。但本发明图4显示的具体实施例中,此时图形化的第一硬质掩膜层1052不满足要求。本发明中“关于与各个图案区对应的硬质掩膜层的厚度由该图案区中的窗口图形尺寸决定,窗口图形尺寸越大,硬质掩膜层厚度越厚”的描述中包括图案区下方没有硬质掩膜层的情形,即其下方的硬质掩膜层厚度为0。
在具体实施例中,参照图8,在图形化的第一硬质掩膜层1052上形成第二硬质掩膜层1053。实际图形化的第一硬质掩膜层1052与第二硬质掩膜层1053之间无明显界线,为了阐述方便,图8中在图形化的第一硬质掩膜层1052与第二硬质掩膜层1053之间用不同填充予以区分。在具体实施例中,第二硬质掩膜层1053的材料可以与第一硬质掩膜层1051的材料相同,也可以不同。在具体实施例中,若形成第二硬质掩膜层1053后已满足要求,图形化的第一硬质掩膜层1052和第二硬质掩膜层1053即为硬质掩膜层105。本发明图4显示的具体实施例中,硬质掩膜层105即为图形化的第一硬质掩膜层1052和第二硬质掩膜层1053。
在其他实施例中,若掩膜层中具有三个不同密度的图案区,相应的每一个图案区中的窗口图形的尺寸不同,在该情况下,硬质掩膜层的形成方法可参照图9,在第二硬质掩膜层1053上形成第二掩膜层109。
参照图9和图10,去除未被第二掩膜层109保护的第二硬质掩膜层1053,形成图形化的第二硬质掩膜层1054,并去除第二掩膜层109。在具体实施例中,若形成图形化的第二硬质掩膜层1054后已满足要求,图形化的第一硬质掩膜层1052和图形化的第二硬质掩膜层1054即为硬质掩膜层105。
若还未得到所述厚度分布的硬质掩膜层105,可重复上述步骤,直至得到所需厚度分布的硬质掩膜层。
参照图11和图12,执行图3中的步骤S4,以所述掩膜层107为掩膜,沿窗口图形对所述硬质掩膜层105、待刻蚀层103进行刻蚀,在所述待刻蚀层103中形成关键尺寸均一的开口111。
在具体实施例中,以所述掩膜层107为掩膜,沿窗口图形对所述硬质掩膜层105、待刻蚀层103进行刻蚀的方法为:参考图11,通过掩膜层107中的窗口图形,刻蚀所述硬质掩膜层105,在所述硬质掩膜层105中形成刻蚀沟槽110;参考图12,刻蚀完所述硬质掩膜层105后,沿所述刻蚀沟槽110对所述待刻蚀层103进行刻蚀,刻蚀至待刻蚀层103底部,在所述待刻蚀层103中形成尺寸均一的开口111。继续参考图12,在具体实施例中,在待刻蚀层和硬质掩膜层之间还形成有第一刻蚀停止层104,基底101和待刻蚀层103之间还形成有第二刻蚀停止层102,因此刻蚀完硬质掩膜层后,先刻蚀第一刻蚀停止层104,再刻蚀待刻蚀层103,之后刻蚀第二刻蚀停止层,接着去除掩膜层107、底部抗反射层106、硬质掩膜层105和第一刻蚀停止层104。
参考图11,通过所述掩膜层107中的窗口图形刻蚀硬质掩膜层105形成刻蚀沟槽110时,会产生非挥发性物质,这些非挥发性物质会沉积进入刻蚀沟槽侧壁和底部。越靠近刻蚀沟槽底部,侧壁沉积的非挥发性物质越多,底部沉积的非挥发性物质会在刻蚀中被刻蚀去除,使所述刻蚀沟槽由刻蚀沟槽顶部至底部逐渐变窄。若硬质掩膜层厚度越大,刻蚀硬质掩膜层后,刻蚀沟槽底部与顶部之间的尺寸差就越大。由于散光效应使掩膜层107形成的窗口图形尺寸不一,在尺寸较大窗口图形下形成较厚的硬质掩膜层,在尺寸较小窗口图形下形成较薄的硬质掩膜层,刻蚀完硬质掩膜层105后,由于尺寸较大窗口图形对应的硬质掩膜层刻中形成的蚀沟槽底部尺寸较原尺寸变窄程度较大,尺寸较小窗口图形对应的硬质掩膜层中形成的刻蚀沟槽底部尺寸较原尺寸变窄程度较小,这样在硬质掩膜层105中形成的刻蚀沟槽底部关键尺寸基本相同、具有良好的均匀度。当利用硬质掩膜层105为掩膜继续刻蚀待刻蚀层103时,就可以在待刻蚀层103中形成关键尺寸均一的开口。本发明中,可以通过精确控制硬质掩膜层105的厚度、刻蚀所述硬质掩膜层105的刻蚀剂成分以及刻蚀功率,以实现对所述待刻蚀层103的精确刻蚀,在待刻蚀层103中得到精确关键尺寸均一的开口,有效解决了现有技术中由于单一图案区中的图案和密集图案区中的图案转移至待刻蚀层103时,由于散光效应的影响而产生的待刻蚀层103中的图形关键尺寸具有偏差的问题。
在具体实施例中,所述硬质掩膜层105的材料为Si3N4、TiN、Ti、Ta和TaN中的一种或几种,使用含氟等离子体刻蚀所述硬质掩膜层105。若所述硬质掩膜层105与位于其下方的待刻蚀层103没有较高的刻蚀选择比,则容易导致较薄硬质掩膜层处的硬质掩膜层先刻蚀完,并继续刻蚀待刻蚀层103,刻蚀硬质掩膜层105产生的非挥发性物质沉积进入刻蚀待刻蚀层103形成的开口侧壁和底部,且较薄硬质掩膜层刻蚀沟槽侧壁和底部原先沉积的非挥发性物质会被刻蚀去除,这样会导致较薄硬质掩膜层中产生的刻蚀沟槽尺寸逐渐变得和掩膜层中对应的窗口图形尺寸一致,减弱了较薄硬质掩膜层处调节关键尺寸大小的能力。
为了防止较薄硬质掩膜层处先刻蚀完而继续刻蚀待刻蚀层103,可选用相对于待刻蚀层103具有高刻蚀选择比的硬质掩膜层105,或在所述硬质掩膜层105与所述待刻蚀层103之间形成第一刻蚀停止层104。图11所示为在所述硬质掩膜层105与所述待刻蚀层103之间形成第一刻蚀停止层104的方案。由于较薄硬质掩膜层先刻蚀完,待较厚硬质掩膜层刻蚀完时,所述硬质掩膜层105较薄处已刻蚀至第一刻蚀停止层104中。图11所示为较厚硬质掩膜层刻蚀完,而硬质掩膜层105较薄处已刻蚀至第一刻蚀停止层104中的情形。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (17)
1.一种图形化方法,其特征在于,包括:
提供基底;
在所述基底上由下至上依次形成待刻蚀层、硬质掩膜层;
在硬质掩膜层上形成掩膜层,所述掩膜层内具有窗口图形,且所述掩膜层包括至少两个图案区,各个图案区掩膜层内的窗口图形尺寸不同,与各个图案区对应的硬质掩膜层的厚度由该图案区中的窗口图形尺寸决定,窗口图形尺寸越大,硬质掩膜层厚度越厚;
以所述掩膜层为掩膜,沿窗口图形对所述硬质掩膜层、待刻蚀层进行刻蚀,在所述待刻蚀层中形成关键尺寸均一的开口。
2.如权利要求1所述的图形化方法,其特征在于,所述硬质掩膜层的形成方法为:
在所述待刻蚀层上形成第一硬质掩膜层;
在所述第一硬质掩膜层上形成图形化的掩膜层;
以所述图形化的掩膜层为掩膜刻蚀第一硬质掩膜层,形成图形化的第一硬质掩膜层;
去除所述图形化的掩膜层;
重复所述形成第一硬质掩膜层、形成图形化的第一硬质掩膜层、去除图形化的掩膜层的步骤,直至得到所需厚度分布的硬质掩膜层。
3.如权利要求1所述的图形化方法,其特征在于,以所述掩膜层为掩膜,沿窗口图形对所述硬质掩膜层、待刻蚀层进行刻蚀的方法为:
通过掩膜层中的窗口图形,刻蚀所述硬质掩膜层,在所述硬质掩膜层中形成刻蚀沟槽;
刻蚀完所述硬质掩膜层后,沿所述刻蚀沟槽对所述待刻蚀层进行刻蚀,刻蚀至待刻蚀层底部。
4.如权利要求1所述的图形化方法,其特征在于,所述硬质掩膜层的材料为Si3N4、TiN、Ti、Ta和TaN中的一种或几种。
5.如权利要求4所述的图形化方法,其特征在于,使用含氟等离子体刻蚀所述硬质掩膜层。
6.如权利要求2所述的图形化方法,其特征在于,所述第一硬质掩膜层的厚度为1-300。
7.如权利要求1所述的图形化方法,其特征在于,所述硬质掩膜层与所述待刻蚀层具有大于10的刻蚀选择比。
8.如权利要求1所述的图形化方法,其特征在于,在所述待刻蚀层与所述硬质掩膜层之间形成有第一刻蚀停止层。
9.如权利要求8所述的图形化方法,其特征在于,所述第一刻蚀停止层的材料为氧化硅。
10.如权利要求8或9所述的图形化方法,其特征在于,所述硬质掩膜层与所述第一刻蚀停止层具有大于10的刻蚀选择比。
11.如权利要求1所述的图形化方法,其特征在于,在所述硬质掩膜层与掩膜层之间形成有底部抗反射层。
12.如权利要求11所述的图形化方法,其特征在于,所述底部抗反射层上表面平坦。
13.如权利要求1所述的图形化方法,其特征在于,在所述基底与所述待刻蚀层之间形成有第二刻蚀停止层。
14.如权利要求13所述的图形化方法,其特征在于,所述第二刻蚀停止层的材料为氧化硅。
15.如权利要求13或14所述的图形化方法,其特征在于,所述待刻蚀层与所述第二刻蚀停止层具有大于10的刻蚀选择比。
16.如权利要求1所述的图形化方法,其特征在于,所述待刻蚀层的材料为多晶硅、介电材料或金属。
17.如权利要求1所述的图形化方法,其特征在于,所述掩膜层的材料为光刻胶。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310157874.3A CN104124138B (zh) | 2013-04-28 | 2013-04-28 | 图形化方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310157874.3A CN104124138B (zh) | 2013-04-28 | 2013-04-28 | 图形化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104124138A true CN104124138A (zh) | 2014-10-29 |
CN104124138B CN104124138B (zh) | 2016-12-28 |
Family
ID=51769509
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310157874.3A Active CN104124138B (zh) | 2013-04-28 | 2013-04-28 | 图形化方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104124138B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115863164A (zh) * | 2023-03-02 | 2023-03-28 | 浙江大学杭州国际科创中心 | 刻蚀加工方法和装置、半导体器件 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6350994B1 (en) * | 2000-11-14 | 2002-02-26 | United Microelectronics Corp. | Structure of critical dimension bar |
US20050009341A1 (en) * | 2003-04-18 | 2005-01-13 | Ching-Yu Chang | Method of reducing critical dimension bias of dense pattern and isolation pattern |
US20090258499A1 (en) * | 2008-04-09 | 2009-10-15 | Wei-Hang Huang | Method of forming at least an opening using a tri-layer structure |
CN101777485A (zh) * | 2009-01-12 | 2010-07-14 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 刻蚀方法 |
-
2013
- 2013-04-28 CN CN201310157874.3A patent/CN104124138B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6350994B1 (en) * | 2000-11-14 | 2002-02-26 | United Microelectronics Corp. | Structure of critical dimension bar |
US20050009341A1 (en) * | 2003-04-18 | 2005-01-13 | Ching-Yu Chang | Method of reducing critical dimension bias of dense pattern and isolation pattern |
US20090258499A1 (en) * | 2008-04-09 | 2009-10-15 | Wei-Hang Huang | Method of forming at least an opening using a tri-layer structure |
CN101777485A (zh) * | 2009-01-12 | 2010-07-14 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 刻蚀方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115863164A (zh) * | 2023-03-02 | 2023-03-28 | 浙江大学杭州国际科创中心 | 刻蚀加工方法和装置、半导体器件 |
CN115863164B (zh) * | 2023-03-02 | 2023-08-04 | 浙江大学杭州国际科创中心 | 刻蚀加工方法和装置、半导体器件 |
Also Published As
Publication number | Publication date |
---|---|
CN104124138B (zh) | 2016-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10049919B2 (en) | Semiconductor device including a target integrated circuit pattern | |
CN105826193A (zh) | 半导体器件的形成方法 | |
US20200266072A1 (en) | Two-color self-aligned double patterning (sadp) to yield static random access memory (sram) and dense logic | |
CN104009036A (zh) | 制造多栅极器件的方法 | |
KR20110055912A (ko) | 반도체 소자의 콘택홀 형성방법 | |
CN103247575B (zh) | 鳍式场效应晶体管(FinFET)器件的图案化工艺 | |
KR20080099995A (ko) | 플래시 메모리 소자의 제조 방법 | |
CN103715068A (zh) | 半导体精细图案的形成方法 | |
CN102446703A (zh) | 双重图形化方法 | |
US10957550B2 (en) | Semiconductor structure and formation method thereof | |
CN103390551A (zh) | 半导体装置图案化结构的制作方法 | |
CN111199911A (zh) | 浅沟槽隔离结构及其制作方法 | |
TWI567785B (zh) | 半導體裝置圖案化結構之製作方法 | |
CN104124138A (zh) | 图形化方法 | |
JP2007027681A (ja) | 半導体素子の製造方法 | |
US20180006112A1 (en) | Three-dimensional transisor | |
TW201947326A (zh) | 包含有在ram位置的主動區而具有沉積所決定之間距的半導體裝置 | |
CN104157556A (zh) | 金属硬掩模开口刻蚀方法 | |
KR100807074B1 (ko) | 반도체 소자의 제조 방법 | |
KR100894102B1 (ko) | 고집적화된 반도체 메모리소자의 제조방법 | |
TWI478212B (zh) | 形成圖案的方法 | |
US11810790B2 (en) | Method for forming semiconductor structure | |
CN104425223B (zh) | 图形化方法 | |
KR100779015B1 (ko) | 반도체 소자의 제조 방법 | |
JP2016152283A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |