CN102509696A - 对准标记的形成方法 - Google Patents
对准标记的形成方法 Download PDFInfo
- Publication number
- CN102509696A CN102509696A CN2011103352723A CN201110335272A CN102509696A CN 102509696 A CN102509696 A CN 102509696A CN 2011103352723 A CN2011103352723 A CN 2011103352723A CN 201110335272 A CN201110335272 A CN 201110335272A CN 102509696 A CN102509696 A CN 102509696A
- Authority
- CN
- China
- Prior art keywords
- insulating barrier
- groove
- metal level
- alignment mark
- sandwich construction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 239000002184 metal Substances 0.000 claims abstract description 117
- 229910052751 metal Inorganic materials 0.000 claims abstract description 117
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000007769 metal material Substances 0.000 claims abstract description 12
- 230000004888 barrier function Effects 0.000 claims description 91
- 230000015572 biosynthetic process Effects 0.000 claims description 44
- 238000010276 construction Methods 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 26
- 239000011810 insulating material Substances 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 45
- 230000008569 process Effects 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
一种对准标记的形成方法，包括：在衬底上形成多层结构；在所述多层结构中形成凹槽，所述凹槽至少贯穿所述多层结构中的两层；向所述凹槽中填充金属材料，形成金属层，所述金属层围成凹陷，所述凹陷为对准标记。本发明形成的对准标记较深，可以提高对准的准确度，提高集成电路的制造良率。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种对准标记的形成方法。
背景技术
随着半导体技术的发展，集成电路向着高集成度的方向发展。高集成度的要求使半导体器件的线宽越来越小，线宽的减小对集成电路的形成工艺提出了更高的要求。
在公告号为CN1976019C的中国专利中就公开了一种集成电路，参考图1，示出了所述中国专利集成电路一实施例的示意图。所述集成电路包括多层金属层10，所述多层金属层之间通过插塞11实现电性互联，所述插塞11形成于绝缘层12中，所述绝缘层12起到使各层金属层相互绝缘的作用。
现有技术中，在形成所述多层金属层的过程中，在金属层的非工作区域(此处所述非工作区域指的是不具有电路特性的金属层区域)形成标记，所述标记可以起到为后续形成的金属层进行定位、对准的作用。因此，所述标记称为对准标记。
如果后续形成的金属层没有准确地进行定位和对准，会使后续形成的金属层和在先形成的金属层之间的层间叠加(Overlay)变差。
因此，如何形成对准标记，以提高后续薄膜的对准精度成为本领域技术人员亟待解决的问题。
发明内容
本发明解决的问题是提供一种对准标记的形成方法，提高对准的精度。
为了解决上述问题，本发明提供一种对准标记的形成方法，包括：在衬底上形成多层结构；在所述多层结构中形成凹槽，所述凹槽至少贯穿所述多层结构中的两层；向所述凹槽中填充金属材料，形成金属层，所述金属层围成凹陷，所述凹陷为对准标记。
可选地，所述在所述多层结构中形成凹槽的步骤包括：通过蚀刻方法在所述多层结构中形成凹槽。
可选地，所述多层结构包括依次位于衬底上的第一金属层、第一绝缘层、第二金属层、第二绝缘层，所述通过蚀刻方法在所述多层结构中形成凹槽的步骤包括：依次蚀刻所述第二绝缘层、第二金属层、第一绝缘层，直至露出所述第一金属层，形成所述凹槽。
可选地，所述蚀刻方法为干刻法。
可选地，所述凹槽的水平宽度在1～3微米。
可选地，所述在衬底上形成多层结构的步骤包括：在衬底上依次形成第一金属层、第一绝缘层、第二金属层；图形化所述第二金属层，在所述第二金属层中形成开口，所述开口露出所述第一绝缘层，其中，所述开口与待形成的凹槽的位置相同，并且所述开口水平方向的宽度需大于待形成的凹槽的水平宽度；向所述开口内、第二金属层的表面沉积绝缘材料，形成第二绝缘层；所述在所述多层结构中形成凹槽的步骤包括：在开口所在位置的上方，依次图形化所述第二绝缘层、第一绝缘层直至露出所述第一金属层，形成凹槽。
可选地，所述依次图形化所述第二绝缘层、第一绝缘层直至露出所述第一金属层，形成凹槽的步骤包括：以所述第一金属层作为蚀刻停止层，通过蚀刻依次对所述第二绝缘层、第一绝缘层进行图形化。
可选地，所述多层结构还包括依次位于衬底上的第一金属层下方的第三绝缘层、第三金属层；所述通过蚀刻方法在所述多层结构中形成凹槽的步骤包括：依次蚀刻所述第二绝缘层、第二金属层、第一绝缘层、第一金属层、第三绝缘层，直至露出所述第三金属层，形成所述凹槽。
与现有技术相比，本发明具有以下优点：在所述多层结构中形成凹槽时，所述凹槽至少贯穿所述多层结构中的两层，所述凹槽的深度较大，因此可以在后续形成深度较大的凹陷，以所述凹陷进行对准时，凹陷位置对应的对比度较大，可以在对准时探测到较强的信号，从而提高了对准的精度。
附图说明
图1是现有技术集成电路一实施例的示意图；
图2是现有技术对准标记形成方法形成的对准标记一实施例的示意图；
图3本发明对准标记的形成方法一实施方式的流程示意图；
图4至图6是本发明对准标记形成方法第一实施例形成的对准标记的示意图；
图7至图11是本发明对准标记形成方法第二实施例形成的对准标记的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
在制造集成电路的过程中，本发明在形成组成集成电路的各层金属的过程中，在非工作区域形成位于同层的对准标记，以简化工艺。
具体地，参考图2，示出了现有技术对准标记形成方法形成的对准标记一实施例的示意图。
所述对准标记的形成方法包括：在衬底上依次形成第一金属层20、绝缘层21，蚀刻所述绝缘层21并以所述第一金属层20为蚀刻停止层，形成位于绝缘层21中且露出所述第一金属层20的凹槽22，向所述凹槽22中填充金属材料，形成第二金属层23，所述第二金属层23在凹槽22对应位置的上方围成一凹陷24，所述凹陷24作为后续形成的金属层的对准标记。
然而，在形成的第二金属层23较厚时，第二金属层23围成的凹陷24会比较浅，这对后续的对准过程增加了难度，容易造成后续形成的金属层的对准误差，使金属层之间的位置产生偏移，从而影响集成电路的性能，进而降低了集成电路的制造良率。
针对所述问题，本发明申请人对准标记的形成方法进行了进一步地改进，参考图3，示出了本发明对准标记的形成方法一实施方式的流程示意图，所述对准标记的形成方法大致包括以下步骤：
步骤S1，在衬底上形成多层结构；
步骤S2，在所述多层结构中形成凹槽，所述凹槽至少贯穿所述多层结构中的两层；
步骤S3，向所述凹槽中填充金属材料，形成金属层，所述金属层围成凹陷，所述凹陷为对准标记。
由于所述凹槽至少贯穿所述多层结构中的两层，因此所述凹槽具有较大的深度，后续形成的凹陷的深度较大，在以所述凹陷作为对准标记进行对准时，凹陷位置处的对比度较大，可以探测到较强的信号，从而提高了对准的精度。
下面结合具体实施例，对本发明的技术方案进行说明，参考图4至图6示出了本发明对准标记形成方法第一实施例形成的一集成电路的侧面示意图。
如图4所示，在衬底(图未示)上依次形成第一金属层106、第一绝缘层105、第二金属层100、第二绝缘层102，所述第一金属层106和第二金属层100用于形成半导体器件，所述第一绝缘层105用于使第一金属层106和第二金属层100绝缘，所述第二绝缘层102用于使第二金属层100与第二金属层100上后续形成的金属层绝缘。
所述第一金属层106和第二金属层100的材料可以是铜、铝等金属材料，本发明对此不做限制。
所述第一绝缘层105和第二绝缘层102的材料可以是氧化硅、氮化硅等。本实施例中，所述第一绝缘层105的厚度在范围内，第二金属层100的厚度在
范围内，第二绝缘层102的厚度在
围内。但是本发明并不限制于此。
如图5所示，依次图形化所述第二绝缘层102、第二金属层100、第一绝缘层105，形成凹槽101。
具体地，可以在第二绝缘层102上形成硬掩模图形，所述硬掩模图形露出所述第二绝缘层102，通过蚀刻法依次去除硬掩模图形露出的第二绝缘层102、第二金属层100、部分第一绝缘层105，以形成所述凹槽101。
本实施例中，所述凹槽101的水平宽度在1～3微米的范围内，但是本发明并不限制于此。
具体地，可以通过干刻法形成所述凹槽101。
所述第一绝缘层105的厚度在
范围内，第二金属层100的厚度在范围内，第二绝缘层102的厚度在
围内。由于凹槽101贯穿所述第二绝缘层102、第二金属层100、部分第一绝缘层105，这样凹槽101具有足够大的深度，在向凹槽101中填充金属材料所形成的金属层才能围成一较深的凹陷101，以所述凹陷101为对准标记，可提高对准精度。
需要说明的是，在通过蚀刻形成凹槽101的过程中，可以预先测量蚀刻速度，蚀刻时通过计时获得凹槽101的深度，在凹槽101的深度足够大时停止蚀刻，本实施例中，所述蚀刻工艺在第一绝缘层105内停止，但是本发明并不限制于此，以获取深度符合要求的凹槽101为准。
如图6所示，向所述凹槽101中填充金属材料，形成金属层103，所述金属材料可以是铜或铝。本实施例中，所述金属层103的厚度为
但是本发明并不限制于此。
所述金属层103在凹槽101上方围成一凹陷104，所述凹陷104的深度较深，具体地，本实施例中所述凹陷104的深度大于
以凹陷104作为对准标记进行对准时可以探测到较强的信号，从而提高了对准的精度。
参考图7至图11示出了本发明对准标记形成方法第二实施例形成的一集成电路的侧面示意图。
本实施例与上述实施例的相同之处不再详述，本实施例与上述实施例的不同之处在于：
如图7所示，在衬底(图未示)上依次形成第一金属层206、第一绝缘层205、第二金属层200。
如图8所示，图形化所述第二金属层200，在所述第二金属层200中形成开口207，所述开口207露出所述第一绝缘层205。
具体地，通过蚀刻去除所述第二金属层200的部分材料，直至露出所述第一绝缘层205，形成所述开口207，所述开口207与待形成的凹槽的位置相同，并且所述开口207水平方向的宽度需大于待形成的凹槽的水平宽度。
如图9所示，向所述开口207内、第二金属层200的表面沉积绝缘材料，形成第二绝缘层202，所述填充于所述开口207内的第二绝缘层202的绝缘材料和第一绝缘层205相接触。
如图10所示，在开口207所在位置的上方，依次图形化所述第二绝缘层202、第一绝缘层205直至露出所述第一金属层206，形成凹槽201。
需要说明的是，由于填充于所述开口207内的第二绝缘层202的绝缘材料和第一绝缘层205相接触，因此在形成所述凹槽201时，在蚀刻过程中去除部分绝缘材料(第二绝缘层202、第一绝缘层205的绝缘材料)，以形成凹槽。基于对绝缘材料、金属材料进行蚀刻时的差异性，在蚀刻过程中可以以第一金属层206作为蚀刻停止层，从而对待形成的凹槽201的深度有较好地控制。此外，在蚀刻过程中无需对蚀刻过程进行计时，简化了蚀刻工艺。
如图11所示，向所述凹槽201中填充金属材料，形成金属层203，所述金属层203在凹槽201的上方围成一凹陷204，由于凹槽201贯穿了第一金属层206、第一绝缘层205、第二金属层200三层，因此凹槽201的深度较深，对应在凹槽201位置处形成凹陷204的深度大于所述凹陷204作为后续对准的对准标记时对比度较大，从而提高了对准精度。
需要说明的是，如果金属层203的厚度较大，而贯穿所述贯穿第一金属层206、第一绝缘层205、第二金属层200三层的凹槽201的深度仍无法形成深度较深的凹槽201时，还可以蚀刻第一金属层205下方的其他薄膜，增大所形成的凹槽201的深度，以保证形成深度较大的对准标记。
例如，在本发明对准标记形成方法第三实施例中，所述形成方法大致包括以下步骤：
提供衬底，依次在衬底上形成第三金属层、第三绝缘层、第一金属层、第一绝缘层、第二金属层、第二绝缘层；
以第三金属层为蚀刻停止层，依次蚀刻所述第二绝缘层、第二金属层、第一绝缘层、第一金属层、第三绝缘层，直至露出所述第三金属层，形成凹槽；
向所述凹槽中填充金属材料，形成金属层，所述金属层在所述凹槽上方围成一凹陷用作对准标记。
所述第三实施例中，凹槽贯穿第三绝缘层、第一金属层、第一绝缘层、第二金属层、第二绝缘层共五层薄膜，所述凹槽的深度较大，从而使形成的凹陷深度较大，以所述凹陷作为后续对准的对准标记时对比度较大，从而提高了对准精度。
需要说明的是，在第一实施例中，所述凹槽贯穿了第二绝缘层、第二金属层、部分第一绝缘层；在第二实施例中，所述凹槽贯穿了第二绝缘层、第二金属层、第一绝缘层；在第三实施例中，所述凹槽贯穿了第三绝缘层、第一金属层、第一绝缘层、第二金属层、第二绝缘层，但是本发明并不限制于此，由于一般金属层的厚度较大，在形成当前金属层的对准标记时，至少通过蚀刻形成贯穿当前金属层下方相接触的绝缘层、绝缘层下与所述绝缘层相接触的下层金属层这两层，可以获得深度符合要求的凹槽。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (8)
1.一种对准标记的形成方法，其特征在于，包括：
在衬底上形成多层结构；
在所述多层结构中形成凹槽，所述凹槽至少贯穿所述多层结构中的两层；
向所述凹槽中填充金属材料，形成金属层，所述金属层围成凹陷，所述凹陷为对准标记。
2.如权利要求1所述的对准标记的形成方法，其特征在于，所述在所述多层结构中形成凹槽的步骤包括：通过蚀刻方法在所述多层结构中形成凹槽。
3.如权利要求2所述的对准标记的形成方法，其特征在于，所述多层结构包括依次位于衬底上的第一金属层、第一绝缘层、第二金属层、第二绝缘层，所述通过蚀刻方法在所述多层结构中形成凹槽的步骤包括：依次蚀刻所述第二绝缘层、第二金属层、部分第一绝缘层，形成所述凹槽。
4.如权利要求1所述的对准标记的形成方法，其特征在于，所述凹槽的水平宽度在1～3微米。
5.如权利要求1所述的对准标记的形成方法，其特征在于，
所述在衬底上形成多层结构的步骤包括：在衬底上依次形成第一金属层、第一绝缘层、第二金属层；图形化所述第二金属层，在所述第二金属层中形成开口，所述开口露出所述第一绝缘层，其中，所述开口与待形成的凹槽的位置相同，并且所述开口水平方向的宽度需大于待形成的凹槽的水平宽度；向所述开口内、第二金属层的表面沉积绝缘材料，形成第二绝缘层；
所述在所述多层结构中形成凹槽的步骤包括：在开口所在位置的上方，依次图形化所述第二绝缘层、第一绝缘层直至露出所述第一金属层，形成凹槽。
6.如权利要求5所述的对准标记的形成方法，其特征在于，所述依次图形化所述第二绝缘层、第一绝缘层直至露出所述第一金属层，形成凹槽的步骤包括：以所述第一金属层作为蚀刻停止层，通过蚀刻依次对所述第二绝缘层、第一绝缘层进行图形化。
7.如权利要求3所述的对准标记的形成方法，其特征在于，
所述多层结构还包括依次位于衬底上的第一金属层下方的第三绝缘层、第三金属层；
所述通过蚀刻方法在所述多层结构中形成凹槽的步骤包括：依次蚀刻所述第二绝缘层、第二金属层、第一绝缘层、第一金属层、第三绝缘层，直至露出所述第三金属层，形成所述凹槽。
8.如权利要求2、6或7所述的对准标记的形成方法，其特征在于，所述蚀刻方法为干刻法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110335272.3A CN102509696B (zh) | 2011-10-28 | 2011-10-28 | 对准标记的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110335272.3A CN102509696B (zh) | 2011-10-28 | 2011-10-28 | 对准标记的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102509696A true CN102509696A (zh) | 2012-06-20 |
| CN102509696B CN102509696B (zh) | 2016-04-06 |
Family
ID=46221765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110335272.3A Active CN102509696B (zh) | 2011-10-28 | 2011-10-28 | 对准标记的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102509696B (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015192432A1 (zh) * | 2014-06-18 | 2015-12-23 | 深圳市华星光电技术有限公司 | 基板检测用定位图形及其制造方法 |
| US9423247B2 (en) | 2014-06-18 | 2016-08-23 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Positioning graphic component for substrate detection and method of manufacturing the same |
| CN106597818A (zh) * | 2015-10-19 | 2017-04-26 | 无锡华润上华科技有限公司 | 对位标记、形成对位标记的方法及半导体器件 |
| CN107579039A (zh) * | 2017-08-31 | 2018-01-12 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制造方法 |
| CN108054137A (zh) * | 2017-11-30 | 2018-05-18 | 上海华力微电子有限公司 | 金属互连结构及其制作方法 |
| CN112289191A (zh) * | 2020-10-29 | 2021-01-29 | 维沃移动通信有限公司 | 显示屏、显示屏的制作方法及电子设备 |
| CN113093486A (zh) * | 2021-04-15 | 2021-07-09 | 上海交通大学 | 用于电子束光刻套刻的通用对准标记及其制造方法 |
| CN114678390A (zh) * | 2022-03-22 | 2022-06-28 | 长江先进存储产业创新中心有限责任公司 | 一种三维相变存储器的制造方法及三维相变存储器 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03138920A (ja) * | 1989-10-24 | 1991-06-13 | Sony Corp | 半導体装置 |
| US6100157A (en) * | 1998-06-22 | 2000-08-08 | Oki Electric Industry Co., Ltd. | Formation of alignment mark and structure covering the same |
| US20020016059A1 (en) * | 2000-07-28 | 2002-02-07 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor device, and a semiconductor device manufactured thereby |
| CN1399325A (zh) * | 2001-07-19 | 2003-02-26 | 三洋电机株式会社 | 半导体器件及其制造方法 |
| CN1518112A (zh) * | 2003-01-17 | 2004-08-04 | ���ǵ�����ʽ���� | 半导体器件及其制造方法 |
| KR20050022476A (ko) * | 2003-09-01 | 2005-03-08 | 동부전자 주식회사 | 중첩도 측정용 정렬 마크 및 그 제조 방법 |
| CN1909209A (zh) * | 2005-08-03 | 2007-02-07 | 三星电子株式会社 | 制造半导体器件的方法 |
| CN101272663A (zh) * | 2007-03-22 | 2008-09-24 | 日本特殊陶业株式会社 | 多层布线基板的制造方法 |
-
2011
- 2011-10-28 CN CN201110335272.3A patent/CN102509696B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03138920A (ja) * | 1989-10-24 | 1991-06-13 | Sony Corp | 半導体装置 |
| US6100157A (en) * | 1998-06-22 | 2000-08-08 | Oki Electric Industry Co., Ltd. | Formation of alignment mark and structure covering the same |
| US20020016059A1 (en) * | 2000-07-28 | 2002-02-07 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor device, and a semiconductor device manufactured thereby |
| CN1399325A (zh) * | 2001-07-19 | 2003-02-26 | 三洋电机株式会社 | 半导体器件及其制造方法 |
| CN1518112A (zh) * | 2003-01-17 | 2004-08-04 | ���ǵ�����ʽ���� | 半导体器件及其制造方法 |
| KR20050022476A (ko) * | 2003-09-01 | 2005-03-08 | 동부전자 주식회사 | 중첩도 측정용 정렬 마크 및 그 제조 방법 |
| CN1909209A (zh) * | 2005-08-03 | 2007-02-07 | 三星电子株式会社 | 制造半导体器件的方法 |
| CN101272663A (zh) * | 2007-03-22 | 2008-09-24 | 日本特殊陶业株式会社 | 多层布线基板的制造方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015192432A1 (zh) * | 2014-06-18 | 2015-12-23 | 深圳市华星光电技术有限公司 | 基板检测用定位图形及其制造方法 |
| US9423247B2 (en) | 2014-06-18 | 2016-08-23 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Positioning graphic component for substrate detection and method of manufacturing the same |
| CN106597818A (zh) * | 2015-10-19 | 2017-04-26 | 无锡华润上华科技有限公司 | 对位标记、形成对位标记的方法及半导体器件 |
| WO2017067305A1 (zh) * | 2015-10-19 | 2017-04-27 | 无锡华润上华科技有限公司 | 对位标记、形成对位标记的方法及半导体器件 |
| CN106597818B (zh) * | 2015-10-19 | 2018-09-14 | 无锡华润上华科技有限公司 | 对位标记、形成对位标记的方法及半导体器件 |
| CN107579039A (zh) * | 2017-08-31 | 2018-01-12 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制造方法 |
| CN108054137A (zh) * | 2017-11-30 | 2018-05-18 | 上海华力微电子有限公司 | 金属互连结构及其制作方法 |
| CN112289191A (zh) * | 2020-10-29 | 2021-01-29 | 维沃移动通信有限公司 | 显示屏、显示屏的制作方法及电子设备 |
| CN113093486A (zh) * | 2021-04-15 | 2021-07-09 | 上海交通大学 | 用于电子束光刻套刻的通用对准标记及其制造方法 |
| CN113093486B (zh) * | 2021-04-15 | 2022-06-28 | 上海交通大学 | 用于电子束光刻套刻的通用对准标记及其制造方法 |
| CN114678390A (zh) * | 2022-03-22 | 2022-06-28 | 长江先进存储产业创新中心有限责任公司 | 一种三维相变存储器的制造方法及三维相变存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102509696B (zh) | 2016-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102509696A (zh) | 对准标记的形成方法 | |
| US8604618B2 (en) | Structure and method for reducing vertical crack propagation | |
| CN103579092B (zh) | 半导体器件及其制造方法 | |
| US20010036723A1 (en) | Method of forming insulated metal interconnections in integrated circuits | |
| CN102790032A (zh) | 一种互连结构及其形成方法 | |
| JP2010092987A (ja) | 半導体装置 | |
| KR20040005481A (ko) | 듀얼 다마신 오버레이 마크 형성 방법 | |
| US20130134600A1 (en) | Semiconductor device and method for manufacturing the same | |
| CN115642144A (zh) | 半导体结构、半导体结构的形成方法及存储器 | |
| KR20120020553A (ko) | 반도체 칩 및 반도체 칩의 형성 방법 | |
| KR101037420B1 (ko) | 반도체 소자의 형성 방법 | |
| JP5424551B2 (ja) | 半導体装置 | |
| KR100408683B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| JP4783914B2 (ja) | 半導体力学量センサおよび半導体力学量センサの製造方法 | |
| KR100477823B1 (ko) | 반도체소자의콘택홀형성방법 | |
| EP2648214A1 (en) | Semiconductor device with interconnection via in the substrate and method of production | |
| KR100709477B1 (ko) | 반도체 소자의 오버레이 버니어 및 그의 형성방법 | |
| KR100720256B1 (ko) | 반도체 소자의 제조 방법 | |
| CN105047590A (zh) | 一种具有蓝宝石薄片的光谱反射计 | |
| KR100979245B1 (ko) | 반도체 소자의 제조방법 | |
| KR100609523B1 (ko) | 반도체소자의 자기정렬적인 콘택 형성방법 | |
| KR20120125915A (ko) | 반도체 소자의 콘택 및 그 형성 방법 | |
| CN101097887A (zh) | 制造半导体器件的方法 | |
| CN112437751A (zh) | 电接触部和用于制造电接触部的方法 | |
| KR20050041431A (ko) | 반도체 소자의 게이트 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140408 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140408 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: Zuchongzhi road in Pudong Zhangjiang hi tech park Shanghai city Pudong New Area No. 1399 201203 Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |