JP4504515B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4504515B2 JP4504515B2 JP2000176249A JP2000176249A JP4504515B2 JP 4504515 B2 JP4504515 B2 JP 4504515B2 JP 2000176249 A JP2000176249 A JP 2000176249A JP 2000176249 A JP2000176249 A JP 2000176249A JP 4504515 B2 JP4504515 B2 JP 4504515B2
- Authority
- JP
- Japan
- Prior art keywords
- alignment
- alignment mark
- semiconductor device
- wiring layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に、スクライブ線等のアライメント領域に形成するアライメントマークの占有面積を削減することができる半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
多層配線構造の半導体装置は、フォトリソグラフィー法を用いて何層もの絶縁層や配線層を積層して形成されるが、フォトリソグラフィーにより転写するパターンの位置決めを行うためにアライメントマークが用いられる。このアライメントマークは使用する露光装置によって種々の形状となるが、一般的には数μｍ角のマークを数個から数十個マトリクス状に配列して形成されており、そのアライメントマークにレーザ光を照射し、その反射光を検出、処理することにより、半導体基板の位置決めが行なわれる。そして、マスクパターンが転写されたレジストパターンを用いて成膜、エッチング等の処理を施すことにより配線形成、スルーホール形成等が行われる。
【０００３】
ここで、従来のアライメントマークを用いた半導体装置の製造方法に関して、図１５及び図１６を参照して説明する（第１の従来例）。図１５及び図１６は、従来の半導体装置の製造工程におけるアライメントマークの形成方法を模式的に示す図であり、スクライブ線等のアライメント領域の断面を表している。なお、本従来例では、アライメント領域のみ図示し、トランジスタ等が形成される回路パターン領域については図面を省略する。
【０００４】
まず、Ｓｉ等の半導体基板の回路パターン領域に所定のトランジスタ等を形成する（図示せず）。その後、図１５（ａ）に示すように、シリコン酸化膜等からなる第１の絶縁層１、Ａｌ等の金属膜を堆積した後、レジスト膜を形成し、予め下地の半導体基板上に形成されたマーク（図示せず）を基準として露光を行う。そして、露光によって形成されたレジストパターンをマスクとしてドライエッチング等の処理を施し、回路パターン領域に第１の配線層２を形成すると共に、スクライブ線等のアライメント領域には第１の配線層２からなるアライメントマーク２ａを形成する。なお、本従来例で説明するアライメントマークは、３列のマークが所定の間隔で数十行程度配列されたものとし、その行方向の断面について説明する。
【０００５】
次に、第１の配線層２上に第２の絶縁層３を堆積した後、レジスト膜を形成し、第１の配線層２で形成したアライメントマーク２ａを基準として露光を行い、露光によって形成されたレジストパターンをマスクとしてドライエッチング処理を施し、回路パターン領域に第１のスルーホールを形成すると共に、アライメント領域に第１のスルーホールが配列されたアライメントマーク３ａを形成する。
【０００６】
なお、図示していない回路パターン領域では、第１の配線層２上に第１のスルーホールが形成されるが、図１５（ａ）に示すアライメント領域では第２の絶縁層３の下には第１の配線層２が形成されていないため、第２の絶縁層３の膜厚は回路パターン領域に比べて厚くなっている。ここで、スルーホール形成は、回路パターン領域の絶縁層の膜厚に合わせてドライエッチングの条件が設定されるため、アライメント領域の第１のスルーホールは第２の絶縁層３を貫通せず、膜の途中の段階でエッチングが終了した形状となっている。
【０００７】
次に、図１５（ｂ）に示すように、第２の絶縁層３上にＡｌ等の金属膜を堆積した後、所定のレジスト膜を形成し、上記金属膜が堆積したアライメントマーク３ａを基準としてアライメントを行い、レジストパターンを形成する。そして、図１５（ｃ）に示すように、このレジストパターンをマスクとしてドライエッチング処理を行い、回路パターン領域に第２の配線層４を形成すると共に、アライメント領域にはアライメントマーク４ａを形成する。
【０００８】
続いて、図１５（ｄ）に示すように、第２の配線層４上に第３の絶縁層５を堆積した後、所定のレジスト膜を形成し、第２の配線層４で形成されたアライメントマーク４ａを基準として露光を行い、所定の開口を有するレジストパターンを形成する。その後、このレジストパターンをマスクとして、ドライエッチングにより回路パターン領域に第３の絶縁層５を貫通する第２のスルーホールを形成すると共に、アライメント領域に第２のスルーホールを配列したアライメントマーク５ａを形成する。
【０００９】
次に、図１６（ｅ）に示すように、第３の絶縁層５上にＡｌ等の金属膜を堆積した後、所定のレジスト膜を形成し、上記金属膜が堆積したアライメントマーク５ａを基準としてアライメントを行い、レジストパターンを形成する。そして、図１６（ｆ）に示すように、このレジストパターンをマスクとしてドライエッチング処理を行い、回路パターン領域に第３の配線層６を形成すると共に、アライメント領域にはアライメントマーク６ａを形成する。その後、同様の工程を順次繰り返すことによって、図１６（ｇ）に示すような複数の配線層（本従来例は７層）が積層された半導体装置が製造される。
【００１０】
このように、従来は、各配線層４、６をパターン形成する際には、その配線層直下の絶縁層３、５のスルーホールからなるアライメントマーク３ａ、５ａを用いてアライメントを行い、スクライブ線等のアライメント領域上には配線金属からなるアライメントマーク４ａ、６ａを新たに形成し、一方、各絶縁層３、５にスルーホールを形成する際には、その絶縁層の直下の配線層２、４からなるアライメントマーク２ａ、４ａを用いてアライメントを行い、アライメント領域上にもスルーホールからなるアライメントマーク３ａ、５ａを形成している。
【００１１】
すなわち、配線層と絶縁層を交互に積層する場合、各々の配線層形成と絶縁層のスルーホール形成で新たなアライメントマークを形成するために、堆積する配線層と絶縁層の和に等しい数のアライメントマークがアライメント領域の新たな場所に形成されることになる。具体的には、本従来例のように７層の配線層を形成する場合には、絶縁層と併せて計１４個のアライメントマークが形成されることになる。
【００１２】
【発明が解決しようとする課題】
しかしながら、近年の多層配線構造の半導体装置は、多層化によりアライメントマークの数が多くなると共に、微細化に伴ってより正確なアライメントが要求されるために、アライメントマークを構成するマークの配列数は多くなり、１つのアライメントマークが占める面積も大きくなってきている。一方、アライメントマークの形状は使用する露光装置により決定されるためにその形状を自在に変更することはできず、半導体装置全体としてスクライブ線等のアライメント領域におけるアライメントマークの占有面積が大きくなってしまい、スクライブ線に他のアクセサリーや半導体装置の動作確認を行うためのチャックパターン等を挿入することができないという問題が生じている。
【００１３】
この問題を解決する一つの方法として、各々の絶縁層又は配線層に形成するアライメントマークを、基板の法線方向から見て相重なるように配置する方法が特開平９−２３２２０７号公報等に記載されている。この方法について図１７乃至図１９を参照して説明する。図１７乃至図１９は第１の従来例の改良で、アライメントマークの占める面積を削減する第２の従来例を示す断面図であり、前記した第１の従来例と同様にアライメント領域のみを図示している。
【００１４】
まず、前記した第１の従来例と同様に、Ｓｉ等の半導体基板に所定のトランジスタ等を形成した後、図１７（ａ）に示すように、シリコン酸化膜等からなる第１の絶縁層１、Ａｌ等の金属膜を堆積する。その後、所定のレジスト膜を形成し、予め半導体基板の所定の位置に形成されたマーク（図示せず）を基準として露光を行い、レジストパターンを形成する。そして、レジストパターンをマスクとしてドライエッチングを行い、回路パターン領域に第１の配線層２を形成すると共に、アライメント領域の第１領域に金属膜がマトリクス状に配列されたアライメントマーク２ａを形成する。
【００１５】
次に、第１の配線層２上に第２の絶縁膜３を堆積した後、所定のレジスト膜を形成し、第１のアライメントマーク２ａを基準として露光を行う。そして、露光によって形成されたレジストパターンをマスクとしてドライエッチングを行い、回路パターン領域に第２の絶縁膜３を貫通する第１のスルーホールを形成すると共に、アライメント領域の第２領域には第１のスルーホールがマトリクス状に配列されたアライメントマーク３ａを形成する。なお、アライメントマーク３ａは第２の絶縁層３を貫通せず、膜の途中の段階でエッチングが終了するのは前記した第１の従来例と同様の理由による。
【００１６】
次に、図１７（ｂ）、（ｃ）に示すように、第２の絶縁層３上にＡｌ等の金属膜を堆積した後、所定のレジスト膜を形成し、前工程で形成した第１のスルーホールからなるアライメントマーク３ａを基準としてアライメントを行い、レジストパターンを形成する。そしてこのレジストパターンをマスクとしてドライエッチング処理を行うが、第２の従来例ではスクライブ線の第３領域に第２の配線層４からなるアライメントマーク４ａを形成すると共に、第１領域のアライメントマーク２ａ上に遮光膜４ｄを形成する。
【００１７】
続いて、図１７（ｄ）に示すように、第２の配線層４上に第３の絶縁層５を堆積した後、所定のレジスト膜を形成し、アライメントマーク４ａを基準として露光を行い、遮光層４ｄ上に開口を有するレジストパターンを形成する。その後、このレジストパターンをマスクとして、ドライエッチングにより回路パターン領域に第３の絶縁層５を貫通する第２のスルーホールを形成し、アライメント領域の第１領域には遮光層４ｄまで到達するアライメントマーク５ａを形成する。
【００１８】
次に、図１８（ｅ）、（ｆ）に示すように、第３の絶縁膜５上にＡｌ等の金属膜を堆積した後、所定のレジスト膜を形成し、前工程で形成した第２のスルーホールからなるアライメントマーク５ａを基準としてアライメントを行い、レジストパターンを形成する。そしてこのレジストパターンをマスクとしてドライエッチング処理を行い、アライメント領域の第４領域にアライメントマーク６ａを形成すると共に、第３領域のアライメントマーク４ａ上に遮光膜６ｄを形成する。
【００１９】
次に、図１８（ｇ）に示すように、第３の配線層６上に第４の絶縁層７を堆積した後、所定のレジスト膜を形成し、第４領域のアライメントマーク６ａを基準として露光を行い、遮光層６ｄ上に開口を有するレジストパターンを形成する。その後、このレジストパターンをマスクとして、ドライエッチングにより遮光膜が形成された第３領域に遮光膜まで到達する第３のスルーホールからなるアライメントマーク７ａを形成する。その後、上記（ａ）乃至（ｇ）の工程を繰り返すことによって、図１９に示す半導体装置を製造することができる。
【００２０】
上記第２の従来例に示す方法では、配線層からなるアライメントマーク２ａ、４ａ、１２ａの上層には遮光膜４ｄ、６ｄ、１４ｄを介してスルーホールからなる別のアライメントマーク５ａ、７ａ、１５ａが形成されているため、アライメントマークの占有率を削減することはできるが、遮光膜はアライメントマーク全体を覆うように形成する必要があり、アライメントマークはマークを数個×数十個配列して形成されるため、アライメント領域には広い面積の遮光膜、具体的には数十μｍ×数百μｍ程度の大きさの金属膜からなる遮光膜が多数配置されることになる。
【００２１】
このようなアライメント領域は、半導体装置の面積の有効活用のため、スクライブ線上、あるいはスクライブ線の近傍に設けられており、スクライブ線領域の大きな金属膜は、半導体ウェハから半導体チップを分割するダイシング工程時にブレードに引き込まれて引き剥がされ、剥がれた金属膜片がボンディングパッド等の露出した金属配線上に付着して配線のショートを引き起こしてしまうという問題が生じる。このショートは半導体チップの外側にボンディングパッドが形成されるロジック素子等の半導体装置において顕著に表れる。
【００２２】
このように、上記した第１の従来例では、各層ごとにアライメントマークを設けなければならないため、アライメント領域のアライメントマークの占有面積が大きくなってしまい、また、第２の従来例では、アライメントマーク上層に遮光膜を設け、アライメントマークを積層することによってマークの専有面積を小さくすることができるが、ダイシング時にスクライブ線の近傍にあるアライメントマークの金属膜が剥がれ、ボンディングパッドに散在することによりショートの原因となってしまう。
【００２３】
本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、遮光膜のような面積の大きい金属膜を別途設けることなく、スクライブ線のアライメントマークの専有面積を小さくすることができる半導体装置及びその製造方法を提供することにある。
【００２４】
【問題を解決するための手段】
上記目的を達成するため、本発明は、配線層と絶縁層とを交互に積層し、各々の層の位置合わせを所定のアライメント領域に設けたアライメントマークを用いて行う多層配線構造の半導体装置の製造方法において、前記配線層を形成するに際し、該配線層直下の前記絶縁層に設けたスルーホールが配列されたアライメントマークを用いて位置合わせを行い、各々の前記絶縁層にスルーホールを形成するに際し、最下層の前記配線層に設けたアライメントマークを用いて位置合わせを行い、前記配線層を形成するに際し、該配線層直下の前記絶縁層に設けた前記アライメントマークの各スルーホール内壁から前記配線層が迫り出して凸部が形成されるように、前記配線層のエッチングを行うものである。
【００２５】
本発明においては、前記配線層を形成するに際し、該配線層直上の前記絶縁層に設ける前記アライメントマークの各スルーホールが形成される位置に、少なくとも前記スルーホール底部の外形より大きい形状の、前記配線層からなる受け皿を配設することが好ましい。
【００２６】
また、本発明においては、各々の前記絶縁層に形成する前記アライメントマークを、前記所定のアライメント領域の２又は３の領域に順次形成し、基板の法線方向から見て、各々の領域の前記アライメントマークを相重なるように配置する構成とすることができる。
【００２７】
また、本発明は、配線層と絶縁層とが交互に積層され、所定のアライメント領域に設けたアライメントマークを用いて各々の層が位置合わせされる多層配線構造の半導体装置において、各々の前記絶縁層にはスルーホールが配列されたアライメントマークを有し、基板側から数えて２層目以降の前記配線層には、該配線層直上の前記絶縁層の位置合わせに用いるアライメントマークが形成されておらず、各々の前記絶縁層に形成される前記アライメントマークの各スルーホール上部外縁に、前記絶縁層直上の配線層からなり、前記スルーホールから迫り出すように形成された凸部を有するものである。
【００２８】
本発明においては、各々の前記絶縁層に形成される前記アライメントマークの各スルーホール下部に、該絶縁層直下の前記配線層からなる受け皿を有し、該受け皿が、基板の法線方向から見て、少なくとも前記のスルーホール底部の外形よりも大きい形状で形成されていることが好ましい。
【００２９】
また、本発明においては、各々の前記絶縁層に形成する前記アライメントマークが、前記所定のアライメント領域の２または３の領域に順次形成され、基板の法線方向から見て、各々の領域の前記アライメントマークが相重なるように配置されている構成とすることができる。
【００３０】
【発明の実施の形態】
本発明に係る多層配線構造の半導体装置の製造方法は、その好ましい一実施の形態において、第１乃至第８の絶縁層にスルーホールを形成する際には、最下層の第１の配線層に設けたアライメントマーク（図１０の２ａ）を用いてアライメントを行い、絶縁層に設けるアライメントマーク（図１０の３ａ、５ａ、７ａ）はスクライブ線等の２つの領域に交互に重ねて形成することにより、アライメントマークの占有面積を小さくすることができる。
【００３１】
【実施例】
上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の実施例について図面を参照して説明する。
【００３２】
［実施例１］
まず、本発明の第１の実施例に係るアライメントマークを用いた半導体装置の製造方法について、図１乃至図６を参照して説明する。図１乃至図３は、第１の実施例に係る半導体装置の製造方法を工程順に示す断面図であり、アライメントマークが形成されるスクライブ線等のアライメント領域の断面を表している。また、図４は、本発明で用いるアライメントマークの配列を模式的に示す平面図であり、図５及び図６はアライメントマークで反射されたアライメント用レーザ光の強度分布を示す実測データである。
【００３３】
まず、Ｓｉ等の半導体基板上に素子分離絶縁膜、ゲート電極等を設け、所定のトランジスタ等を形成する（図示せず）。その後、図１（ａ）に示すように、シリコン酸化膜等からなる第１の絶縁層１を１．３μｍ程度の膜厚で堆積した後、図示しない回路パターンの所定の領域にスルーホールを形成する。その後、スパッタ法によりＴｉ／ＴｉＮ等の下地金属を７０ｎｍ程度の膜厚で堆積した後、Ａｌ等の金属膜を４００ｎｍ程度の膜厚で形成する。続いて、レジスト膜を形成し、半導体基板に予め形成されたマーク（図示せず）を基準として露光を行う。
【００３４】
そして、露光によって形成されたレジストパターンをマスクとしてプラズマエッチング等のドライエッチングを行い、回路パターン領域に第１の配線層２を形成する。その際、アライメント領域の第１領域には金属膜がマトリクス状に配列されたアライメントマーク２ａを形成すると共に、第２領域には次工程で形成されるスルーホールの下敷きとなる受け皿２ｂを形成する。
【００３５】
ここで、受け皿２ｂはスルーホールの外形よりもやや大きい程度の形状で、互いに分離するように形成することによって、従来例のように大きな面積の金属膜がスクライブ線領域に残ることを防止することができる。また後述するように、受け皿２ｂを設けることによって、その上層に形成する絶縁層の膜厚を回路パターン領域とアライメント領域とで均等にすることができ、アライメントマーク形状のウェハ面内均一性を向上させることもできる。なお、アライメントマークとしては、図４に示すように、３列のマークが所定の間隔で数十行程度配列された形状のマークを用いている。
【００３６】
次に、図１（ｂ）に示すように、第１の配線層２上にシリコン酸化膜等を堆積した後、ＣＭＰ（Chemical Mechanical Polishing）法やエッチバック法により平坦化を行い、再度、シリコン酸化膜等を堆積することによって膜厚１．３μｍ程度の第２の絶縁層３を形成する。その後、所定のレジスト膜を形成し、第１の配線層２よりなるアライメントマーク２ａを基準として露光を行う。そして、露光によって形成されたレジストパターンをマスクとしてドライエッチングを行い、回路パターン領域に第１のスルーホールを形成すると共に、アライメント領域の第２領域の受け皿２ｂ上に第１のスルーホールがマトリクス状に配列されたアライメントマーク３ａを形成する。
【００３７】
なお、第１の従来例では、第１のスルーホール開孔時のアライメント領域の第２の絶縁層３の膜厚は第１の配線層２がない分、第１の配線層２がある回路パターン領域よりも厚くなっていたため、アライメントマーク３ａは第２の絶縁層３の途中でエッチングが終了していたが、本実施例では、第２の絶縁層３の下層には前工程で形成した受け皿２ｂが配置されているため、第２の絶縁層３の膜厚は回路パターン領域とアライメント領域で同じとなり、第２のアライメントマーク３ａは第２の絶縁層を貫通して形成される。なお、スルーホールを形成する絶縁層の膜厚によっては、受け皿２ｂを形成することによってスルーホールの段差が小さくなりすぎ、逆にアライメントが困難になるような場合があるが、その場合は受け皿２ｂを形成する必要はない。
【００３８】
次に、図１（ｃ）に示すように、第２の絶縁層３上にＴｉ／ＴｉＮ、Ａｌ等の金属膜を堆積した後、レジスト膜を形成し、第１のスルーホール内部に上記金属膜が堆積したアライメントマーク３ａを基準として露光を行う。この際、アライメントマーク３ａは上述したように第２の絶縁層３を貫通して形成されているため、アライメントマーク形状のウェハ面内均一性を向上させることができ、アライメントマークの計測誤差を軽減することができる。
【００３９】
そして、図１（ｄ）に示すように、露光によって形成されたレジストパターンをマスクとしてドライエッチングを行い、回路パターン領域に第２の配線層４を形成する。その際、アライメント領域には新たなアライメントマークは形成せず、第３領域にはその上層に形成される第３の絶縁層５のスルーホールの下敷きとなる受け皿４ｂを形成する。また、アライメントマーク３ａ上にはスルーホールを迫り出すように蓋４ｃを形成することもできる。これは、アライメントマーク３ａ内壁に堆積した第２の配線層２からなるサイドウォールが剥がれることを防止するためのものである。
【００４０】
次に、図２（ｅ）に示すように、第２の配線層４上にシリコン酸化膜等からなる第３の絶縁層５を１．３μｍ程度の膜厚で堆積した後、所定のレジスト膜を形成して露光を行うが、本実施例では第２の絶縁層３の場合と同様に、図１（ａ）の第１の配線層で形成したアライメントマーク２ａを使用することを特徴としている。すなわち、従来は第３の絶縁層５のアライメントはその直下の第２の配線層４で形成したアライメントマークを用いて行っていたが、本実施例では第３の絶縁層５及び第２の絶縁層３の積層膜がアライメントのためのＨｅ−Ｎｅ等のレーザ光やハロゲン光を十分透過し、また、第１のアライメントマーク２ａ上にはアライメント光を反射する金属膜が形成されていないことから、アライメントマーク２ａを基準としてアライメントを行っている。
【００４１】
このように、本実施例ではアライメントマーク２ａを基準として露光を行い、第２の配線層４で形成した受け皿４ｂ上に開口を有するレジストパターンを形成した後、このレジストパターンをマスクとして、ドライエッチングにより回路パターン領域に第３の絶縁層５を貫通する第２のスルーホールを形成し、アライメント領域の第３領域の受け皿４ｂ上にも第２のスルーホールを配列したアライメントマーク５ａを形成する。
【００４２】
同様に、第３の絶縁層５上にＴｉ／ＴｉＮ、Ａｌ等の金属膜を堆積した後、前工程で形成した第２のスルーホールからなるアライメントマーク５ａを基準として、回路パターン領域に第３の配線層６を形成すると共に、アライメント領域の第４領域にはその上層に形成するスルーホールからなるアライメントマークの下敷きとなる受け皿６ｂを形成する。そして、第３の配線層６上にシリコン酸化膜等からなる第４絶縁層７を堆積した後、（ｂ）の工程と同様に、第１のアライメントマーク２ａを基準として露光を行い、アライメント領域の第４領域の受け皿６ｂ上に第３のスルーホールを配列したアライメントマーク７ａを形成する。その後、同様の工程を繰り返すことによって図３に示すような複数の配線層が多層に積層された半導体装置が製造される。
【００４３】
ここで、第２乃至第８の絶縁層及び最上層のポリイミド等からなる保護膜のスルーホール形成におけるアライメントに際しても、Ｈｅ−Ｎｅ等のレーザ光、ハロゲン光等のアライメント光は積層された絶縁層を十分透過することを確認している。本願発明者の実験によれば、第６の配線層１２に実験用のアライメントマークを形成し、第７の絶縁層１３のスルーホール形成のためのアライメントを、第１の配線層２で形成したアライメントマーク２ａと上記実験用のアライメントマークとでそれぞれ行い、両者のアライメントの信号強度を比較した。その結果を図５及び図６に示す。
【００４４】
図５及び図６はアライメントマークで反射したアライメント光の強度分布を示す図であり、図５は第７領域に示す第６の配線層１２で形成した実験用のアライメントマークのデータ、図６は第１の配線層２で形成したアライメントマーク２ａのデータである。なお、図の横軸はスクライブ線上の距離、縦軸は反射光の強度を示している。この両者を比較すると、図６ではアライメント光が第２〜第７の６層の絶縁層を通過した後の波形であるにも関わらず、反射光の波形は第７の絶縁層のみを透過した図５の波形とほとんど差異がなく、第１の配線層２で形成したアライメントマーク２ａのみを用いてアライメントを行うことができることが分かる。
【００４５】
この反射光の波形は、透過する絶縁層の材料、膜厚等の条件によって左右されるが、本願発明者は、配線層としてＴｉ／ＴｉＮ、Ａｌを８層積層し、層間絶縁層として膜厚１．３μｍ程度のシリコン酸化膜を堆積し、更に最上層にポリイミドからなる保護膜を堆積した構造の半導体装置の製造においても、第１のアライメントマーク２ａを使用することができることを確認している。
【００４６】
このように、本実施例のアライメントマークを用いた半導体装置の製造方法によれば、第１の配線層２の加工に際して形成したアライメントマーク２ａを用いて、その上層に堆積するすべての絶縁層にスルーホールを形成することができるため、各々の配線層に新たなアライメントマークを形成する必要がなく、従来例に比べてアライメントマークの数を削減することができる。従って、アライメント領域を小さくでき、他のアクセサリや動作確認のためのチェックパターン等を配置することができる。また、従来例のように面積の大きい遮光膜等の金属膜を設ける必要がないため、アライメント領域がスクライブ線に形成されている場合、ダイシング時に金属片が散在することによるショートが発生することはない。上記効果は、配線層を３層以上設ける場合に現れ、更に多層に積層するほど顕著となるが、本願発明者の実験によれば、上記方法を用いて配線層を８層積層した半導体装置を製造することができることを確認している。
【００４７】
なお、本実施例では、配線層の材料としてＴｉ／ＴｉＮ、Ａｌを用い、絶縁層の材料としてシリコン酸化膜を用いた例について記載したが、本発明は上記実施例に限定されるものではなく、配線層としてタングステン等の他の導電材料、絶縁層としてシリコン窒化膜、シリコン酸化膜とシリコン窒化膜の積層膜、ＳＯＧ、他の絶縁材料を用いることもできる。
【００４８】
［実施例２］
次に、本発明の第２の実施例に係るアライメントマークを用いた半導体装置の製造方法について、図７乃至図１０を参照して説明する。図７乃至図１０は、第２の実施例に係る半導体装置の製造方法を工程順に示す断面図であり、アライメントマークが形成されるスクライブ線等のアライメント領域の形状を示す図である。なお、本実施例と前記した第１の実施例との相違点は、アライメントマークの占有面積を更に削減するために、絶縁層のスルーホールを交互に積層して形成していることであり、その他の条件に関しては第１の実施例と同様である。
【００４９】
まず、前記した第１の実施例と同様に、Ｓｉ等の半導体基板上に素子分離絶縁膜、ゲート電極等を形成し、その上にシリコン酸化膜等からなる第１の絶縁層１を１．３μｍ程度の膜厚で堆積する。続いて、Ｔｉ／ＴｉＮ、Ａｌ等の金属膜をそれぞれ７０ｎｍ、４００ｎｍ程度の膜厚で堆積した後、半導体基板に予め形成されたマーク（図示せず）を基準として、回路パターン領域に第１の配線層２を形成すると共に、アライメント領域の第１領域には第１のアライメントマーク２ａを、第２領域には次工程で形成されるスルーホールの下敷きとなる受け皿２ｂを形成する（図７（ａ）参照）。
【００５０】
次に、図７（ｂ）に示すように、第１の配線層２上にシリコン酸化膜等からなる第２の絶縁層３をＣＭＰ法、エッチバック法等で平坦化して１．３μｍ程度の膜厚で形成した後、第１のアライメントマーク２ａを基準として、回路パターン領域に第１のスルーホールを形成すると共に、アライメント領域の第２領域の受け皿２ｂ上に第１のスルーホールをマトリクス状に配列したアライメントマーク３ａを形成する。
【００５１】
続いて、図７（ｃ）、（ｄ）に示すように、第２の絶縁層３上にＡｌ等の金属膜を堆積した後、上記アライメントマーク３ａを基準として露光を行い、回路パターン領域に第２の配線層４を形成すると共に、第３領域にはその上層に形成される第３の絶縁層５のスルーホールの下敷きとなる受け皿４ｂと、第１のスルーホールを迫り出すように蓋４ｃを形成する。
【００５２】
次に、第１の配線層２上に第３の絶縁層５を堆積した後、前記した第１の実施例と同様に、第１の配線層２で形成したアライメントマーク２ａを基準として露光を行い、回路パターン領域に第３の絶縁層５を貫通する第２のスルーホールを形成すると共に、第３領域の受け皿４ｂ上にも第２のスルーホールを配列したアライメントマーク５ａを形成する。その後、第３の絶縁層５上にＡｌ等の金属膜を堆積する（図８（ｅ）、（ｆ）参照）。
【００５３】
続いて、前工程で形成した第２のスルーホールからなるアライメントマーク５ａを基準として第３の配線層６を形成するが、本実施例では、前記した第１の実施例と異なり、第１の配線層で形成した受け皿が配置されたスクライブ線の第２領域に、その上層に形成するスルーホールからなるアライメントマークの下敷きとなる受け皿６ｂを重ねて形成する（図８（ｇ）参照）。
【００５４】
そして、図８（ｈ）に示すように、第３の配線層６上に第４絶縁層７を堆積した後、（ｅ）の工程と同様に、アライメントマーク２ａを基準として露光を行い、パターン回路領域に第３のスルーホールを形成すると共に、アライメント領域の第２領域の受け皿６ｂ上に第３のスルーホールを配列したアライメントマーク７ａを形成する。その後、図９（ｉ）、（ｊ）に示すように、第４の絶縁層７上にＡｌ等の金属膜を堆積した後、アライメントマーク７ａを基準として露光を行い、回路パターン領域に第４の配線層８を形成すると共に、アライメント領域の第３領域にはその上層に形成される第５の絶縁層のスルーホールの下敷きとなる受け皿８ｂと、第３のスルーホールを迫り出すように蓋８ｃを形成する。以下、同様の工程を繰り返すことによって、図１０（ａ）に示すような複数の配線層が多層に積層された半導体装置を製造することができる。
【００５５】
ここで、第３のスルーホールを第１のスルーホール上に重ねて形成しているが、第３のスルーホール下部には受け皿６ｂが形成されているため、スルーホール形成のためのドライエッチングを過剰に行っても、受け皿６ｂがエッチングストッパとなるため、下層の第１のスルーホールと連結することはない。また、第４の配線層８形成のためのアライメントに際して、配線層金属が基板全体を覆っているため、下層の第１のスルーホールからなるアライメントマーク３ａや第１のスルーホール内部に形成された第２の配線層４がアライメントの障害になることもない。
【００５６】
また、複数の絶縁層が積層された状態であっても、アライメントのためのレーザ光は絶縁層を十分透過するため、上層の絶縁層にスルーホールを形成する際のアライメントも第１の配線層２からなるアライメントマーク２ａを基準として行うことができるのは、前記した第１の実施例と同様である。なお、絶縁膜の材質、膜厚によってアライメント光が検出しにくくなる場合には、図１０（ｂ）に示すように、任意の配線層（図では第４の配線層）に予備のアライメントマーク１８を設け、アライメントマーク２ａの代わりに使用することもできる。
【００５７】
このように、本実施例のアライメントマークを用いた半導体装置の製造方法によれば、第１の配線層２の加工に際して形成したアライメントマーク２ａを用いて、その上層に堆積するすべての絶縁層にスルーホールを形成し、また、スルーホールは交互に下層のスルーホールと重なる位置に形成するため、前記した第１の実施例よりも、更にアライメントマークの数及び占有面積を削減することができる。従って、チップサイズを有効に活用することができ、他のアクセサリや動作確認のためのチェックパターン等を配置することができる。
【００５８】
［実施例３］
次に、本発明の第３の実施例に係るアライメントマークを用いた半導体装置の製造方法について、図１１乃至図１４を参照して説明する。図１１乃至図１４は、第３の実施例に係る半導体装置の製造方法を工程順に示す断面図であり、アライメントマークが形成されるスクライブ線領域の形状を示す図である。なお、本実施例と前記した第２の実施例との相違点は、絶縁層のスルーホールを３つの領域に順次積層して形成することであり、その他の条件に関しては第２の実施例と同様である。
【００５９】
まず、前記した第２の実施例と同様に、Ｓｉ等の半導体基板上に第１の絶縁層１と、第１の配線層２、アライメントマーク２ａ及び受け皿２ｂと、第２の絶縁層３及び第１のスルーホールからなるアライメントマーク３ａと、第２の配線層４及び受け皿４ｂと、第３の絶縁層５及び第２のスルーホールからなるアライメントマーク５ａとを形成する（図１１（ａ）乃至図１２（ｅ）参照）。
【００６０】
次に、図１２（ｆ）に示すように、Ｔｉ／ＴｉＮ、Ａｌ等の金属膜をそれぞれ７０ｎｍ、４００ｎｍ程度の膜厚で堆積した後、第２のスルーホールからなるアライメントマーク５ａを基準として第３の配線層６を形成するが、本実施例では、前記した第２の実施例と異なり、アライメント領域の第４領域に、その上層に形成するスルーホールからなるアライメントマークの下敷きとなる受け皿６ｂを形成する（図１２（ｇ）参照）。そして、図１２（ｈ）に示すように、第３の配線層６上に第４の絶縁層７を堆積した後、前記した第１及び第２の実施例と同様に、第１のアライメントマーク１ａを基準として露光を行い、スクライブ線の第４領域の受け皿６ｂ上に第３のスルーホールを配列したアライメントマーク７ａを形成する。
【００６１】
その後、図１３（ｉ）、（ｊ）に示すように、第４の絶縁層７上にＡｌ等の金属膜を堆積した後、上記アライメントマーク７ａを基準として露光を行い、アライメント領域の第２領域にその上層に形成される第４の絶縁層９のスルーホールの下敷きとなる受け皿８ｂと、第３のスルーホールを迫り出すように蓋８ｃを形成する。以下、同様の工程を繰り返すことによって、図１４に示すような複数の配線層が多層に積層された半導体装置を製造することができる。
【００６２】
ここで、本実施例ではスルーホールを３つの領域に順次重ねて形成しているが、その理由は、各々の絶縁層の膜厚によってはスルーホールに形成されるサイドウォールの剥がれを防止するための蓋の凹凸がその上層の受け皿に反映されてスルーホールの形状が乱れる場合があり、このような場合には上下のスルーホール間に挟まれる絶縁層を多くして凹凸の影響を緩和するためである。従って、本実施例のようにスルーホールを形成する領域が３つの場合に限らず、適宜製造条件に合わせて領域を増やすことができる。
【００６３】
また、複数の絶縁層が積層された状態であっても、アライメント光は絶縁層を十分透過するため、上層の絶縁層にスルーホールを形成する際に第１の配線層２で形成したアライメントマーク２ａを基準として行うことができるのは、前記した第１及び第２の実施例と同様である。なお、絶縁膜の材質、膜厚によってアライメント光が検出しにくくなる場合には、第２の実施例と同様に、任意の配線層に予備のアライメントマークを設けてもよい。
【００６４】
このように、本実施例のアライメントマークを用いた半導体装置の製造方法によれば、第１の配線層で形成したアライメントマーク２ａを用いて、その上層に堆積するすべての絶縁層にスルーホールを形成し、また、スルーホールは３つの領域で順次下層のスルーホールと重なる位置に形成するため、各々の配線層に新たなアライメントマークを形成する従来例と比較してアライメントマークの数及び占有面積を削減することができる。
【００６５】
【発明の効果】
以上説明したように、本発明のアライメントマークを用いた半導体装置の製造方法によれば下記記載の効果を奏する。
【００６６】
本発明の第１の効果は、アライメントマークの占有面積を小さくすることによってチップサイズを有効に利用することができるということである。その理由は、第１の配線層で形成したアライメントマークを用いて、その上層に堆積するすべての絶縁層並びに最上層の半導体装置の保護膜となるポリイミド層のスルーホールを形成しているからである。また、絶縁層にスルーホールを形成するに際し、スルーホールからなるアライメントマークを重ね置き、新たな領域にアライメントマークを形成しないからである。
【００６７】
本発明の第２の効果は、スルーホール上の配線層のパターン形成を精度よく行うことができるということである。その理由は、スルーホールの下部領域に下敷きとなる受け皿を設け、スルーホールを受け皿まで貫通させてアライメントマークを形成することにより、アライメントマーク形状のウェハ面内均一性を向上させることができるからである。
【００６８】
また、本発明の第３の効果は、半導体装置の実装時におけるショートの原因となる金属膜片の発生を防止することができるということである。その理由は、下層のアライメントマークからの反射光を防止するための遮光膜を設ける必要がないからである。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係るアライメントマークを用いた半導体装置の製造方法を示す工程断面図であり、アライメントマーク領域の断面を示す図である。
【図２】本発明の第１の実施例に係るアライメントマークを用いた半導体装置の製造方法を示す工程断面図であり、アライメントマーク領域の断面を示す図である。
【図３】本発明の第１の実施例に係るアライメントマークを用いた半導体装置の製造方法を示す工程断面図であり、アライメントマーク領域の断面を示す図である。
【図４】本発明の第１の実施例に係るアライメントマークの構成を示す平面図である。
【図５】本発明の第１の実施例に係るアライメントマークを用いたアライメント光の反射強度を示す図である。
【図６】本発明の第１の実施例に係るアライメントマークを用いたアライメント光の反射強度を示す図である。
【図７】本発明の第２の実施例に係るアライメントマークを用いた半導体装置の製造方法を示す工程断面図であり、アライメントマーク領域の断面を示す図である。
【図８】本発明の第２の実施例に係るアライメントマークを用いた半導体装置の製造方法を示す工程断面図であり、アライメントマーク領域の断面を示す図である。
【図９】本発明の第２の実施例に係るアライメントマークを用いた半導体装置の製造方法を示す工程断面図であり、アライメントマーク領域の断面を示す図である。
【図１０】本発明の第２の実施例に係るアライメントマークを用いた半導体装置の製造方法を示す工程断面図であり、アライメントマーク領域の断面を示す図である。
【図１１】本発明の第３の実施例に係るアライメントマークを用いた半導体装置の製造方法を示す工程断面図であり、アライメントマーク領域の断面を示す図である。
【図１２】本発明の第３の実施例に係るアライメントマークを用いた半導体装置の製造方法を示す工程断面図であり、アライメントマーク領域の断面を示す図である。
【図１３】本発明の第３の実施例に係るアライメントマークを用いた半導体装置の製造方法を示す工程断面図であり、アライメントマーク領域の断面を示す図である。
【図１４】本発明の第３の実施例に係るアライメントマークを用いた半導体装置の製造方法を示す工程断面図であり、アライメントマーク領域の断面を示す図である。
【図１５】第１の従来例のアライメントマークを用いた半導体装置の製造方法を示す工程断面図である。
【図１６】第１の従来例のアライメントマークを用いた半導体装置の製造方法を示す工程断面図である。
【図１７】第２の従来例のアライメントマークを用いた半導体装置の製造方法を示す工程断面図である。
【図１８】第２の従来例のアライメントマークを用いた半導体装置の製造方法を示す工程断面図である。
【図１９】第２の従来例のアライメントマークを用いた半導体装置の製造方法を示す工程断面図である。
【符号の説明】
１ 第１の絶縁層
２ 第１の配線層
２ａ アライメントマーク（第１配線層）
２ｂ、４ｂ、６ｂ 受け皿
２ｃ、４ｃ、６ｃ 蓋
２ｄ、４ｄ、６ｄ 遮光膜
３ 第２の絶縁層
３ａ アライメントマーク（第１スルーホール）
４ 第２の配線層
４ａ アライメントマーク（第１配線層）
５ 第３の絶縁層
５ａ アライメントマーク（第２スルーホール）
６ 第３の配線層
６ａ アライメントマーク（第３配線層）
７ 第４の絶縁層
７ａ アライメントマーク（第３スルーホール）
８ 第４の配線層
８ａ アライメントマーク（第４配線層）
９ 第５の絶縁層
９ａ アライメントマーク（第４スルーホール）
１０ 第５の配線層
１１ 第６の絶縁層
１２ 第６の配線層
１３ 第７の絶縁層
１５ 第８の絶縁層
１６ 第８の配線層
１７ 保護膜
１８ 予備のアライメントマーク
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に、スクライブ線等のアライメント領域に形成するアライメントマークの占有面積を削減することができる半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
多層配線構造の半導体装置は、フォトリソグラフィー法を用いて何層もの絶縁層や配線層を積層して形成されるが、フォトリソグラフィーにより転写するパターンの位置決めを行うためにアライメントマークが用いられる。このアライメントマークは使用する露光装置によって種々の形状となるが、一般的には数μｍ角のマークを数個から数十個マトリクス状に配列して形成されており、そのアライメントマークにレーザ光を照射し、その反射光を検出、処理することにより、半導体基板の位置決めが行なわれる。そして、マスクパターンが転写されたレジストパターンを用いて成膜、エッチング等の処理を施すことにより配線形成、スルーホール形成等が行われる。
【０００３】
ここで、従来のアライメントマークを用いた半導体装置の製造方法に関して、図１５及び図１６を参照して説明する（第１の従来例）。図１５及び図１６は、従来の半導体装置の製造工程におけるアライメントマークの形成方法を模式的に示す図であり、スクライブ線等のアライメント領域の断面を表している。なお、本従来例では、アライメント領域のみ図示し、トランジスタ等が形成される回路パターン領域については図面を省略する。
【０００４】
まず、Ｓｉ等の半導体基板の回路パターン領域に所定のトランジスタ等を形成する（図示せず）。その後、図１５（ａ）に示すように、シリコン酸化膜等からなる第１の絶縁層１、Ａｌ等の金属膜を堆積した後、レジスト膜を形成し、予め下地の半導体基板上に形成されたマーク（図示せず）を基準として露光を行う。そして、露光によって形成されたレジストパターンをマスクとしてドライエッチング等の処理を施し、回路パターン領域に第１の配線層２を形成すると共に、スクライブ線等のアライメント領域には第１の配線層２からなるアライメントマーク２ａを形成する。なお、本従来例で説明するアライメントマークは、３列のマークが所定の間隔で数十行程度配列されたものとし、その行方向の断面について説明する。
【０００５】
次に、第１の配線層２上に第２の絶縁層３を堆積した後、レジスト膜を形成し、第１の配線層２で形成したアライメントマーク２ａを基準として露光を行い、露光によって形成されたレジストパターンをマスクとしてドライエッチング処理を施し、回路パターン領域に第１のスルーホールを形成すると共に、アライメント領域に第１のスルーホールが配列されたアライメントマーク３ａを形成する。
【０００６】
なお、図示していない回路パターン領域では、第１の配線層２上に第１のスルーホールが形成されるが、図１５（ａ）に示すアライメント領域では第２の絶縁層３の下には第１の配線層２が形成されていないため、第２の絶縁層３の膜厚は回路パターン領域に比べて厚くなっている。ここで、スルーホール形成は、回路パターン領域の絶縁層の膜厚に合わせてドライエッチングの条件が設定されるため、アライメント領域の第１のスルーホールは第２の絶縁層３を貫通せず、膜の途中の段階でエッチングが終了した形状となっている。
【０００７】
次に、図１５（ｂ）に示すように、第２の絶縁層３上にＡｌ等の金属膜を堆積した後、所定のレジスト膜を形成し、上記金属膜が堆積したアライメントマーク３ａを基準としてアライメントを行い、レジストパターンを形成する。そして、図１５（ｃ）に示すように、このレジストパターンをマスクとしてドライエッチング処理を行い、回路パターン領域に第２の配線層４を形成すると共に、アライメント領域にはアライメントマーク４ａを形成する。
【０００８】
続いて、図１５（ｄ）に示すように、第２の配線層４上に第３の絶縁層５を堆積した後、所定のレジスト膜を形成し、第２の配線層４で形成されたアライメントマーク４ａを基準として露光を行い、所定の開口を有するレジストパターンを形成する。その後、このレジストパターンをマスクとして、ドライエッチングにより回路パターン領域に第３の絶縁層５を貫通する第２のスルーホールを形成すると共に、アライメント領域に第２のスルーホールを配列したアライメントマーク５ａを形成する。
【０００９】
次に、図１６（ｅ）に示すように、第３の絶縁層５上にＡｌ等の金属膜を堆積した後、所定のレジスト膜を形成し、上記金属膜が堆積したアライメントマーク５ａを基準としてアライメントを行い、レジストパターンを形成する。そして、図１６（ｆ）に示すように、このレジストパターンをマスクとしてドライエッチング処理を行い、回路パターン領域に第３の配線層６を形成すると共に、アライメント領域にはアライメントマーク６ａを形成する。その後、同様の工程を順次繰り返すことによって、図１６（ｇ）に示すような複数の配線層（本従来例は７層）が積層された半導体装置が製造される。
【００１０】
このように、従来は、各配線層４、６をパターン形成する際には、その配線層直下の絶縁層３、５のスルーホールからなるアライメントマーク３ａ、５ａを用いてアライメントを行い、スクライブ線等のアライメント領域上には配線金属からなるアライメントマーク４ａ、６ａを新たに形成し、一方、各絶縁層３、５にスルーホールを形成する際には、その絶縁層の直下の配線層２、４からなるアライメントマーク２ａ、４ａを用いてアライメントを行い、アライメント領域上にもスルーホールからなるアライメントマーク３ａ、５ａを形成している。
【００１１】
すなわち、配線層と絶縁層を交互に積層する場合、各々の配線層形成と絶縁層のスルーホール形成で新たなアライメントマークを形成するために、堆積する配線層と絶縁層の和に等しい数のアライメントマークがアライメント領域の新たな場所に形成されることになる。具体的には、本従来例のように７層の配線層を形成する場合には、絶縁層と併せて計１４個のアライメントマークが形成されることになる。
【００１２】
【発明が解決しようとする課題】
しかしながら、近年の多層配線構造の半導体装置は、多層化によりアライメントマークの数が多くなると共に、微細化に伴ってより正確なアライメントが要求されるために、アライメントマークを構成するマークの配列数は多くなり、１つのアライメントマークが占める面積も大きくなってきている。一方、アライメントマークの形状は使用する露光装置により決定されるためにその形状を自在に変更することはできず、半導体装置全体としてスクライブ線等のアライメント領域におけるアライメントマークの占有面積が大きくなってしまい、スクライブ線に他のアクセサリーや半導体装置の動作確認を行うためのチャックパターン等を挿入することができないという問題が生じている。
【００１３】
この問題を解決する一つの方法として、各々の絶縁層又は配線層に形成するアライメントマークを、基板の法線方向から見て相重なるように配置する方法が特開平９−２３２２０７号公報等に記載されている。この方法について図１７乃至図１９を参照して説明する。図１７乃至図１９は第１の従来例の改良で、アライメントマークの占める面積を削減する第２の従来例を示す断面図であり、前記した第１の従来例と同様にアライメント領域のみを図示している。
【００１４】
まず、前記した第１の従来例と同様に、Ｓｉ等の半導体基板に所定のトランジスタ等を形成した後、図１７（ａ）に示すように、シリコン酸化膜等からなる第１の絶縁層１、Ａｌ等の金属膜を堆積する。その後、所定のレジスト膜を形成し、予め半導体基板の所定の位置に形成されたマーク（図示せず）を基準として露光を行い、レジストパターンを形成する。そして、レジストパターンをマスクとしてドライエッチングを行い、回路パターン領域に第１の配線層２を形成すると共に、アライメント領域の第１領域に金属膜がマトリクス状に配列されたアライメントマーク２ａを形成する。
【００１５】
次に、第１の配線層２上に第２の絶縁膜３を堆積した後、所定のレジスト膜を形成し、第１のアライメントマーク２ａを基準として露光を行う。そして、露光によって形成されたレジストパターンをマスクとしてドライエッチングを行い、回路パターン領域に第２の絶縁膜３を貫通する第１のスルーホールを形成すると共に、アライメント領域の第２領域には第１のスルーホールがマトリクス状に配列されたアライメントマーク３ａを形成する。なお、アライメントマーク３ａは第２の絶縁層３を貫通せず、膜の途中の段階でエッチングが終了するのは前記した第１の従来例と同様の理由による。
【００１６】
次に、図１７（ｂ）、（ｃ）に示すように、第２の絶縁層３上にＡｌ等の金属膜を堆積した後、所定のレジスト膜を形成し、前工程で形成した第１のスルーホールからなるアライメントマーク３ａを基準としてアライメントを行い、レジストパターンを形成する。そしてこのレジストパターンをマスクとしてドライエッチング処理を行うが、第２の従来例ではスクライブ線の第３領域に第２の配線層４からなるアライメントマーク４ａを形成すると共に、第１領域のアライメントマーク２ａ上に遮光膜４ｄを形成する。
【００１７】
続いて、図１７（ｄ）に示すように、第２の配線層４上に第３の絶縁層５を堆積した後、所定のレジスト膜を形成し、アライメントマーク４ａを基準として露光を行い、遮光層４ｄ上に開口を有するレジストパターンを形成する。その後、このレジストパターンをマスクとして、ドライエッチングにより回路パターン領域に第３の絶縁層５を貫通する第２のスルーホールを形成し、アライメント領域の第１領域には遮光層４ｄまで到達するアライメントマーク５ａを形成する。
【００１８】
次に、図１８（ｅ）、（ｆ）に示すように、第３の絶縁膜５上にＡｌ等の金属膜を堆積した後、所定のレジスト膜を形成し、前工程で形成した第２のスルーホールからなるアライメントマーク５ａを基準としてアライメントを行い、レジストパターンを形成する。そしてこのレジストパターンをマスクとしてドライエッチング処理を行い、アライメント領域の第４領域にアライメントマーク６ａを形成すると共に、第３領域のアライメントマーク４ａ上に遮光膜６ｄを形成する。
【００１９】
次に、図１８（ｇ）に示すように、第３の配線層６上に第４の絶縁層７を堆積した後、所定のレジスト膜を形成し、第４領域のアライメントマーク６ａを基準として露光を行い、遮光層６ｄ上に開口を有するレジストパターンを形成する。その後、このレジストパターンをマスクとして、ドライエッチングにより遮光膜が形成された第３領域に遮光膜まで到達する第３のスルーホールからなるアライメントマーク７ａを形成する。その後、上記（ａ）乃至（ｇ）の工程を繰り返すことによって、図１９に示す半導体装置を製造することができる。
【００２０】
上記第２の従来例に示す方法では、配線層からなるアライメントマーク２ａ、４ａ、１２ａの上層には遮光膜４ｄ、６ｄ、１４ｄを介してスルーホールからなる別のアライメントマーク５ａ、７ａ、１５ａが形成されているため、アライメントマークの占有率を削減することはできるが、遮光膜はアライメントマーク全体を覆うように形成する必要があり、アライメントマークはマークを数個×数十個配列して形成されるため、アライメント領域には広い面積の遮光膜、具体的には数十μｍ×数百μｍ程度の大きさの金属膜からなる遮光膜が多数配置されることになる。
【００２１】
このようなアライメント領域は、半導体装置の面積の有効活用のため、スクライブ線上、あるいはスクライブ線の近傍に設けられており、スクライブ線領域の大きな金属膜は、半導体ウェハから半導体チップを分割するダイシング工程時にブレードに引き込まれて引き剥がされ、剥がれた金属膜片がボンディングパッド等の露出した金属配線上に付着して配線のショートを引き起こしてしまうという問題が生じる。このショートは半導体チップの外側にボンディングパッドが形成されるロジック素子等の半導体装置において顕著に表れる。
【００２２】
このように、上記した第１の従来例では、各層ごとにアライメントマークを設けなければならないため、アライメント領域のアライメントマークの占有面積が大きくなってしまい、また、第２の従来例では、アライメントマーク上層に遮光膜を設け、アライメントマークを積層することによってマークの専有面積を小さくすることができるが、ダイシング時にスクライブ線の近傍にあるアライメントマークの金属膜が剥がれ、ボンディングパッドに散在することによりショートの原因となってしまう。
【００２３】
本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、遮光膜のような面積の大きい金属膜を別途設けることなく、スクライブ線のアライメントマークの専有面積を小さくすることができる半導体装置及びその製造方法を提供することにある。
【００２４】
【問題を解決するための手段】
上記目的を達成するため、本発明は、配線層と絶縁層とを交互に積層し、各々の層の位置合わせを所定のアライメント領域に設けたアライメントマークを用いて行う多層配線構造の半導体装置の製造方法において、前記配線層を形成するに際し、該配線層直下の前記絶縁層に設けたスルーホールが配列されたアライメントマークを用いて位置合わせを行い、各々の前記絶縁層にスルーホールを形成するに際し、最下層の前記配線層に設けたアライメントマークを用いて位置合わせを行い、前記配線層を形成するに際し、該配線層直下の前記絶縁層に設けた前記アライメントマークの各スルーホール内壁から前記配線層が迫り出して凸部が形成されるように、前記配線層のエッチングを行うものである。
【００２５】
本発明においては、前記配線層を形成するに際し、該配線層直上の前記絶縁層に設ける前記アライメントマークの各スルーホールが形成される位置に、少なくとも前記スルーホール底部の外形より大きい形状の、前記配線層からなる受け皿を配設することが好ましい。
【００２６】
また、本発明においては、各々の前記絶縁層に形成する前記アライメントマークを、前記所定のアライメント領域の２又は３の領域に順次形成し、基板の法線方向から見て、各々の領域の前記アライメントマークを相重なるように配置する構成とすることができる。
【００２７】
また、本発明は、配線層と絶縁層とが交互に積層され、所定のアライメント領域に設けたアライメントマークを用いて各々の層が位置合わせされる多層配線構造の半導体装置において、各々の前記絶縁層にはスルーホールが配列されたアライメントマークを有し、基板側から数えて２層目以降の前記配線層には、該配線層直上の前記絶縁層の位置合わせに用いるアライメントマークが形成されておらず、各々の前記絶縁層に形成される前記アライメントマークの各スルーホール上部外縁に、前記絶縁層直上の配線層からなり、前記スルーホールから迫り出すように形成された凸部を有するものである。
【００２８】
本発明においては、各々の前記絶縁層に形成される前記アライメントマークの各スルーホール下部に、該絶縁層直下の前記配線層からなる受け皿を有し、該受け皿が、基板の法線方向から見て、少なくとも前記のスルーホール底部の外形よりも大きい形状で形成されていることが好ましい。
【００２９】
また、本発明においては、各々の前記絶縁層に形成する前記アライメントマークが、前記所定のアライメント領域の２または３の領域に順次形成され、基板の法線方向から見て、各々の領域の前記アライメントマークが相重なるように配置されている構成とすることができる。
【００３０】
【発明の実施の形態】
本発明に係る多層配線構造の半導体装置の製造方法は、その好ましい一実施の形態において、第１乃至第８の絶縁層にスルーホールを形成する際には、最下層の第１の配線層に設けたアライメントマーク（図１０の２ａ）を用いてアライメントを行い、絶縁層に設けるアライメントマーク（図１０の３ａ、５ａ、７ａ）はスクライブ線等の２つの領域に交互に重ねて形成することにより、アライメントマークの占有面積を小さくすることができる。
【００３１】
【実施例】
上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の実施例について図面を参照して説明する。
【００３２】
［実施例１］
まず、本発明の第１の実施例に係るアライメントマークを用いた半導体装置の製造方法について、図１乃至図６を参照して説明する。図１乃至図３は、第１の実施例に係る半導体装置の製造方法を工程順に示す断面図であり、アライメントマークが形成されるスクライブ線等のアライメント領域の断面を表している。また、図４は、本発明で用いるアライメントマークの配列を模式的に示す平面図であり、図５及び図６はアライメントマークで反射されたアライメント用レーザ光の強度分布を示す実測データである。
【００３３】
まず、Ｓｉ等の半導体基板上に素子分離絶縁膜、ゲート電極等を設け、所定のトランジスタ等を形成する（図示せず）。その後、図１（ａ）に示すように、シリコン酸化膜等からなる第１の絶縁層１を１．３μｍ程度の膜厚で堆積した後、図示しない回路パターンの所定の領域にスルーホールを形成する。その後、スパッタ法によりＴｉ／ＴｉＮ等の下地金属を７０ｎｍ程度の膜厚で堆積した後、Ａｌ等の金属膜を４００ｎｍ程度の膜厚で形成する。続いて、レジスト膜を形成し、半導体基板に予め形成されたマーク（図示せず）を基準として露光を行う。
【００３４】
そして、露光によって形成されたレジストパターンをマスクとしてプラズマエッチング等のドライエッチングを行い、回路パターン領域に第１の配線層２を形成する。その際、アライメント領域の第１領域には金属膜がマトリクス状に配列されたアライメントマーク２ａを形成すると共に、第２領域には次工程で形成されるスルーホールの下敷きとなる受け皿２ｂを形成する。
【００３５】
ここで、受け皿２ｂはスルーホールの外形よりもやや大きい程度の形状で、互いに分離するように形成することによって、従来例のように大きな面積の金属膜がスクライブ線領域に残ることを防止することができる。また後述するように、受け皿２ｂを設けることによって、その上層に形成する絶縁層の膜厚を回路パターン領域とアライメント領域とで均等にすることができ、アライメントマーク形状のウェハ面内均一性を向上させることもできる。なお、アライメントマークとしては、図４に示すように、３列のマークが所定の間隔で数十行程度配列された形状のマークを用いている。
【００３６】
次に、図１（ｂ）に示すように、第１の配線層２上にシリコン酸化膜等を堆積した後、ＣＭＰ（Chemical Mechanical Polishing）法やエッチバック法により平坦化を行い、再度、シリコン酸化膜等を堆積することによって膜厚１．３μｍ程度の第２の絶縁層３を形成する。その後、所定のレジスト膜を形成し、第１の配線層２よりなるアライメントマーク２ａを基準として露光を行う。そして、露光によって形成されたレジストパターンをマスクとしてドライエッチングを行い、回路パターン領域に第１のスルーホールを形成すると共に、アライメント領域の第２領域の受け皿２ｂ上に第１のスルーホールがマトリクス状に配列されたアライメントマーク３ａを形成する。
【００３７】
なお、第１の従来例では、第１のスルーホール開孔時のアライメント領域の第２の絶縁層３の膜厚は第１の配線層２がない分、第１の配線層２がある回路パターン領域よりも厚くなっていたため、アライメントマーク３ａは第２の絶縁層３の途中でエッチングが終了していたが、本実施例では、第２の絶縁層３の下層には前工程で形成した受け皿２ｂが配置されているため、第２の絶縁層３の膜厚は回路パターン領域とアライメント領域で同じとなり、第２のアライメントマーク３ａは第２の絶縁層を貫通して形成される。なお、スルーホールを形成する絶縁層の膜厚によっては、受け皿２ｂを形成することによってスルーホールの段差が小さくなりすぎ、逆にアライメントが困難になるような場合があるが、その場合は受け皿２ｂを形成する必要はない。
【００３８】
次に、図１（ｃ）に示すように、第２の絶縁層３上にＴｉ／ＴｉＮ、Ａｌ等の金属膜を堆積した後、レジスト膜を形成し、第１のスルーホール内部に上記金属膜が堆積したアライメントマーク３ａを基準として露光を行う。この際、アライメントマーク３ａは上述したように第２の絶縁層３を貫通して形成されているため、アライメントマーク形状のウェハ面内均一性を向上させることができ、アライメントマークの計測誤差を軽減することができる。
【００３９】
そして、図１（ｄ）に示すように、露光によって形成されたレジストパターンをマスクとしてドライエッチングを行い、回路パターン領域に第２の配線層４を形成する。その際、アライメント領域には新たなアライメントマークは形成せず、第３領域にはその上層に形成される第３の絶縁層５のスルーホールの下敷きとなる受け皿４ｂを形成する。また、アライメントマーク３ａ上にはスルーホールを迫り出すように蓋４ｃを形成することもできる。これは、アライメントマーク３ａ内壁に堆積した第２の配線層２からなるサイドウォールが剥がれることを防止するためのものである。
【００４０】
次に、図２（ｅ）に示すように、第２の配線層４上にシリコン酸化膜等からなる第３の絶縁層５を１．３μｍ程度の膜厚で堆積した後、所定のレジスト膜を形成して露光を行うが、本実施例では第２の絶縁層３の場合と同様に、図１（ａ）の第１の配線層で形成したアライメントマーク２ａを使用することを特徴としている。すなわち、従来は第３の絶縁層５のアライメントはその直下の第２の配線層４で形成したアライメントマークを用いて行っていたが、本実施例では第３の絶縁層５及び第２の絶縁層３の積層膜がアライメントのためのＨｅ−Ｎｅ等のレーザ光やハロゲン光を十分透過し、また、第１のアライメントマーク２ａ上にはアライメント光を反射する金属膜が形成されていないことから、アライメントマーク２ａを基準としてアライメントを行っている。
【００４１】
このように、本実施例ではアライメントマーク２ａを基準として露光を行い、第２の配線層４で形成した受け皿４ｂ上に開口を有するレジストパターンを形成した後、このレジストパターンをマスクとして、ドライエッチングにより回路パターン領域に第３の絶縁層５を貫通する第２のスルーホールを形成し、アライメント領域の第３領域の受け皿４ｂ上にも第２のスルーホールを配列したアライメントマーク５ａを形成する。
【００４２】
同様に、第３の絶縁層５上にＴｉ／ＴｉＮ、Ａｌ等の金属膜を堆積した後、前工程で形成した第２のスルーホールからなるアライメントマーク５ａを基準として、回路パターン領域に第３の配線層６を形成すると共に、アライメント領域の第４領域にはその上層に形成するスルーホールからなるアライメントマークの下敷きとなる受け皿６ｂを形成する。そして、第３の配線層６上にシリコン酸化膜等からなる第４絶縁層７を堆積した後、（ｂ）の工程と同様に、第１のアライメントマーク２ａを基準として露光を行い、アライメント領域の第４領域の受け皿６ｂ上に第３のスルーホールを配列したアライメントマーク７ａを形成する。その後、同様の工程を繰り返すことによって図３に示すような複数の配線層が多層に積層された半導体装置が製造される。
【００４３】
ここで、第２乃至第８の絶縁層及び最上層のポリイミド等からなる保護膜のスルーホール形成におけるアライメントに際しても、Ｈｅ−Ｎｅ等のレーザ光、ハロゲン光等のアライメント光は積層された絶縁層を十分透過することを確認している。本願発明者の実験によれば、第６の配線層１２に実験用のアライメントマークを形成し、第７の絶縁層１３のスルーホール形成のためのアライメントを、第１の配線層２で形成したアライメントマーク２ａと上記実験用のアライメントマークとでそれぞれ行い、両者のアライメントの信号強度を比較した。その結果を図５及び図６に示す。
【００４４】
図５及び図６はアライメントマークで反射したアライメント光の強度分布を示す図であり、図５は第７領域に示す第６の配線層１２で形成した実験用のアライメントマークのデータ、図６は第１の配線層２で形成したアライメントマーク２ａのデータである。なお、図の横軸はスクライブ線上の距離、縦軸は反射光の強度を示している。この両者を比較すると、図６ではアライメント光が第２〜第７の６層の絶縁層を通過した後の波形であるにも関わらず、反射光の波形は第７の絶縁層のみを透過した図５の波形とほとんど差異がなく、第１の配線層２で形成したアライメントマーク２ａのみを用いてアライメントを行うことができることが分かる。
【００４５】
この反射光の波形は、透過する絶縁層の材料、膜厚等の条件によって左右されるが、本願発明者は、配線層としてＴｉ／ＴｉＮ、Ａｌを８層積層し、層間絶縁層として膜厚１．３μｍ程度のシリコン酸化膜を堆積し、更に最上層にポリイミドからなる保護膜を堆積した構造の半導体装置の製造においても、第１のアライメントマーク２ａを使用することができることを確認している。
【００４６】
このように、本実施例のアライメントマークを用いた半導体装置の製造方法によれば、第１の配線層２の加工に際して形成したアライメントマーク２ａを用いて、その上層に堆積するすべての絶縁層にスルーホールを形成することができるため、各々の配線層に新たなアライメントマークを形成する必要がなく、従来例に比べてアライメントマークの数を削減することができる。従って、アライメント領域を小さくでき、他のアクセサリや動作確認のためのチェックパターン等を配置することができる。また、従来例のように面積の大きい遮光膜等の金属膜を設ける必要がないため、アライメント領域がスクライブ線に形成されている場合、ダイシング時に金属片が散在することによるショートが発生することはない。上記効果は、配線層を３層以上設ける場合に現れ、更に多層に積層するほど顕著となるが、本願発明者の実験によれば、上記方法を用いて配線層を８層積層した半導体装置を製造することができることを確認している。
【００４７】
なお、本実施例では、配線層の材料としてＴｉ／ＴｉＮ、Ａｌを用い、絶縁層の材料としてシリコン酸化膜を用いた例について記載したが、本発明は上記実施例に限定されるものではなく、配線層としてタングステン等の他の導電材料、絶縁層としてシリコン窒化膜、シリコン酸化膜とシリコン窒化膜の積層膜、ＳＯＧ、他の絶縁材料を用いることもできる。
【００４８】
［実施例２］
次に、本発明の第２の実施例に係るアライメントマークを用いた半導体装置の製造方法について、図７乃至図１０を参照して説明する。図７乃至図１０は、第２の実施例に係る半導体装置の製造方法を工程順に示す断面図であり、アライメントマークが形成されるスクライブ線等のアライメント領域の形状を示す図である。なお、本実施例と前記した第１の実施例との相違点は、アライメントマークの占有面積を更に削減するために、絶縁層のスルーホールを交互に積層して形成していることであり、その他の条件に関しては第１の実施例と同様である。
【００４９】
まず、前記した第１の実施例と同様に、Ｓｉ等の半導体基板上に素子分離絶縁膜、ゲート電極等を形成し、その上にシリコン酸化膜等からなる第１の絶縁層１を１．３μｍ程度の膜厚で堆積する。続いて、Ｔｉ／ＴｉＮ、Ａｌ等の金属膜をそれぞれ７０ｎｍ、４００ｎｍ程度の膜厚で堆積した後、半導体基板に予め形成されたマーク（図示せず）を基準として、回路パターン領域に第１の配線層２を形成すると共に、アライメント領域の第１領域には第１のアライメントマーク２ａを、第２領域には次工程で形成されるスルーホールの下敷きとなる受け皿２ｂを形成する（図７（ａ）参照）。
【００５０】
次に、図７（ｂ）に示すように、第１の配線層２上にシリコン酸化膜等からなる第２の絶縁層３をＣＭＰ法、エッチバック法等で平坦化して１．３μｍ程度の膜厚で形成した後、第１のアライメントマーク２ａを基準として、回路パターン領域に第１のスルーホールを形成すると共に、アライメント領域の第２領域の受け皿２ｂ上に第１のスルーホールをマトリクス状に配列したアライメントマーク３ａを形成する。
【００５１】
続いて、図７（ｃ）、（ｄ）に示すように、第２の絶縁層３上にＡｌ等の金属膜を堆積した後、上記アライメントマーク３ａを基準として露光を行い、回路パターン領域に第２の配線層４を形成すると共に、第３領域にはその上層に形成される第３の絶縁層５のスルーホールの下敷きとなる受け皿４ｂと、第１のスルーホールを迫り出すように蓋４ｃを形成する。
【００５２】
次に、第１の配線層２上に第３の絶縁層５を堆積した後、前記した第１の実施例と同様に、第１の配線層２で形成したアライメントマーク２ａを基準として露光を行い、回路パターン領域に第３の絶縁層５を貫通する第２のスルーホールを形成すると共に、第３領域の受け皿４ｂ上にも第２のスルーホールを配列したアライメントマーク５ａを形成する。その後、第３の絶縁層５上にＡｌ等の金属膜を堆積する（図８（ｅ）、（ｆ）参照）。
【００５３】
続いて、前工程で形成した第２のスルーホールからなるアライメントマーク５ａを基準として第３の配線層６を形成するが、本実施例では、前記した第１の実施例と異なり、第１の配線層で形成した受け皿が配置されたスクライブ線の第２領域に、その上層に形成するスルーホールからなるアライメントマークの下敷きとなる受け皿６ｂを重ねて形成する（図８（ｇ）参照）。
【００５４】
そして、図８（ｈ）に示すように、第３の配線層６上に第４絶縁層７を堆積した後、（ｅ）の工程と同様に、アライメントマーク２ａを基準として露光を行い、パターン回路領域に第３のスルーホールを形成すると共に、アライメント領域の第２領域の受け皿６ｂ上に第３のスルーホールを配列したアライメントマーク７ａを形成する。その後、図９（ｉ）、（ｊ）に示すように、第４の絶縁層７上にＡｌ等の金属膜を堆積した後、アライメントマーク７ａを基準として露光を行い、回路パターン領域に第４の配線層８を形成すると共に、アライメント領域の第３領域にはその上層に形成される第５の絶縁層のスルーホールの下敷きとなる受け皿８ｂと、第３のスルーホールを迫り出すように蓋８ｃを形成する。以下、同様の工程を繰り返すことによって、図１０（ａ）に示すような複数の配線層が多層に積層された半導体装置を製造することができる。
【００５５】
ここで、第３のスルーホールを第１のスルーホール上に重ねて形成しているが、第３のスルーホール下部には受け皿６ｂが形成されているため、スルーホール形成のためのドライエッチングを過剰に行っても、受け皿６ｂがエッチングストッパとなるため、下層の第１のスルーホールと連結することはない。また、第４の配線層８形成のためのアライメントに際して、配線層金属が基板全体を覆っているため、下層の第１のスルーホールからなるアライメントマーク３ａや第１のスルーホール内部に形成された第２の配線層４がアライメントの障害になることもない。
【００５６】
また、複数の絶縁層が積層された状態であっても、アライメントのためのレーザ光は絶縁層を十分透過するため、上層の絶縁層にスルーホールを形成する際のアライメントも第１の配線層２からなるアライメントマーク２ａを基準として行うことができるのは、前記した第１の実施例と同様である。なお、絶縁膜の材質、膜厚によってアライメント光が検出しにくくなる場合には、図１０（ｂ）に示すように、任意の配線層（図では第４の配線層）に予備のアライメントマーク１８を設け、アライメントマーク２ａの代わりに使用することもできる。
【００５７】
このように、本実施例のアライメントマークを用いた半導体装置の製造方法によれば、第１の配線層２の加工に際して形成したアライメントマーク２ａを用いて、その上層に堆積するすべての絶縁層にスルーホールを形成し、また、スルーホールは交互に下層のスルーホールと重なる位置に形成するため、前記した第１の実施例よりも、更にアライメントマークの数及び占有面積を削減することができる。従って、チップサイズを有効に活用することができ、他のアクセサリや動作確認のためのチェックパターン等を配置することができる。
【００５８】
［実施例３］
次に、本発明の第３の実施例に係るアライメントマークを用いた半導体装置の製造方法について、図１１乃至図１４を参照して説明する。図１１乃至図１４は、第３の実施例に係る半導体装置の製造方法を工程順に示す断面図であり、アライメントマークが形成されるスクライブ線領域の形状を示す図である。なお、本実施例と前記した第２の実施例との相違点は、絶縁層のスルーホールを３つの領域に順次積層して形成することであり、その他の条件に関しては第２の実施例と同様である。
【００５９】
まず、前記した第２の実施例と同様に、Ｓｉ等の半導体基板上に第１の絶縁層１と、第１の配線層２、アライメントマーク２ａ及び受け皿２ｂと、第２の絶縁層３及び第１のスルーホールからなるアライメントマーク３ａと、第２の配線層４及び受け皿４ｂと、第３の絶縁層５及び第２のスルーホールからなるアライメントマーク５ａとを形成する（図１１（ａ）乃至図１２（ｅ）参照）。
【００６０】
次に、図１２（ｆ）に示すように、Ｔｉ／ＴｉＮ、Ａｌ等の金属膜をそれぞれ７０ｎｍ、４００ｎｍ程度の膜厚で堆積した後、第２のスルーホールからなるアライメントマーク５ａを基準として第３の配線層６を形成するが、本実施例では、前記した第２の実施例と異なり、アライメント領域の第４領域に、その上層に形成するスルーホールからなるアライメントマークの下敷きとなる受け皿６ｂを形成する（図１２（ｇ）参照）。そして、図１２（ｈ）に示すように、第３の配線層６上に第４の絶縁層７を堆積した後、前記した第１及び第２の実施例と同様に、第１のアライメントマーク１ａを基準として露光を行い、スクライブ線の第４領域の受け皿６ｂ上に第３のスルーホールを配列したアライメントマーク７ａを形成する。
【００６１】
その後、図１３（ｉ）、（ｊ）に示すように、第４の絶縁層７上にＡｌ等の金属膜を堆積した後、上記アライメントマーク７ａを基準として露光を行い、アライメント領域の第２領域にその上層に形成される第４の絶縁層９のスルーホールの下敷きとなる受け皿８ｂと、第３のスルーホールを迫り出すように蓋８ｃを形成する。以下、同様の工程を繰り返すことによって、図１４に示すような複数の配線層が多層に積層された半導体装置を製造することができる。
【００６２】
ここで、本実施例ではスルーホールを３つの領域に順次重ねて形成しているが、その理由は、各々の絶縁層の膜厚によってはスルーホールに形成されるサイドウォールの剥がれを防止するための蓋の凹凸がその上層の受け皿に反映されてスルーホールの形状が乱れる場合があり、このような場合には上下のスルーホール間に挟まれる絶縁層を多くして凹凸の影響を緩和するためである。従って、本実施例のようにスルーホールを形成する領域が３つの場合に限らず、適宜製造条件に合わせて領域を増やすことができる。
【００６３】
また、複数の絶縁層が積層された状態であっても、アライメント光は絶縁層を十分透過するため、上層の絶縁層にスルーホールを形成する際に第１の配線層２で形成したアライメントマーク２ａを基準として行うことができるのは、前記した第１及び第２の実施例と同様である。なお、絶縁膜の材質、膜厚によってアライメント光が検出しにくくなる場合には、第２の実施例と同様に、任意の配線層に予備のアライメントマークを設けてもよい。
【００６４】
このように、本実施例のアライメントマークを用いた半導体装置の製造方法によれば、第１の配線層で形成したアライメントマーク２ａを用いて、その上層に堆積するすべての絶縁層にスルーホールを形成し、また、スルーホールは３つの領域で順次下層のスルーホールと重なる位置に形成するため、各々の配線層に新たなアライメントマークを形成する従来例と比較してアライメントマークの数及び占有面積を削減することができる。
【００６５】
【発明の効果】
以上説明したように、本発明のアライメントマークを用いた半導体装置の製造方法によれば下記記載の効果を奏する。
【００６６】
本発明の第１の効果は、アライメントマークの占有面積を小さくすることによってチップサイズを有効に利用することができるということである。その理由は、第１の配線層で形成したアライメントマークを用いて、その上層に堆積するすべての絶縁層並びに最上層の半導体装置の保護膜となるポリイミド層のスルーホールを形成しているからである。また、絶縁層にスルーホールを形成するに際し、スルーホールからなるアライメントマークを重ね置き、新たな領域にアライメントマークを形成しないからである。
【００６７】
本発明の第２の効果は、スルーホール上の配線層のパターン形成を精度よく行うことができるということである。その理由は、スルーホールの下部領域に下敷きとなる受け皿を設け、スルーホールを受け皿まで貫通させてアライメントマークを形成することにより、アライメントマーク形状のウェハ面内均一性を向上させることができるからである。
【００６８】
また、本発明の第３の効果は、半導体装置の実装時におけるショートの原因となる金属膜片の発生を防止することができるということである。その理由は、下層のアライメントマークからの反射光を防止するための遮光膜を設ける必要がないからである。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係るアライメントマークを用いた半導体装置の製造方法を示す工程断面図であり、アライメントマーク領域の断面を示す図である。
【図２】本発明の第１の実施例に係るアライメントマークを用いた半導体装置の製造方法を示す工程断面図であり、アライメントマーク領域の断面を示す図である。
【図３】本発明の第１の実施例に係るアライメントマークを用いた半導体装置の製造方法を示す工程断面図であり、アライメントマーク領域の断面を示す図である。
【図４】本発明の第１の実施例に係るアライメントマークの構成を示す平面図である。
【図５】本発明の第１の実施例に係るアライメントマークを用いたアライメント光の反射強度を示す図である。
【図６】本発明の第１の実施例に係るアライメントマークを用いたアライメント光の反射強度を示す図である。
【図７】本発明の第２の実施例に係るアライメントマークを用いた半導体装置の製造方法を示す工程断面図であり、アライメントマーク領域の断面を示す図である。
【図８】本発明の第２の実施例に係るアライメントマークを用いた半導体装置の製造方法を示す工程断面図であり、アライメントマーク領域の断面を示す図である。
【図９】本発明の第２の実施例に係るアライメントマークを用いた半導体装置の製造方法を示す工程断面図であり、アライメントマーク領域の断面を示す図である。
【図１０】本発明の第２の実施例に係るアライメントマークを用いた半導体装置の製造方法を示す工程断面図であり、アライメントマーク領域の断面を示す図である。
【図１１】本発明の第３の実施例に係るアライメントマークを用いた半導体装置の製造方法を示す工程断面図であり、アライメントマーク領域の断面を示す図である。
【図１２】本発明の第３の実施例に係るアライメントマークを用いた半導体装置の製造方法を示す工程断面図であり、アライメントマーク領域の断面を示す図である。
【図１３】本発明の第３の実施例に係るアライメントマークを用いた半導体装置の製造方法を示す工程断面図であり、アライメントマーク領域の断面を示す図である。
【図１４】本発明の第３の実施例に係るアライメントマークを用いた半導体装置の製造方法を示す工程断面図であり、アライメントマーク領域の断面を示す図である。
【図１５】第１の従来例のアライメントマークを用いた半導体装置の製造方法を示す工程断面図である。
【図１６】第１の従来例のアライメントマークを用いた半導体装置の製造方法を示す工程断面図である。
【図１７】第２の従来例のアライメントマークを用いた半導体装置の製造方法を示す工程断面図である。
【図１８】第２の従来例のアライメントマークを用いた半導体装置の製造方法を示す工程断面図である。
【図１９】第２の従来例のアライメントマークを用いた半導体装置の製造方法を示す工程断面図である。
【符号の説明】
１ 第１の絶縁層
２ 第１の配線層
２ａ アライメントマーク（第１配線層）
２ｂ、４ｂ、６ｂ 受け皿
２ｃ、４ｃ、６ｃ 蓋
２ｄ、４ｄ、６ｄ 遮光膜
３ 第２の絶縁層
３ａ アライメントマーク（第１スルーホール）
４ 第２の配線層
４ａ アライメントマーク（第１配線層）
５ 第３の絶縁層
５ａ アライメントマーク（第２スルーホール）
６ 第３の配線層
６ａ アライメントマーク（第３配線層）
７ 第４の絶縁層
７ａ アライメントマーク（第３スルーホール）
８ 第４の配線層
８ａ アライメントマーク（第４配線層）
９ 第５の絶縁層
９ａ アライメントマーク（第４スルーホール）
１０ 第５の配線層
１１ 第６の絶縁層
１２ 第６の配線層
１３ 第７の絶縁層
１５ 第８の絶縁層
１６ 第８の配線層
１７ 保護膜
１８ 予備のアライメントマーク
Claims (10)
- 配線層と絶縁層とを交互に積層し、各々の層の位置合わせを所定のアライメント領域に設けたアライメントマークを用いて行う多層配線構造の半導体装置の製造方法において、
前記配線層を形成するに際し、該配線層直下の前記絶縁層に設けたスルーホールが配列されたアライメントマークを用いて位置合わせを行い、
各々の前記絶縁層にスルーホールを形成するに際し、最下層の前記配線層に設けたアライメントマークを用いて位置合わせを行い、
前記配線層を形成するに際し、該配線層直下の前記絶縁層に設けた前記アライメントマークの各スルーホール内壁から前記配線層が迫り出して凸部が形成されるように、前記配線層のエッチングを行うことを特徴とする半導体装置の製造方法。 - 前記配線層を形成するに際し、該配線層直上の前記絶縁層に設ける前記アライメントマークの各スルーホールが形成される位置に、少なくとも前記スルーホール底部の外形より大きい形状の、前記配線層からなる受け皿を配設することを特徴とする請求項１記載の半導体装置の製造方法。
- 各々の前記絶縁層に形成する前記アライメントマークを、前記所定のアライメント領域内の２又は３の領域に順次形成し、基板の法線方向から見て、各々の領域の前記アライメントマークを相重なるように配置することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
- 前記絶縁層がシリコン酸化膜又はポリイミドからなり、前記配線層を少なくとも３層以上形成する、請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
- 前記アライメントマークをスクライブ線領域に設ける、請求項１乃至４のいずれか一項に記載の半導体装置の製造方法。
- 配線層と絶縁層とが交互に積層され、所定のアライメント領域に設けたアライメントマークを用いて各々の層が位置合わせされる多層配線構造の半導体装置において、
各々の前記絶縁層にはスルーホールが配列されたアライメントマークを有し、
基板側から数えて２層目以降の前記配線層には、該配線層直上の前記絶縁層の位置合わせに用いるアライメントマークが形成されておらず、
各々の前記絶縁層に形成される前記アライメントマークの各スルーホール上部外縁に、前記絶縁層直上の配線層からなり、前記スルーホールから迫り出すように形成された凸部を有することを特徴とする半導体装置。 - 各々の前記絶縁層に形成される前記アライメントマークの各スルーホール下部に、該絶縁層直下の前記配線層からなる受け皿を有し、該受け皿が、基板の法線方向から見て、少なくとも前記のスルーホール底部の外形よりも大きい形状で形成されていることを特徴とする請求項６記載の半導体装置。
- 各々の前記絶縁層に形成する前記アライメントマークが、前記所定のアライメント領域内の２または３の領域に順次形成され、基板の法線方向から見て、各々の領域の前記アライメントマークが相重なるように配置されていることを特徴とする請求項６又は７に記載の半導体装置。
- 前記絶縁層がシリコン酸化膜又はポリイミドからなり、前記配線層を少なくとも３層以上有する請求項６乃至８のいずれか一項に記載の半導体装置。
- 前記アライメントマークがスクライブ線領域に形成されている、請求項６乃至９のいずれか一項に記載の半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000176249A JP4504515B2 (ja) | 2000-06-13 | 2000-06-13 | 半導体装置及びその製造方法 |
| US09/877,179 US6514851B2 (en) | 2000-06-13 | 2001-06-11 | Method of fabrication of multilayer semiconductor wiring structure with reduced alignment mark area |
| EP01114247A EP1164639B1 (en) | 2000-06-13 | 2001-06-12 | Alignment marks for manufacturing semiconductor device |
| KR1020010033253A KR20010112104A (ko) | 2000-06-13 | 2001-06-13 | 반도체장치 및 그 제조방법 |
| US10/281,236 US6617669B2 (en) | 2000-06-13 | 2002-10-28 | Multilayer semiconductor wiring structure with reduced alignment mark area |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000176249A JP4504515B2 (ja) | 2000-06-13 | 2000-06-13 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001358048A JP2001358048A (ja) | 2001-12-26 |
| JP4504515B2 true JP4504515B2 (ja) | 2010-07-14 |
Family
ID=18677989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000176249A Expired - Fee Related JP4504515B2 (ja) | 2000-06-13 | 2000-06-13 | 半導体装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6514851B2 (ja) |
| EP (1) | EP1164639B1 (ja) |
| JP (1) | JP4504515B2 (ja) |
| KR (1) | KR20010112104A (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6054379A (en) * | 1998-02-11 | 2000-04-25 | Applied Materials, Inc. | Method of depositing a low k dielectric with organo silane |
| JP2005109145A (ja) * | 2003-09-30 | 2005-04-21 | Toshiba Corp | 半導体装置 |
| WO2005106929A1 (ja) * | 2004-04-27 | 2005-11-10 | Fujitsu Limited | 半導体ウェハ及びその製造方法 |
| JP4373874B2 (ja) * | 2004-08-04 | 2009-11-25 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置、半導体基板 |
| JP4168344B2 (ja) * | 2004-09-27 | 2008-10-22 | セイコーエプソン株式会社 | 露光マスクの位置合わせ方法、及び薄膜素子基板の製造方法 |
| US7288836B2 (en) * | 2005-08-29 | 2007-10-30 | United Microelectronics Corp. | Stacked alignment mark and method for manufacturing thereof |
| US20070167056A1 (en) * | 2006-01-17 | 2007-07-19 | Universal Scientific Industrial Co., Ltd. | Multi-layer printed circuit board, and method for detecting errors in laminating order of layers thereof |
| WO2007086511A1 (ja) * | 2006-01-30 | 2007-08-02 | Nikon Corporation | 処理条件決定方法及び装置、表示方法及び装置、処理装置、測定装置及び露光装置、基板処理システム、並びにプログラム及び情報記録媒体 |
| JP4240044B2 (ja) | 2006-03-22 | 2009-03-18 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP4712641B2 (ja) * | 2006-08-09 | 2011-06-29 | 富士通セミコンダクター株式会社 | 半導体ウエハとその試験方法 |
| JP5425363B2 (ja) * | 2006-11-28 | 2014-02-26 | ルネサスエレクトロニクス株式会社 | 半導体装置、及び表示装置 |
| US7932157B2 (en) * | 2007-06-30 | 2011-04-26 | Sandisk Corporation | Test structure formation in semiconductor processing |
| US7830028B2 (en) * | 2007-06-30 | 2010-11-09 | Sandisk Corporation | Semiconductor test structures |
| US7998640B2 (en) | 2007-06-30 | 2011-08-16 | Sandisk Corporation | Mask reuse in semiconductor processing |
| JP4967904B2 (ja) * | 2007-07-31 | 2012-07-04 | 富士電機株式会社 | 半導体装置 |
| US8115113B2 (en) * | 2007-11-30 | 2012-02-14 | Ibiden Co., Ltd. | Multilayer printed wiring board with a built-in capacitor |
| JP5259211B2 (ja) * | 2008-02-14 | 2013-08-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2009277719A (ja) * | 2008-05-12 | 2009-11-26 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| US9076798B2 (en) | 2009-05-11 | 2015-07-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dicing structures for semiconductor substrates and methods of fabrication thereof |
| CN103019052B (zh) * | 2011-09-23 | 2015-10-21 | 中芯国际集成电路制造(北京)有限公司 | 光刻对准标记以及包含其的掩模板和半导体晶片 |
| JP5382096B2 (ja) * | 2011-11-28 | 2014-01-08 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| KR101332858B1 (ko) * | 2012-03-09 | 2013-11-22 | 앰코 테크놀로지 코리아 주식회사 | 멀티 스택 다이의 정렬 인식 장치 |
| US9006584B2 (en) * | 2013-08-06 | 2015-04-14 | Texas Instruments Incorporated | High voltage polymer dielectric capacitor isolation device |
| JP6300301B2 (ja) * | 2013-11-20 | 2018-03-28 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2017053999A (ja) * | 2015-09-09 | 2017-03-16 | 株式会社東芝 | 半導体装置および検査パターン配置方法 |
| CN106597818B (zh) * | 2015-10-19 | 2018-09-14 | 无锡华润上华科技有限公司 | 对位标记、形成对位标记的方法及半导体器件 |
| KR102563921B1 (ko) | 2016-02-02 | 2023-08-04 | 삼성전자 주식회사 | 반도체 소자 |
| WO2018125079A1 (en) * | 2016-12-28 | 2018-07-05 | Intel Corporation | Systems, methods and devices for creating alignment features or registration features |
| US11114407B2 (en) * | 2018-06-15 | 2021-09-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated fan-out package and manufacturing method thereof |
| KR20220088538A (ko) | 2020-12-18 | 2022-06-28 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08274017A (ja) * | 1995-03-29 | 1996-10-18 | Seiko Epson Corp | 露光方法及び露光装置 |
| JPH09232207A (ja) * | 1996-02-23 | 1997-09-05 | Fujitsu Ltd | アライメント・マークの形成方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3297473B2 (ja) * | 1992-07-31 | 2002-07-02 | キヤノン株式会社 | 半導体装置の製造方法 |
| JPH0766200A (ja) * | 1993-08-24 | 1995-03-10 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5545593A (en) * | 1993-09-30 | 1996-08-13 | Texas Instruments Incorporated | Method of aligning layers in an integrated circuit device |
| JP3420391B2 (ja) * | 1995-06-20 | 2003-06-23 | キヤノン株式会社 | 電気回路基板におけるアライメントマーク構造 |
| US5976971A (en) * | 1995-07-19 | 1999-11-02 | Ricoh Company, Ltd. | Fabrication process of a semiconductor device having an interconnection structure |
| JPH09270465A (ja) * | 1995-07-19 | 1997-10-14 | Ricoh Co Ltd | 半導体装置の製造方法 |
| US5834845A (en) * | 1995-09-21 | 1998-11-10 | Advanced Micro Devices, Inc. | Interconnect scheme for integrated circuits |
| US6307273B1 (en) * | 1996-06-07 | 2001-10-23 | Vanguard International Semiconductor Corporation | High contrast, low noise alignment mark for laser trimming of redundant memory arrays |
| US5933744A (en) * | 1998-04-02 | 1999-08-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Alignment method for used in chemical mechanical polishing process |
| JPH11354415A (ja) * | 1998-06-10 | 1999-12-24 | Matsushita Electron Corp | アライメントマークの形成方法、アライメント方法、半導体装置の製造方法及び露光装置 |
| US6248484B1 (en) * | 1999-06-25 | 2001-06-19 | Chartered Semiconductor Manufacturing Ltd. | Hybrid alignment marks for optimal alignment of three-dimensional layers |
| JP2001083688A (ja) * | 1999-07-13 | 2001-03-30 | Matsushita Electronics Industry Corp | フォトマスク、レジストパターンの形成方法、アライメント精度計測方法及び半導体装置の製造方法 |
| US6261918B1 (en) * | 1999-10-04 | 2001-07-17 | Conexant Systems, Inc. | Method for creating and preserving alignment marks for aligning mask layers in integrated circuit manufacture |
| JP2001210571A (ja) * | 2000-01-25 | 2001-08-03 | Daido Steel Co Ltd | アライメントマークの形成方法 |
| JP2002025899A (ja) * | 2000-07-10 | 2002-01-25 | Oki Electric Ind Co Ltd | アライメントマークおよびアライメント方法 |
-
2000
- 2000-06-13 JP JP2000176249A patent/JP4504515B2/ja not_active Expired - Fee Related
-
2001
- 2001-06-11 US US09/877,179 patent/US6514851B2/en not_active Expired - Fee Related
- 2001-06-12 EP EP01114247A patent/EP1164639B1/en not_active Expired - Lifetime
- 2001-06-13 KR KR1020010033253A patent/KR20010112104A/ko not_active Application Discontinuation
-
2002
- 2002-10-28 US US10/281,236 patent/US6617669B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08274017A (ja) * | 1995-03-29 | 1996-10-18 | Seiko Epson Corp | 露光方法及び露光装置 |
| JPH09232207A (ja) * | 1996-02-23 | 1997-09-05 | Fujitsu Ltd | アライメント・マークの形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010050437A1 (en) | 2001-12-13 |
| EP1164639A3 (en) | 2007-07-18 |
| EP1164639A2 (en) | 2001-12-19 |
| US20030057452A1 (en) | 2003-03-27 |
| KR20010112104A (ko) | 2001-12-20 |
| US6617669B2 (en) | 2003-09-09 |
| JP2001358048A (ja) | 2001-12-26 |
| EP1164639B1 (en) | 2012-08-08 |
| US6514851B2 (en) | 2003-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4504515B2 (ja) | 半導体装置及びその製造方法 | |
| US4916514A (en) | Integrated circuit employing dummy conductors for planarity | |
| TW202223418A (zh) | 半導體元件的測試方法 | |
| JP2000012431A (ja) | 半導体装置およびその製造方法 | |
| US6555922B1 (en) | IC bonding pad combined with mark or monitor | |
| KR100306705B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP3004313B2 (ja) | 半導体装置の製造方法 | |
| JP6548825B2 (ja) | 半田パッド、半田パッドを含む半導体チップ及びその形成方法 | |
| JPH05102322A (ja) | 半導体装置の製造方法 | |
| JP3243913B2 (ja) | 半導体装置のダミーパッド構造 | |
| JP4342202B2 (ja) | アライメントマークの形成方法およびそれを用いた半導体装置の製造方法 | |
| JPH09199588A (ja) | 半導体装置の製造方法 | |
| JPH11224850A (ja) | 重ね合わせ測定用マークを有する半導体装置及びその製造方法 | |
| KR0155837B1 (ko) | 반도체 장치의 패드 및 그 제조방법 | |
| JPH0621240A (ja) | 半導体装置の配線接続構造及びその製造方法 | |
| JPH0290511A (ja) | 半導体装置 | |
| KR100243002B1 (ko) | 반도체 소자의 금속배열키를 이용한 금속배선방법 | |
| JPH0340449A (ja) | 集積回路を有する半導体装置 | |
| JPH1167620A (ja) | アライメントマークを有する半導体装置 | |
| JP2839007B2 (ja) | 半導体装置及びその製造方法 | |
| KR100480590B1 (ko) | 프로빙을 위한 패드를 갖는 반도체소자 및 그 제조방법 | |
| JPH09186221A (ja) | 半導体ウエハの位置合わせ用マーク構造及びその製造方法 | |
| JPH06208994A (ja) | 半導体装置およびその製造方法 | |
| KR100505567B1 (ko) | 반도체장치의리던던시셀과그제조방법 | |
| KR100576414B1 (ko) | 반도체 소자의 랜딩 비아 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070517 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100305 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100423 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |