JP2002025899A - アライメントマークおよびアライメント方法 - Google Patents

Abstract

(57)【要約】 【課題】 電気特性にばらつきのない均質な半導体集積
回路を得る。 【解決手段】 新たなパターニング工程で、単一のパタ
ーニング工程で形成された整合用マークを採用する従来
技術とは異なり、相互に異なるパターニング工程で形成
された複数の整合用マーク２０ａ−２、２０ｂ−２およ
び２０ｃ−１をアライメント修正に採用する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路の
ような半導体装置の製造に用いられる露光装置で使用す
るのに好適なアライメントマークおよびアライメント方
法に関する。

【０００２】

【従来の技術】半導体集積回路の製造技術の１つに、ホ
トリソグラフィ技術がある。これによれば、半導体基板
上に被加工層を形成した後、感光性のホトレジスト膜が
形成される。このホトレジスト膜は、所望のパターンを
有するホトマスクを用いて、露光装置により、選択的に
露光を受けた後、現像処理によるパターニングを受ける
ことにより、ホトマスクに対応した形状に成形され、こ
のパターニングを受けたホトレジスト膜をエッチングマ
スクとして、被加工層が選択的なエッチング処理を受け
る。このエッチング処理により半導体基板上の前記被加
工層は、パターニングを受け、これにより被加工層で所
望の回路構成部分が形成され、これらのパターニング工
程の繰り返しによって形成される積層構造により、集積
回路が形成される。

【０００３】ところで、このようなホトリソグラフィ技
術では、ある被加工層のパターニング工程で、下層の構
成部分との整合性を図るために、下層に形成された整合
用マークを基準に、これと新たなパターニングのための
パターン投影のずれが修正されている。このような整合
用マークは、アライメントマークと称されており、下地
となる下層のパターニング工程で該下層に形成されるス
リット溝のような凹部あるいは突起のような凸部で形成
されている。前記した被加工層への新たなパターン投影
に際しては、例えば被加工層上に現れる前記アライメン
トマークに対応した凹凸形状を光学的に測定し、このア
ライメントマークからの前記パターン投影の位置のずれ
がマーク座標のずれとして算出され、この算出結果に基
づいて、適正位置へのアライメント修正が施されてい
る。

【０００４】従来の前記アライメント修正方法では、前
記した新たなパターニング工程で参照されるアライメン
トマークは、積層を形成する多数のパターニング工程で
それぞれに形成された多数のマークのうち、選択された
単一のパターニング工程で形成されたアライメントマー
クが採用されている。そのため、新たなパターニング工
程で形成される回路構成部分と、参照の対象となったア
ライメントマークが形成された層で構成された回路構成
部分との整合性は、満足するが、この参照の対象となっ
たアライメントマークが形成された層以外の層、例えば
参照の対象となった層よりもさらに下または上にある層
で形成された構成部分との整合性は、考慮の対象から外
れていた。

【０００５】また、各アライメントマーク自体に誤差を
含むことから、個々のアライメントマークの誤差による
ばらつきを相殺すべく、参照の対象となる層に形成され
た複数のアライメントマークに基づいて、新たなパター
ニング工程でのアライメント修正が試みられている。

【０００６】

【発明が解決しようとする課題】しかしながら、いずれ
にしても、新たなパターニング工程でのアライメント修
正で参照されるアライメントマークは、選択された層に
それぞれが同一工程で形成されたアライメントマークが
採用されている。そのため、パターニング工程で形成さ
れる新たな構成部分と、このパターニング工程で参照の
対象となったアライメントマークが形成された層で構成
された構成部分との整合性については、満足する結果を
得ることができるが、その他の層で形成された他の構成
部分との間での整合性の欠損から、所定の電気特性を達
成し得ない事態が生じる恐れがあり、このことから、電
気特性にばらつきのない均質な半導体集積回路を得るこ
とができるアライメント技術が望まれていた。

【０００７】

【課題を解決するための手段】本発明は、以上の点を解
決するために、基本的には、新たなパターニング工程
で、単一のパターニング工程で形成された整合用マーク
を採用する従来技術とは異なり、相互に異なるパターニ
ング工程で形成された複数の整合用マークをアライメン
ト修正に採用することを特徴とする。

【０００８】〈構成〉本発明に係るアライメントマーク
は、半導体基板上に順次積層される電気回路部分を形成
するためのホトリソグラフィ技術のパターニング工程に
際して、パターンの投影位置の整合のために、パターン
投影位置の検出に用いられるアライメントマークであっ
て、前記パターニング工程を受ける層よりも下方の層で
の相互に異なるパターニング工程のそれぞれに関連して
形成されかつ前記パターン投影の投影位置の修正に用い
るマーク座標の検出のための光学的測定で一括的に観測
可能の複数の整合用マークの集合体からなることを特徴
とする。

【０００９】前記マーク集合体の前記各マークは、同一
層に複数の異なるパターニング工程が施されるとき、こ
の同一層のそれぞれのパターニング工程で形成される複
数の整合用マークで構成できる。またこれに代えて、相
互に異なる層に形成された整合用マークを用いることが
できる。

【００１０】また、本発明に係るアライメント方法は、
半導体基板上に順次積層される電気回路部分を形成する
ためのホトリソグラフィ技術を用いて、各パターニング
工程で各層毎に整合用マークを形成し、さらに上層の電
気回路部分のためのパターニング工程のパターン投影で
のパターン投影位置の整合のために、相互に異なる前記
パターニング工程で形成された複数の前記整合用マーク
を光学的に一括的に測定し、その測定データから前記パ
ターン投影位置に関するマーク座標を求め、得られたマ
ーク座標に基づいて、投影パターンを整合位置に修正す
ることを特徴とする。前記マーク座標には、それぞれの
整合用マークの座標の算術平均値を採用することができ
る。

【００１１】

【発明の実施の形態】以下、本発明を図示の実施の形態
について詳細に説明する。 〈具体例〉図１は、本発明に係るアライメント方法を実
施するのに好適な露光装置を概略的に示す。露光装置１
０は、図示の例では、基板となる半導体ウエハ１１上に
多数の集積回路を構成する電気回路部分のためのパター
ンを投影するステッパからなる。露光装置１０は、露光
を受ける半導体ウエハ１１を支持するためのチャック１
０ａを備える。チャック１０ａ上に適正な姿勢で半導体
ウエハ１１が配置されると、従来よく知られているよう
に、半導体ウエハ１１は、例えば負圧により、チャック
１０ａに保持される。

【００１２】チャック１０ａ上に半導体ウエハ１１が保
持されると、グローバルアライメントと称される粗調整
により、チャック１０ａが、例えば保持面に平行なＸ軸
およびＹ軸に沿って移動され、これにより、露光装置１
０の本体１０ｂに対する半導体ウエハ１１の位置が粗調
整を受ける。

【００１３】ステッパからなる露光装置１０では、半導
体ウエハ１１は、この後、ショットと称される露光によ
り、複数の集積回路領域すなわちチップ領域が、順次、
照射を受ける。この各ショットでは、半導体ウエハ１１
の各チップ領域が、本体１０ｂに設けられたホトマスク
１２を通して、光源１３からの照射光を受ける。

【００１４】半導体ウエハ１１へのショットに先立ち、
微調整であるファインアライメントと称される各ショッ
ト領域毎の正確な位置合わせのために、ショット領域毎
におけるそれぞれのアライメント情報が検出される。こ
のファインアライメントのためのアライメント情報を得
るために、露光装置１０の本体１０ｂには、光学装置１
４と、該光学装置により得られた画像から電気信号を得
るための電気処理回路１５および演算回路１６が設けら
れている。

【００１５】他方、ショットを受ける半導体ウエハ１１
には、ショット領域毎に、アライメントマーク２０（２
０ａ−２、２０ｂ−２および２０ｃ−１）が設けられて
いる。

【００１６】図１に示す例では、ショットでの照射を受
ける半導体ウエハ１１には、活性領域１８ａ、第１のゲ
ート１８ｂおよび第２のゲート１８ｃがそれぞれの回路
部分として形成されており、それぞれの回路部分１８
ａ、１８ｂおよび１８ｃが層間絶縁膜と称される絶縁層
１９ａを介して、積層状に形成されている。

【００１７】これら各回路部分１８ａ、１８ｂおよび１
８ｃは、従来よく知られたホトリソグラフィ技術を用い
て形成されている。半導体ウエハ１１内に活性領域１８
ａを形成するとき、これと同時的に、活性領域１８ａが
形成された層である半導体ウエハ１１の表面には、例え
ば活性領域１８ａを規定するマスクの一部を利用して、
ウエハ表面に凸状の酸化部分が形成されることにより、
この凸部からなる整合用マーク２０ａが付される。この
整合用マーク２０ａは、従来よく知られているように、
半導体ウエハ１１上の活性領域１８ａの形成に使用した
ホトマスクにより規定されることから、活性領域１８ａ
の位置を特定する情報を与える。

【００１８】また、ゲート１８ｂは、半導体ウエハ１１
表面の図示しないゲート酸化膜上を覆うゲート層に、ホ
トリソグラフィで形成されるマスクを用いた選択エッチ
ング処理を施すことにより、前記ゲート層の残存部で形
成されるが、そのホトマスクのためのアライメントで、
活性領域１８ａの位置を特定する整合用マーク２０ａが
用いられる。このアライメントでは、例えば誤差Δ１が
許容されている。ゲート１８ｂの形成工程では、前記ホ
トマスクにより、ゲート１８ｂのための前記ゲート層の
残存部からなる凸部により、半導体ウエハ１１上には、
ゲート１８ｂの位置情報を与える整合用マーク２０ｂが
形成される。

【００１９】ゲート１８ｂの形成後、該ゲートを覆う絶
縁層１９ａが形成される。この絶縁層１９ａの表面に
は、下層たる半導体ウエハ１１の表面に形成された整合
用マーク２０ａおよび２０ｂに対応した凸部２０ａ−１
および２０ｂ−１が形成される。 さらに、絶縁層１９
ａ上には、前記ゲート１８ｂにおけると同様な工程によ
り、整合用マーク２０ａまたは２０ｂを用いて、許容さ
れる誤差Δ２の範囲内で、ゲート１８ｃが形成される。
従って、絶縁層１９ａ上には、凸部２０ａ−１および２
０ｂ−１に加えて、ゲート１８ｂの位置情報を与える新
たな整合用マーク２０ｃが形成される。

【００２０】第２のゲート１８ｃの形成後、このゲート
１８ｃを覆う前記したと同様な絶縁層１９ｂが形成され
る。この絶縁層１９ｂの表面には、凸部２０ａ−１およ
び２０ｂ−１および整合用マーク２０ｃに対応した凸部
２０ａ−２、２０ｂ−２および２０ｃ−１が形成され
る。

【００２１】この絶縁層１９ｂ上に、新たな回路部分と
して、第３のゲート１８ｄを形成すべく、絶縁層１９ｂ
上には、新たなゲート層１８′が形成される。このゲー
ト層１８′の不要部分を除去してゲート１８ｄを形成す
べく、このゲート層１８′を覆うフォトレジスト２１が
形成される。

【００２２】このフォトレジスト２１の所定箇所にホト
マスク１２を用いて、所望のパターンを照射し、これに
現像処理を施すことにより、所望のレジストマスク２１
ａが形成される。このマスク２１ａを用いた選択エッチ
ング処理により、不要部分が除去され、これにより、マ
スク２１ａに対応した回路部分１８ｄが形成され、該回
路部分のためのパターニング工程が終了する。

【００２３】この回路部分１８ｄを得るための前記した
ホトマスク１２のアライメントに際し、フォトレジスト
２１の直下に形成された一組の凸部（２０ａ−２、２０
ｂ−２および２０ｃ−１）からなるアライメントマーク
２０が用いられる。

【００２４】すなわち、ホトマスク１２のアライメント
に際し、光学装置１４により、フォトレジスト２１上の
前記したアライメントマーク２０（２０ａ−２、２０ｂ
−２および２０ｃ−１）領域を含む所定領域２２の画像
が得られる。図２は、その画像の一例を平面図で示す。
各凸部すなわちマーク２０ａ−２、２０ｂ−２および２
０ｃ−１の画像は、フォトレジスト２１と絶縁層１９ｂ
との界面からの正反射光を捉える明視野光学系またはフ
ォトレジスト２１と絶縁層１９ｂとの界面からの回折光
を捉える暗視野光学系のいずれか一方を採用することが
できる。

【００２５】この光学装置１４により捉えられた画像の
光学的情報は、光−電気変換処理回路１５に送られる。
この変換処理回路１５は、光学装置１４からの情報を例
えば図３に示されているように、各マーク２０ａ−２、
２０ｂ−２および２０ｃ−１の幅方向に一致するＸ軸方
向の光強度に対応した電圧信号として、演算回路１６に
出力する。図３は、明視野光学系を取り扱った例を示
す。

【００２６】演算回路１６は、図３に示した変換処理回
路１５の出力信号から、所定の閾値（ＳＨ）を越える電
圧波形のそれぞれのピーク値である各波形の中点位置を
それぞれのＸ座標（Ｘ１，Ｘ２，Ｘ３）として算出し、
さらに、各Ｘ座標（Ｘ１，Ｘ２，Ｘ３）の算術平均値
（Ｘ１＋Ｘ２＋Ｘ３）／３をそのショット領域について
のマーク座標として、算出する。ここで、Ｘ座標の原点
はチャック１０ａのウエハＸＹステージ上の任意の点、
例えばウエハ中心である。

【００２７】演算回路１６により求められた前記したマ
ーク座標（Ｘ１＋Ｘ２＋Ｘ３）／３をアライメント情報
として、このアライメント情報に基づいて、当該ショッ
ト領域におけるホトマスク１２を用いたショットについ
ての微調整のための情報が得られる。

【００２８】より詳細に説明すると、この微調整のため
に、前記したＸ軸方向のマーク座標（Ｘ１＋Ｘ２＋Ｘ
３）／３に加えて、前記したと同様な手順により、Ｙ軸
方向でのマーク座標（Ｙ１＋Ｙ２＋Ｙ３）／３が求めら
れる。ここで、Ｙ座標の原点も、Ｘ座標と同様に、例え
ばウエハ中心である。これらのマーク座標の情報から、
従来よく知られているように、半導体ウエハ１１の伸
縮、半導体ウエハ１１の回転姿勢、各ショット領域のＸ
軸およびＹ軸の直交度についての誤差成分が求められ
る。

【００２９】パターニング工程では、前記した誤差成分
を解消すべく、ショット毎にチャック１０ａが、所定の
許容誤差で、その姿勢および位置の微調整を受ける。図
１には、Ｘ軸方向の誤差の許容量がΔ３で示されてい
る。

【００３０】本発明に係る前記アライメント方法では、
上層となる第３のゲート１８ｄのためのアライメントに
際し、フォトレジスト２１直下のアライメントマーク２
０（２０ａ−２、２０ｂ−２および２０ｃ−１）が用い
られ、これらの情報に基づいて、チャック１０ａの微調
整が行われる。

【００３１】このアライメントマーク２０（２０ａ−
２、２０ｂ−２および２０ｃ−１）のうち、第１のマー
ク２０ａ−２は、半導体ウエハ１１上に活性領域１８ａ
を形成する工程で、前記したとおり、この活性領域１８
ａの位置情報を与える整合用マーク２０ａに対応して形
成される。また、第２のマーク２０ｂ−２は、第１のゲ
ート１８ｂを形成する工程で、前記したとおり、このゲ
ート１８ｂの位置情報を与える整合用マーク２０ｂに対
応して形成される。さらに、第３のマーク２０ｃ−１
は、第２のゲート１８ｃを形成する工程で、前記したと
おり、このゲート１８ｃの位置情報を与える整合用マー
ク２０ｃに対応して形成される。

【００３２】従って、前記したとおり、アライメントマ
ーク２０を構成する各整合用マーク（２０ａ−２、２０
ｂ−２および２０ｃ−１）からマーク座標を求め、この
マーク座標に基づいて第３のゲート１８ｄのためのアラ
イメント修正を施すことにより、第３のゲート１８ｄの
ためのパターン投影位置は、下地となる活性領域１８
ａ、第１のゲート１８ｂおよび第２のゲート１８ｃのそ
れぞれとの位置関係で、修正を受けることとなる。その
結果、第３のゲート１８ｄは、それぞれが異なるパター
ニング工程で形成された各回路構成部分１８ａ〜１８ｃ
との位置関係のずれを確実に所定の誤差範囲内に抑える
ことができ、これにより半導体ウエハ１１で形成される
多数の集積回路チップの電気特性のばらつきの発生が抑
制される。

【００３３】これに対し、従来方法では、あるパターニ
ング工程で、例えばその直下の層の単一のパターニング
工程で形成されるアライメントマークのみが参照される
ことから、この両パターニング工程間相互の誤差がそれ
ぞれの許容範囲（Δ１、Δ２およびΔ３）内にあって
も、それらが同一方向のずれであると、最下層の構成部
分１８ａと、最上層の構成部分１８ｄとの間に生ずる位
置のずれは、極めて大きく（Δ１＋Δ２＋Δ３）なる。

【００３４】他方、本発明によれば、前記したとおり、
複数のパターニング工程での修正用マークを用いてアラ
イメント修正が施されることから、両構成部分１８ａお
よび１８ｄとの間にあっても、従来のように大きなずれ
が生じることはない。

【００３５】図１に沿って説明したとおり、光学装置１
４の光学情報が光−電気変換処理回路１５に電気信号に
変換されるが、例えば図４に示されているように、この
電気信号の各マーク２０ａ−２、２０ｂ−２および２０
ｃ−１に対応したピーク値が閾値（ＳＨ）を越えない場
合、例えばゲインコントロールを用いて、図中波線で示
すとおり、それぞれのピーク値がほぼ同一となるよう
に、電気信号を増幅し、この増幅された電気信号から、
前記マーク座標（Ｘ１＋Ｘ２＋Ｘ３）／３を求めること
が望ましい。

【００３６】また、図３および図４には、明視野光学系
の光学装置１４から得られた光学情報により得られた電
気信号の例を示したが、光学装置１４として暗視野光学
系が用いられたとき、図５に示されているように、光−
電気変換処理回路１５からは極性を反転した電気信号が
得られる。

【００３７】各パターニング工程で形成される整合用マ
ーク２０ａ、２０ｂおよび２０ｃが凸部からなり、これ
に対応する各整合用マーク２０ａ−２、２０ｂ−２およ
び２０ｃ−１も凸部からなる例を示したが、これらを従
来よく知られたエッチング溝のような凹部で構成するこ
とができる。

【００３８】前記したところでは、アライメントマーク
２０として、整合用マーク２０ａ、２０ｂおよび２０ｃ
に対応して絶縁層１９ｂの表層に形成される各マーク２
０ａ−２、２０ｂ−２および２０ｃ−１を用いる例を示
した。絶縁層１９ａ、絶縁層１９ｂおよびフォトレジス
ト２１が、透光性を有することにより、光学装置１４に
より整合用マーク２０ａ、２０ｂおよび２０ｃの透視が
可能であれば、これら整合用マーク２０ａ、２０ｂおよ
び２０ｃをアライメントマーク２０として直接的に観察
することができる。

【００３９】さらに、ゲート１８ｃのパターニング工程
におけるアライメント修正においても、整合用マーク２
０ａおよび２０ｂを直接的あるいは前記した例における
ように間接的に、アライメントマークとして、利用する
ことができる。

【００４０】

【発明の効果】本発明によれば、前記したように、半導
体基板上に形成される電気回路構成部分のための新たな
パターニング工程で、下地層のための相互に異なるパタ
ーニング工程で既に形成された複数の整合用マークがア
ライメント修正に採用されることから、前記した新たな
パターニング工程で形成される構成部分は、単一の層で
構成される構成部分のみならず、他の層で構成される構
成部分との整合が考慮されることから、従来に比較し
て、誤差の少ない高精度の、従って電気特性にばらつき
のない均質な半導体集積回路を得ることが可能となる。

【図面の簡単な説明】

【図１】本発明に係るアライメントマークが適用された
半導体装置の製造工程を示す断面図である。

【図２】本発明に係るアライメント方法により得られる
明視野光学系アライメント画像を示す平面図である。

【図３】図２に示したアライメント画像から得られたア
ライメントマーク電気信号を示すグラフである。

【図４】図３に示したアライメントマーク電気信号の変
形例を示すグラフである。

【図５】本発明に係るアライメント方法により得られる
暗視野光学系アライメント画像から得られたアライメン
トマーク電気信号を示すグラフである。

【符号の説明】

１０ 露光装置 １１ （半導体ウエハ）半導体基板 ２０（２０ａ−２、２０ｂ−２および２０ｃ−１） ア
ライメントマーク １８ａ、１８ｂ、１８ｃおよび１８ｄ 電気回路部分

Claims (4)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に順次積層される電気回路
   部分を形成するためのホトリソグラフィ技術のパターニ
   ング工程に際して、パターンの投影位置の整合のため
   に、パターン投影位置の検出に用いられるアライメント
   マークであって、前記パターニング工程を受ける層より
   も下方の層での相互に異なるパターニング工程のそれぞ
   れに関連して形成されかつ前記パターン投影の投影位置
   の修正に用いるマーク座標の検出のための光学的測定で
   一括的に観測可能の複数の整合用マークの集合体からな
   ることを特徴とするアライメントマーク。
2. 【請求項２】 前記マーク集合体の前記各マークは、相
   互に異なる層に形成されている請求項１記載のアライメ
   ントマーク。
3. 【請求項３】 半導体基板上に順次積層される電気回路
   部分を形成するためのホトリソグラフィ技術を用いて、
   各パターニング工程で各層毎に整合用マークを形成し、
   さらに上層の電気回路部分のためのパターニング工程の
   パターン投影でのパターン投影位置の整合のために、相
   互に異なる前記パターニング工程で形成された複数の前
   記整合用マークを光学的に一括的に測定し、その測定デ
   ータから前記パターン投影位置に関するマーク座標を求
   め、得られたマーク座標に基づいて、投影パターンを整
   合位置に修正することを含むアライメント方法。
4. 【請求項４】 前記マーク座標は、それぞれの整合用マ
   ークの座標の算術平均値が採用される請求項３記載のア
   ライメント方法。