JP5382096B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5382096B2 JP5382096B2 JP2011259548A JP2011259548A JP5382096B2 JP 5382096 B2 JP5382096 B2 JP 5382096B2 JP 2011259548 A JP2011259548 A JP 2011259548A JP 2011259548 A JP2011259548 A JP 2011259548A JP 5382096 B2 JP5382096 B2 JP 5382096B2
- Authority
- JP
- Japan
- Prior art keywords
- alignment marker
- size
- metal film
- film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
図1は、実施の形態1にかかる半導体装置のアライメントマーカー部の構造について示す平面図である。図1に示すように、実施の形態1にかかる半導体装置のアライメントマーカー部は、金属膜6の全面に開口部5が設けられている。金属膜6の下には、金属膜6と同様の形状をしたポリシリコン膜3が設けられている。ここで、開口部5間の距離は、等しいのが好ましい。また、金属膜6端部から最も近傍にある開口部5と、金属膜6端部との距離は、開口部5間の距離と等しいのが好ましい。なお、図1においては、金属膜6は、+の平面形状をしているが、これに限るものではない。
図11は、実施の形態2にかかる半導体装置のアライメントマーカー部の構造を示す平面図である。図11に示すように、実施の形態2にかかる半導体装置のアライメントマーカー部は、断面の構造が実施の形態1にかかる半導体装置のアライメントマーカー部と同様であり、平面形状が台形状である。具体的には、半導体基板10の回路領域11が設けられていない四隅のうち三カ所に、台形状を二つ並べた二重線のような第1のパターン12が設けられており、残りの一カ所に台形状を三つ並べた三重線のような第2のパターン13が設けられている。
2 SiO2層
3 ポリシリコン膜
4 層間絶縁膜
5 開口部
6 金属膜
7 パッシベーション膜
Claims (6)
- 半導体基板上にアライメントマーカー部の設けられた半導体装置において、
前記アライメントマーカー部は、
前記半導体基板の表面に設けられた層間絶縁膜と、
前記層間絶縁膜に設けられた複数の開口部と、
前記層間絶縁膜と、前記開口部と、の表面に選択的に設けられた位置検出用の金属膜と、
前記層間絶縁膜と、前記金属膜と、の表面に設けられたパッシベーション膜と、
を備え、
前記開口部は、前記半導体基板に近い部分よりも前記パッシベーション膜に近い部分の方が広く開口するような断面形状になっており、
一つの前記開口部の大きさは、同一の前記半導体基板上に形成される素子のコンタクトホールと同程度であり、位置検出するために用いる画像認識装置の一画素の大きさよりも小さく、前記画像認識装置によって認識されない大きさであり、
前記アライメントマーカー部の大きさは、前記画像認識装置の一画素の大きさよりも大きく、前記画像認識装置によって認識される大きさであることを特徴とする半導体装置。 - 前記開口部間の距離は、それぞれ等しいことを特徴とする請求項1に記載の半導体装置。
- 前記金属膜の端から最も近傍の前記開口部と、当該金属膜の端と、の距離は、当該開口部間の距離と等しいことを特徴とする請求項2に記載の半導体装置。
- 少なくとも一つの前記アライメントマーカー部は、他の前記アライメントマーカー部と異なる形状をしていることを特徴とする請求項1〜3のいずれか一つに記載の半導体装置。
- 前記半導体基板は、略矩形状の平面形状をなしており、
前記半導体基板の回路領域が設けられていない四隅のうちの三カ所の少なくとも一カ所に、台形状を当該台形状の底が対向するように二つ並べた第1のパターンの平面形状を有する前記アライメントマーカー部が設けられ、
前記半導体基板の前記回路領域が設けられていない四隅のうちの前記三カ所以外の残りの一カ所に、台形状を当該台形状の底が対向するように三つ並べた第2のパターンの平面形状を有する前記アライメントマーカー部が設けられていることを特徴とする請求項1〜4のいずれか一つに記載の半導体装置。 - 半導体基板の表面に層間絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜形成工程によって形成された層間絶縁膜を、等方性のエッチングによって選択的にエッチングする第1のエッチング工程と、
前記第1のエッチング工程によってエッチングされた領域に、異方性のエッチングによって開口部を形成する第2のエッチング工程と、
前記第2のエッチング工程によって形成された開口部と、前記層間絶縁膜と、の表面に位置検出用の金属膜を選択的に形成する金属膜形成工程と、
前記金属膜形成工程によって形成された位置検出用の金属膜と、前記層間絶縁膜と、の表面にパッシベーション膜を形成する保護膜形成工程と、
を含み、
前記開口部の大きさは、同一の前記半導体基板上に形成される素子のコンタクトホールと同程度であり、位置検出するために用いる画像認識装置の一画素の大きさよりも小さく、前記画像認識装置によって認識されない大きさであり、
前記金属膜の大きさは、前記画像認識装置の一画素の大きさよりも大きく、前記画像認識装置によって認識される大きさであることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011259548A JP5382096B2 (ja) | 2011-11-28 | 2011-11-28 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011259548A JP5382096B2 (ja) | 2011-11-28 | 2011-11-28 | 半導体装置およびその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007199394A Division JP4967904B2 (ja) | 2007-07-31 | 2007-07-31 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012064967A JP2012064967A (ja) | 2012-03-29 |
JP5382096B2 true JP5382096B2 (ja) | 2014-01-08 |
Family
ID=46060284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011259548A Expired - Fee Related JP5382096B2 (ja) | 2011-11-28 | 2011-11-28 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5382096B2 (ja) |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6450528A (en) * | 1987-08-21 | 1989-02-27 | Oki Electric Ind Co Ltd | Wafer alignment mark and manufacture thereof |
JP2995749B2 (ja) * | 1989-05-30 | 1999-12-27 | ソニー株式会社 | 半導体装置 |
JPH0629405A (ja) * | 1992-07-10 | 1994-02-04 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2590711B2 (ja) * | 1993-11-26 | 1997-03-12 | 日本電気株式会社 | 半導体装置の製造方法 |
JP3378677B2 (ja) * | 1994-11-24 | 2003-02-17 | 三洋電機株式会社 | 半導体装置の製造方法 |
JP3159168B2 (ja) * | 1998-05-15 | 2001-04-23 | 日本電気株式会社 | 半導体装置とその製造方法 |
JP4504515B2 (ja) * | 2000-06-13 | 2010-07-14 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
JP4487481B2 (ja) * | 2002-01-16 | 2010-06-23 | 富士電機システムズ株式会社 | 半導体装置およびその製造方法 |
JP2004079693A (ja) * | 2002-08-14 | 2004-03-11 | Sony Corp | 半導体装置及びその製造方法 |
JP2004319549A (ja) * | 2003-04-11 | 2004-11-11 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP3655915B2 (ja) * | 2003-09-08 | 2005-06-02 | Fcm株式会社 | 導電性シートおよびそれを含む製品 |
JP2005236187A (ja) * | 2004-02-23 | 2005-09-02 | Seiko Epson Corp | 半導体装置の製造方法、電子機器 |
JP2007048958A (ja) * | 2005-08-10 | 2007-02-22 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
JP2008218624A (ja) * | 2007-03-02 | 2008-09-18 | Matsushita Electric Ind Co Ltd | 認識マークおよび半導体装置 |
-
2011
- 2011-11-28 JP JP2011259548A patent/JP5382096B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012064967A (ja) | 2012-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4967904B2 (ja) | 半導体装置 | |
US10504846B2 (en) | Semiconductor device | |
US9245851B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US9620431B2 (en) | Chip package including recess in side edge | |
US20100007035A1 (en) | Semiconductor device and method of manufacturing the same | |
US9780251B2 (en) | Semiconductor structure and manufacturing method thereof | |
US11721637B2 (en) | Patterning a transparent wafer to form an alignment mark in the transparent wafer | |
TWI540655B (zh) | 半導體結構及其製造方法 | |
JP5148825B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US20110156286A1 (en) | Semiconductor device and manufacturing method thereof | |
US9059182B2 (en) | Method for producing bonding connection of semiconductor device | |
JP5382096B2 (ja) | 半導体装置およびその製造方法 | |
JP4412922B2 (ja) | 半導体装置 | |
US9711469B2 (en) | Semiconductor structure having recess and manufacturing method thereof | |
JP6268781B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2008218624A (ja) | 認識マークおよび半導体装置 | |
US20140252659A1 (en) | Semiconductor structure and manufacturing method thereof | |
US20100270672A1 (en) | Semiconductor device | |
TWI564961B (zh) | 半導體結構及其製造方法 | |
JP6015379B2 (ja) | 半導体装置 | |
US20150364510A1 (en) | Method of manufacturing semiconductor device and structure | |
JP2000012432A (ja) | アライメントマークの周辺構造 | |
JP2014132605A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2005259802A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130916 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5382096 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |