JP2005236187A

JP2005236187A - 半導体装置の製造方法、電子機器

Info

Publication number: JP2005236187A
Application number: JP2004046155A
Authority: JP
Inventors: Kazuo Yudasaka; 一夫湯田坂
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2004-02-23
Filing date: 2004-02-23
Publication date: 2005-09-02

Abstract

【課題】液相プロセスを用いて絶縁膜を形成した場合に好適な半導体装置の製造方法を提供する。
【解決手段】基板１０上に半導体装置の能動層となる半導体膜１１を形成する工程と、前記半導体膜１１の上に、該半導体膜１１に通じる開口部Ｈ１，Ｈ２を有する絶縁膜（液相プロセスで形成した絶縁膜）１２を形成する工程と、前記絶縁膜１２の上に、該絶縁膜１２の表面及び開口部Ｈ１，Ｈ２内を覆う導電膜１３を形成する工程と、前記絶縁膜１２の開口部Ｈ１，Ｈ２に対応して前記導電膜１３の表面に現れる凹凸形状１３Ａをアライメントマークとして利用して、当該導電膜１３をパターニングする工程とを備える。
【選択図】図１

Description

本発明は、半導体装置の製造方法並びに電子機器に関し、特に、液相プロセスによって形成された絶縁膜を介して配置された複数の層間のアライメントをとる技術に関するものである。

従来の薄膜電子デバイスの製造技術は、蒸着法を用いた真空プロセスが根幹となっている。この真空プロセスは、極めて微細な加工精度を有する代償として、多量のエネルギーと材料を非効率的に使用している。そこで、真空プロセスに代わるものとして低エネルギーな液相プロセス（液相法を用いたプロセス）が見直され始めている（例えば特許文献１参照）。
この液相プロセスは、蒸着を基本とする従来の真空プロセスに比べて以下の優れた特徴を有する。
（１）真空装置が不要なため、製造装置の小型化が可能で、且つスループットも高い。
（２）膜面を平坦にできるため、この上に形成される配線に断線等が生じにくくなる。また、このような平坦な膜をゲート絶縁膜として利用した場合、ゲート絶縁膜を介して流れるリーク電流が低減されたり、トランジスタのゲート耐圧が高くなる等の利点もある。
再公表特許Ｗ０００／５９０４０号公報

上述のように、液相プロセスでは、膜面の平坦化によって高性能なデバイスを製造することが可能である。しかし、その一方で、デバイスの製造過程においては、膜面が平坦化されることが反ってマイナスに働くこともある。つまり、薄膜を液相プロセス（例えばスピンコート法）によって形成すると、この薄膜の下に配置されるパターンの凹凸は係る薄膜によって平坦化されるため、この薄膜の上に光を透過しない膜を成膜してパターニングしようとしても、従来のように膜面の凹凸を見てフォト工程のアライメントを行なうことはできない。例えば、薄膜トランジスタのゲート絶縁膜や層間絶縁膜を液相プロセスで形成した場合、この絶縁膜の上に形成された金属膜の表面は、凹凸のない平坦面となるため、これを下層側の半導体膜に対して正確に位置決めをすることができなくなる。
本発明はこのような事情に鑑みてなされたもので、半導体層を含む複数の層が、液相プロセスによって形成された絶縁膜を介して積層された場合に、これらの層間のアライメントを確実に行なうことのできる半導体装置の製造方法を提供することを目的とする。

上記の課題を解決するため、本発明の半導体装置の製造方法は、液相法を用いて基板上に絶縁膜を形成する工程を含む半導体装置の製造方法であって、前記基板上に半導体装置の能動層となる半導体膜を形成する工程と、前記半導体膜上に、該半導体膜に通じるコンタクトホールを有する前記絶縁膜を形成する工程と、前記絶縁膜上に、該絶縁膜の表面及びコンタクトホールの内部を覆う導電膜を形成する工程と、前記絶縁膜のコンタクトホールによって生じる前記導電膜の表面の凹凸形状をアライメントマークとして利用して当該導電膜をパターニングする工程とを備えたことを特徴とする。
このようなアライメントマークを用いることで、導電膜のパターニングを精度よく行なうことができる。特に本発明の方法では、絶縁膜の開孔はコンタクトホールの形成工程の一環として行なわれるため、これによって新たなプロセスが追加されることはなく、又、別途基板上にアライメントマークを形成するためのエリアを確保する必要もない。
なお、本明細書において能動層とは、トランジスタのチャネル部のように、実際に半導体装置を構成し電気的に機能する層を意味し、アライメントマークとして利用するためだけにパターニングされた層は含まれない。また液相法とは、基板上に液体材料を配置させる方法の総称であり、この液相法には、例えばスピンコート法，スリットコート法，ディップコート法，スプレーコート法，印刷法，液滴吐出法等が含まれる。

本発明の半導体装置の製造方法では、前記絶縁膜の形成工程が、前記半導体膜の形成領域にマスク材を形成する工程と、該マスク材を除いた基板の全面に前記絶縁膜を形成する工程と、前記マスク材を除去する工程とを含むものとすることができる。本方法は、絶縁膜形成前に予め基板上に形成しておいたマスク材を絶縁膜形成後に除去することによって、半導体膜の形成位置に絶縁膜の非形成領域（コンタクトホール）を形成するものである。この方法では、エッチングによって絶縁膜にコンタクトホールを形成する場合に比べて基板へのダメージが少なく、又、絶縁膜が不透明な材料からなる場合にも、半導体膜の形成位置に正確にコンタクトホールを形成することができる。

なお、この方法では、マスク材の形成工程の具体的な形態としては、以下のものが考えられる。
（１）前記マスク材の形成工程が、感光性材料を基板全面に形成する工程と、該感光性材料に露光・現像処理を施して、前記半導体膜の形成領域に前記感光性材料からなるマスク材を形成する工程とを含む工程である場合。
（２）前記マスク材の形成工程が、前記マスク材を含む液体材料を液滴吐出法により前記半導体膜の形成領域に選択的に滴下する工程を含む工程である場合。

また本発明の半導体装置の製造方法では、前記導電膜がゲート配線用の導電膜であって、前記導電膜のパターニング工程が、前記半導体膜に対向する位置にゲート配線となる第１の導電パターンを形成し、前記絶縁膜のコンタクトホールを含む位置にソース配線若しくはドレイン配線となる第２の導電パターンを形成する工程であるものとすることができる。本方法は、前述した本発明の方法を薄膜トランジスタの製造方法に適用したものである。本方法では、第２の導電パターンを、ソース配線若しくはドレイン配線の一方若しくは双方、又は、ソース配線の一部（半導体膜とソース配線との間の中間電極等）若しくはドレイン配線の一部（半導体膜とドレイン配線との間の中間電極等）の一方若しくは双方とすることができる。

この方法では、前記導電膜の形成前に、前記絶縁膜のコンタクトホールを介して前記半導体膜に不純物イオンを注入する工程を含むものとすることができる。これにより、半導体膜の所定の領域（即ち、絶縁膜の開口領域に対応する領域）に、高濃度不純物領域であるソース領域若しくはドレイン領域を形成することができる。なおこの工程は、例えば低エネルギーのイオン注入によって行なうことができる。この方法では、絶縁膜の存在によって、コンタクトホール周辺の半導体膜には不純物イオンが注入されず、絶縁膜の開口領域に位置する半導体膜にのみ不純物イオンが注入されることになる。

また前記方法では、前記導電膜のパターニング工程において、前記第２の導電パターンを前記絶縁膜のコンタクトホールの形状と略同じ形状に形成し、前記導電膜のパターニング工程以降に、前記第１の導電パターンと前記第２の導電パターンとの間の領域を介して前記半導体膜に不純物イオンを注入する工程を含むものとすることができる。これにより、半導体膜のチャネル領域（即ち、第１の導電パターンに対向する領域）とソース領域若しくはドレイン領域（即ち、第２の導電パターンの形成された絶縁膜の開口領域）との間に、当該ソース領域若しくはドレイン領域に対して相対的に不純物濃度の低い低濃度不純物領域を形成することができる。すなわち本方法によれば、ＬＤＤ構造の薄膜トランジスタを製造することができる。

また前記方法では、前記第２の導電パターンを、前記半導体膜とは別の位置に形成された他の半導体膜の形成領域にまで引き回し、当該第２の導電パターンを前記他の半導体膜に係る半導体装置のゲート電極として使用することができる。こうすることで、図３（ｂ）に示すような構造を容易に実現することができる。

本発明の電子機器は、上述の方法により製造された半導体装置を備えたことを特徴とする。これにより、高性能な電子機器を提供することが可能となる。

以下、図面を参照しながら、本発明の実施の形態について説明する。図１，図２は、本発明の半導体装置の一例である薄膜トランジスタ（ＴＦＴ）の製造方法を説明するための工程図であって、ＴＦＴの形成される領域（素子エリア）のみを拡大して示す断面模式図である。なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の膜厚や寸法の比率などは適宜異ならせてある。

（半導体膜の形成工程）
まず、ＴＦＴを製造するための基板１０を用意する。基板１０としては、石英基板、ガラス基板、耐熱プラスチック等の絶縁基板の他、シリコンウェハ等の半導体基板や、ステンレス等の導電性基板を使用することができる。また、基板中に含まれるナトリウム等の可動イオンが後述の半導体膜中に混入しないように、基板１０の表面には、必要に応じて、酸化シリコン膜，窒化シリコン膜，酸窒化シリコン膜等の絶縁性物質からなる下地保護膜を形成してもよい。

次に、基板１０の上にＴＦＴの能動層を形成するための半導体膜を成膜する。本例では、この半導体膜をアモルファスシリコン膜とするが、半導体膜はこれ以外の半導体材料、例えばゲルマニウム等であってもよい。或いは、シリコン・ゲルマニウム，シリコン・カーバイド，ゲルマニウム・カーバイド等の４族の元素複合体の半導体膜、ガリウム・ヒ素やインジウム・アンチモン等の３族元素と５族元素との複合化合物半導体膜、又は、カドミウム・セレン等の２族元素と６族元素との複合体化合物半導体膜等としてもよい。また、シリコン・ゲルマニウム・ガリウム・ヒ素等のように更に複合化合物半導体膜やこれ等の半導体膜にリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）等のドナー元素を添加したＮ型半導体膜、あるいはホウ素、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）等のアクセプタ元素を添加したＰ型半導体膜とすることも可能である。
このような半導体膜は、ＡＰＣＶＤ法、ＬＰＣＶＤ法、ＰＥＣＶＤ法等のＣＶＤ法、あるいはスパッタ法や蒸着法などのＰＶＤ法によって形成することができる。

（半導体膜の結晶化工程）
次に、堆積した半導体膜の結晶化を行なう。ここで、「結晶化」という言葉は、非晶質の半導体膜に対して熱エネルギーを与え、多結晶あるいは単結晶の半導体膜に変質させること、更に、微結晶膜や多結晶膜の半導体膜に対して熱エネルギを与えて、結晶膜の膜質の改善や溶融固化による再結晶化を行なうことについても用いられる。本明細書では、非晶質の結晶化のみならず、多結晶質や微結晶質の結晶化をも含めて総て結晶化と称する。

半導体膜の結晶化工程は、いわゆるレーザ照射による方法、急速加熱法（ランプアニール法や熱アニール法など）、固相成長による方法等によって実現することができるが、これに限定されない。本例では、レーザアニールによってアモルファス半導体膜を多結晶半導体膜（例えばポリシリコン膜）に結晶化する。この際、レーザ光としては、紫外線域あるいはその近傍の波長を持つエキシマレーザ、アルゴンイオンレーザ、ＹＡＧレーザの第２高調波或いは第３高調波等が好適である。例えばエキシマレーザでビームの長寸が４００ｍｍのラインビームを用い、その出力強度は例えば４００ｍＪ／ｃｍ^２とする。ラインビームについては、その短寸方向におけるレーザ強度のピーク値の９０％に相当する部分が各領域毎に重なるようにラインビームを走査するのがよい。

（素子分離工程）
次に、ＴＦＴの領域を画定するための素子分離を行う。本例では素子分離にエッチングを用いるが、素子分離技術としてはＬＯＣＯＳ法、フィールドシールド法、ＳＴＩ法などを使用することもできる。この素子分離工程により、基板１０上には、図１（ａ）に示すような所定形状の多結晶半導体膜１１が形成される。

（マスク材の形成工程）
次に、半導体膜１１の上に、該半導体膜１１に通じる開口部（コンタクトホール）を有するゲート絶縁膜を形成する。ここではまず、図１（ｂ）に示すように、半導体膜１１の表面に柱状のマスクピラー（マスク材）Ｍを形成する。このマスクピラーＭは、後述のゲート絶縁膜１２に、それぞれ半導体膜１１のソース領域，ドレイン領域に通じる開口部（コンタクトホール）Ｈ１，Ｈ２を形成するためのものである。本例では、これらの開口部に中間電極となる導電膜を形成するとともに、該開口部によって生じる導電膜の表面の凹凸形状をアライメントマークとして利用することで、当該導電膜と下層側の半導体膜１１とのアライメントを可能としている。

このマスクピラーＭは、例えばレジスト等の感光性材料を基板全面に塗布した後、露光・現像・ベーク処理等を施すことによって形成することができる。また、絶縁材料を含む液体材料を液滴吐出法により前記開口部Ｈ１，Ｈ２を形成する位置に選択的に滴下し、これを乾燥・焼成することによって形成することもできる。
この際、マスクピラーＭの厚み（高さ）は、このあと形成されるゲート絶縁膜１２の厚みと同じかそれ以上とする。これにより、マスクピラーＭがゲート絶縁膜１２の中に埋没されない（即ち、マスクピラーＭの上部がゲート絶縁膜１２の表面から突出する）ようにすることができる。

このマスクピラーＭには、必要に応じて硬化処理を行なうことができる。マスクピラーＭの硬化処理は、次のようにして行なう。まず、マスクピラーＭを形成した基板１０を図示しない真空チャンバに搬入し、真空チャンバ内を例えば１．３ｋＰａ（１０Ｔｏｒｒ）以下、例えば０．２Ｔｏｒｒ程度に減圧する。そして、マスクピラーＭを所定の温度、例えば１００〜１５０℃（例えば１３０℃）程度の、通常のフォトレジストのポストベーク温度に加熱するとともに、マスクピラーＭに波長２５４ｎｍ程度の紫外線を数分間照射する。これにより、マスクピラーＭは、溶存している水分が脱水されるとともに、紫外線により架橋反応が促進される。しかも、マスクピラーＭは、酸素や水分の影響を受けないため、架橋反応が進んで緻密となり、耐熱性、耐薬品性が向上する。

さらに、マスクピラーＭの硬化処理は、必要に応じてマスクピラーＭをポストベーク温度以上に加熱する熱処理を行なうものとしても良い。この熱処理は、例えば３００℃〜４５０℃の温度で１０分間程度行なう。これにより、非常に耐熱性、耐薬品性に優れたマスクピラーとすることができ、各種の液体成膜材料の使用が可能となる。なお、紫外線照射雰囲気は、減圧状態以外にも、例えば酸素及び水分が実質的に存在しない雰囲気（例えば窒素雰囲気）であっても良い。
本例では、マスクピラーＭに上述のような硬化処理を行ない、後述のポリシラザンゲート絶縁膜のプリベーク及び本焼成を連続して行なえるようにしている。

（ゲート絶縁膜の形成工程）
次に、図１（ｃ）に示すように、液相法を用いてマスクピラーＭの周囲、即ち、マスクピラーＭを除いた基板の全面に酸化シリコン等からなるゲート絶縁膜１２を形成する。ここではまず、ポリシラザンをキシレンに混合した塗布液（ポリシラザンを含む液体材料）を基板上にスピンコートし、処理温度を１００℃〜１５０℃として５分間、プリベークを行なう。続いて、処理温度を３５０℃としてWET O₂雰囲気下で２６０分間、熱処理を行なう（本焼成）。このように熱処理をWET O₂雰囲気下で行なうことで、分極の原因となる絶縁膜中の窒素成分を少なくすることができる。本工程では、前工程でマスクピラーＭの耐熱性を高めているため、ポリシラザンの本焼成時を行なうに際してマスクピラーＭを除去する必要がない。このため、ポリシラザンゲート絶縁膜への熱処理（プリベークと本焼成）を一貫して行なうことができ、工程が容易となる。

なお本工程では、マスクピラーＭの上部に液体材料が付着するのを防ぐために、液体材料を塗布する前に、予めマスクピラーＭに撥液処理を施しておくことが望ましい。このマスクピラーＭの撥液処理は、四フッ化炭素などのフッ素原子を含むガスを大気圧プラズマによって分解して活性なフッ素単原子やイオンを生成し、この活性なフッ素にマスクピラーを晒すことによって行なうことができる。ただし、マスクピラーＭをフッ素原子を含む撥液性のフォトレジストによって形成した場合には、このような撥液処理は不要である。
以上により、ゲート絶縁膜１２が形成される。

なお本例では、液体材料の塗布方法としてスピンコート法を用いたが、塗布方法としてはこれ以外にも例えば、ディップコート法，ロールコート法，カーテンコート法，スプレー法，液滴吐出法（インクジェット法）等の公知の方法を用いることができる。また、前述の液体材料としては、ポリシラザンの他、ポリイミドやＬｏｗ−Ｋ材等をキシレン等の所定の溶媒に分散ないし溶解させたものを使用することができる。
また、半導体膜の形成工程とゲート絶縁膜の形成工程との間には、必要に応じて洗浄工程を設けることができる。具体的には、半導体膜１１のパターニングが終了したら、酸素含有ガス雰囲気下で、基板にＵＶ光を照射し、基板表面に存在する汚染物（有機物など）を分解除去する。ここで、照射するＵＶ光は、波長２５４ｎｍにピーク強度を有する低圧水銀ランプや、波長１７２ｎｍにピーク強度を有するエキシマランプを用いる。この波長領域の光は、酸素分子（Ｏ_２）をオゾン（Ｏ_３）に分解し、更に、このオゾンを酸素ラジカル（Ｏ^＊）に分解するので、ここで生成された活性度の高いオゾンや酸素ラジカルを利用することにより、基板表面に付着した有機物を効率的に除去することが可能となる。

（マスク材の除去工程）
次に、図１（ｄ）に示すように、マスクピラーＭを剥離液等（例えば熱濃硫酸）を用いて除去する。これにより、ゲート絶縁膜１２に、半導体膜１１のソース領域となる領域に通じる開口部Ｈ１と、ドレイン領域となる領域に通じる開口部Ｈ２とが形成される。
なお本例では、開口部Ｈ１，Ｈ２の形成に上述のマスクピラーＭを用いた方法を採用したが、係る開口部Ｈ１は通常のフォトエッチング工程を用いて形成することも可能である。

（第１の不純物注入工程）
次に、図１（ｅ）に示すように、ゲート絶縁膜１２をマスクとして半導体膜１１に低エネルギーの不純物イオン注入を行なう。イオンのエネルギーが小さい場合には、ゲート絶縁膜１２の存在により、ゲート絶縁膜１２が積層された開口部周辺の半導体膜には不純物イオンが注入されず、ゲート絶縁膜１２の開口領域に位置する半導体膜にのみ不純物イオンが注入されることになる。この結果、半導体膜１１の所定の領域（即ち、ゲート絶縁膜１２の開口領域に対応する領域）に高濃度不純物領域であるソース領域１１ｓ及びドレイン領域１１ｄが形成される。

（ゲート配線の形成工程）
次に、図１（ｆ）に示すように、ゲート絶縁膜１２の上に、当該ゲート絶縁膜１２の表面及び前記開口部Ｈ１，Ｈ２の内部を覆うゲート配線膜１３を形成する。ゲート配線膜１３の形成は、スパッタ法、ＣＶＤ法、蒸着法など、適当な方法を選択して、タンタル、アルミニウム、チタンなどの適当な金属、金属窒化物、ポリシリコンなどを厚膜（例えば３００ｎｍ〜５００ｎｍ程度の厚み）に堆積あるいは積層することによって行なう。この工程では、不透明なゲート配線膜１３が基板全面に形成されるが、ゲート絶縁膜１２には、前述のように、半導体膜１１に通じる開口部Ｈ１，Ｈ２が形成されているので、ゲート配線膜１３の表面にも、この開口部Ｈ１，Ｈ２による凹凸形状を反映した形状の凹凸部１３Ａが形成されることになる。

次に、図２（ａ）に示すように、ゲート配線膜１３をパターニングして、ゲート電極を含むゲート配線１３ｇと、ソース用中間電極１３ｓと、ドレイン用中間電極１３ｄとを形成する。前述のように本例では、ゲート配線膜１３の表面に、前記開口部Ｈ１，Ｈ２による凹凸形状を反映した凹凸形状（凹凸部１３Ａ）が付与されているので、この凹凸部１３Ａをアライメントマークとして利用することで、ゲート配線膜１３，中間電極１３ｓ，１３ｄを下地の半導体膜１１に対して高精度に位置決めした状態でパターニングすることができる。
ここで、ソース用中間電極１３ｓは、半導体膜１１のソース領域１１ｓと後述のソース配線１５ｓとの間を中継するためのものであり、ドレイン用中間電極１３ｄは、半導体膜１１のドレイン領域１１ｄと後述のドレイン配線１５ｄとの間を中継するためのものである。本例では、これらの中間電極１３ｓ，１３ｄをそれぞれ開口部Ｈ１，Ｈ２の形状と略同じ形状に形成する。こうすることで、後述の第２の不純物注入工程において確実にＬＤＤ構造を形成できるようになる。

（第２の不純物注入工程）
次に、図２（ｂ）に示すように、ゲート配線１３ｇ，中間電極１３ｓ，１３ｄをマスクとして半導体膜１１に不純物イオン注入を行なう。これにより、ゲート配線１３ｇと中間電極１３ｓ，１３ｄとの間の領域を介して半導体膜１１に不純物イオンが注入され、ソース領域１１ｓの近傍及びドレイン領域１１ｄの近傍に、当該ソース領域１１ｓ及びドレイン領域１１ｄに対して相対的に不純物濃度の低い低濃度不純物領域が形成される。また、ゲート電極１３ｇがイオン注入のマスクとなっているので、ゲート電極１３ｇに対向する位置には、不純物を含まないチャネル領域１１ｃが自己整合的に形成される。すなわち、上述の第１，第２の不純物注入工程により、半導体膜１１にはＬＤＤ構造が形成される。
なお、これらの不純物イオン注入は質量非分離型イオン注入装置を用いて注入不純物元素の水素化物と水素を注入するイオン・ドーピング法と、質量分離型イオン注入装置を用いて所望の不純物元索のみを注入するイオン打ち込み法の二種類を適用することができる。イオン・ドーピング法の原料ガスとしては水素中に希釈されたホスフィン(ＰＨ_３)やジボラン(Ｂ_２Ｈ_６)等の注入不純物元素の水素化物を用いることができる。

（層間絶縁膜の形成工程、不純物の活性化工程）
次に、図２（ｃ）に示すように、ゲート絶縁膜１２，ゲート配線１３ｇ，中間電極１３ｓ，１３ｄを覆うように基板全面に層間絶縁膜１４を形成する。この層間絶縁膜１４の形成方法は、ゲート絶縁膜１２の形成方法と同様である。すなわち、ポリシラザンをキシレンに混合した塗布液（ポリシラザンを含む液体材料）を基板上にスピンコートし、処理温度を１００℃〜１５０℃として５分間、プリベークを行なう。その後、処理温度を３００℃〜４００℃としてWET O₂雰囲気下で２６０分間、熱処理を行なう。なお本例では、最後の熱処理は、半導体膜１１に注入された不純物の活性化を兼ねて行なわれるが、この不純物の活性化工程は、前述の不純物の注入工程に続けて行なうこともできる。この場合、活性化の方法としては、レーザ照射による方法や３００℃以上の炉で加熱する（低温熱処理）方法、ランプによる高速熱処理法などがあるが、適当な方法を選択することができる。

（コンタクトホールの形成工程）
次に、図２（ｄ）に示すように、層間絶縁膜１４のソース部分，ドレイン部分に対応する位置に、それぞれ開口部（コンタクトホール）Ｈ３，Ｈ４を開孔する。本例では、この開口部Ｈ３，Ｈ４を、通常のフォトエッチング工程を使って形成しているが、これらの開口部Ｈ３，Ｈ４は、前述したマスクピラーを用いる方法によって形成することもできる。

（ソース配線層、ドレイン配線層の形成工程）
次に、図２（ｅ）に示すように、この層間絶縁膜１４の表面及び開口部Ｈ１，Ｈ２の内部を覆うように、アルミニウム膜、クロム膜、タンタル膜などの金属膜１５をスパッタ法やＰＶＤ法等によって形成し、パターニングにより、ソース電極を含むソース配線１５ｓ、及びドレイン電極を含むドレイン配線１５ｄを形成する。この工程では、不透明な金属膜が基板全面に形成されるが、層間絶縁膜１４には開口部Ｈ３，Ｈ４が形成されているので、金属膜の表面にも、これによる凹凸形状を反映した形状の凹凸部１５Ａが形成されることになる。
次に、この金属膜をパターニングしてソース電極を含むソース配線１５ｓ、及びドレイン電極を含むドレイン配線１５ｄを形成する。上述のように本例では、金属膜の表面に下地の開口部Ｈ３，Ｈ４の形状を反映した凹凸形状（凹凸部１５Ａ）が付与されているので、この凹凸部１５Ａをアライメントマークとして利用することで、金属膜１５を下地のゲート配線１３ｇ，中間電極１３ｓ，１３ｄに対して高精度に位置決めした状態でパターニングすることができる。
なお、ソース電極１５ｓ，ドレイン電極１５ｄの上には、必要に応じて、酸化シリコン，窒化シリコン，ＰＳＧ等を堆積して保護膜を形成することができる。
以上により、薄膜トランジスタ１が製造される。

以上説明したように、本発明の半導体装置の製造方法は、製造工程の一部に液相プロセスを取り入れたものとなっているため、極めて平坦性の高い膜面が得られる。このため、配線を形成する際に段差によって断線等が生じる虞がなく、信頼性の高いトランジスタを高い歩留まりで製造することが可能である。
また本発明では、液相プロセスによって形成した絶縁膜（本例では、ゲート絶縁膜１２や層間絶縁膜１４）の上に導電膜を形成する前に、当該絶縁膜に開口部を形成することによって、導電膜の表面に凹凸形状が付与されるようにしているため、この導電膜を下層側の半導体膜や配線層等に対して高精度に位置決めした状態でパターニングすることができる。特に本方法では、この絶縁膜の開孔工程は、コンタクトホールの形成工程の一環として行なわれるため、これによって新たなプロセスが追加されることはなく、又、別途基板上にアライメントマークを形成するためのエリアを確保する必要もない。

なお本実施形態では、単体の薄膜トランジスタの製造方法について説明したが、本発明の方法を用いれば、これ以外の様々な電子回路を形成することができる。図３は、本実施形態の方法を適用して製造された電子回路（例えばインバータ回路）の一部を抜き出して示す図であり、図３（ａ）はその素子構造を示す断面模式図、図３（ｂ）はその回路図である。図３の回路は、２つの薄膜トランジスタを接続したものであり、一方のトランジスタ１のソース配線１３ｄを、もう一方のトランジスタ２の半導体膜１１２の形成領域にまで引き回し、このソース配線１３ｄを他方の半導体膜１１２に係る薄膜トランジスタ２のゲート電極として使用したものである。

［電子機器］
次に、本発明の電子機器について説明する。
図４は、本発明に係る電子機器の一例を示す斜視図である。この図に示す携帯電話１３００は、筐体の内部或いは表示部１３０１に、前述の方法を用いて製造された半導体装置を備えている。なお、図中、符号１３０２は操作ボタン１３０２、符号１３０３は受話口、符号１３０４は送話口を示している。
前記各実施の形態の半導体装置は、前記携帯電話に限らず、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、液晶テレビ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等々、種々の電子機器に適用することができる。いずれの電子機器においても、本発明の半導体装置を適用することで、高機能化を実現することができる。

以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。例えば前記実施形態では、各工程の順序を前記のようなものとしたが、その工程順はこれに限られるわけではない。例えばゲート配線膜１３の形成前に、レジストマスクあるいはその他メタルマスクなどを利用して不純物注入を行うなど、工程順を適宜に入れ変えてもよい。

また前記実施形態では、半導体膜１１を多結晶化したが、アモルファス状態の半導体膜（アモルファスシリコン膜）をトランジスタの能動層に使用することも可能である。また前記実施形態では、ゲート絶縁膜１２と層間絶縁膜１４の双方をポリシラザン焼成膜としたが、一方の絶縁膜をポリシラザン焼成膜以外の膜（例えばＣＶＤ膜やＰＶＤ膜）とすることも可能である。また前記実施形態では、本発明の半導体装置の製造方法をトップゲート型のトランジスタの製造方法に適用した例を示したが、本発明はこれに限らず、本発明をボトムゲート型のトランジスタの製造方法や、トランジスタ以外の半導体装置の製造方法に適用することも可能である。さらに、上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。

薄膜トランジスタの製造方法の一例を説明するための工程図。図１に続く工程図。本発明の方法により製造された薄膜トランジスタの一構成例を示す図。本発明の電子機器の一例を示す斜視図。

符号の説明

１，２・・・薄膜トランジスタ（半導体装置）、１０・・・基板、１１・・・半導体膜、１２・・・ゲート絶縁膜、１３・・・ゲート配線膜（導電膜）、１３ｇ・・・ゲート配線、１３ｓ，１３ｄ・・・中間電極、１４・・・層間絶縁膜、１５ｓ・・・ソース配線、１５ｄ・・・ドレイン配線、１３００・・・電子機器、Ｈ１〜Ｈ４・・・開口部（コンタクトホール）、Ｍ・・・マスクピラー（マスク材）

Claims

液相法を用いて基板上に絶縁膜を形成する工程を含む半導体装置の製造方法であって、
前記基板上に半導体装置の能動層となる半導体膜を形成する工程と、
前記半導体膜上に、該半導体膜に通じるコンタクトホールを有する前記絶縁膜を形成する工程と、
前記絶縁膜上に、該絶縁膜の表面及びコンタクトホールの内部を覆う導電膜を形成する工程と、
前記コンタクトホールによって生じる前記導電膜の表面の凹凸形状をアライメントマークとして利用して当該導電膜をパターニングする工程とを備えたことを特徴とする、半導体装置の製造方法。
前記絶縁膜の形成工程が、前記半導体膜の形成領域にマスク材を形成する工程と、該マスク材を除いた基板の全面に前記絶縁膜を形成する工程と、前記マスク材を除去する工程とを含むことを特徴とする、請求項１記載の半導体装置の製造方法。
前記マスク材の形成工程が、感光性材料を基板全面に形成する工程と、該感光性材料に露光・現像処理を施して、前記半導体膜の形成領域に前記感光性材料からなるマスク材を形成する工程とを含むことを特徴とする、請求項２記載の半導体装置の製造方法。
前記マスク材の形成工程が、前記マスク材を含む液体材料を液滴吐出法により前記半導体膜の形成領域に選択的に滴下する工程を含むことを特徴とする、請求項２記載の半導体装置の製造方法。
前記導電膜がゲート配線用の導電膜であって、
前記導電膜のパターニング工程が、前記半導体膜に対向する位置にゲート配線となる第１の導電パターンを形成し、前記絶縁膜のコンタクトホールを含む位置にソース配線若しくはドレイン配線となる第２の導電パターンを形成する工程であることを特徴とする、請求項１〜４のいずれかの項に記載の半導体装置の製造方法。
前記導電膜の形成前に、前記絶縁膜のコンタクトホールを介して前記半導体膜に不純物イオンを注入する工程を含むことを特徴とする、請求項５記載の半導体装置の製造方法。
前記導電膜のパターニング工程において、前記第２の導電パターンを前記絶縁膜のコンタクトホールの形状と略同じ形状に形成し、前記導電膜のパターニング工程以降に、前記第１の導電パターンと前記第２の導電パターンとの間の領域を介して前記半導体膜に不純物イオンを注入する工程を含むことを特徴とする、請求項５又は６記載の半導体装置の製造方法。
前記第２の導電パターンを、前記半導体膜とは別の位置に形成された他の半導体膜の形成領域にまで引き回し、当該第２の導電パターンを前記他の半導体膜に係る半導体装置のゲート電極として使用することを特徴とする、請求項５〜７のいずれかの項に記載の半導体装置の製造方法。
請求項１〜８のいずれかの項に記載の方法により製造された半導体装置を備えたことを特徴とする、電子機器。