JPH047858A - 半導体集積回路とその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、一つの半導体基板に少なくともＭＩＳ型素子
を集積化した半導体集積回路に関し、特にその多層配線
技術に関するものである。

（ロ）従来の技術 半導体集積回路には、一つの半導体基板にバイポーラト
ランジスタ、ＰチャンネルＭＩＳＦＥＴ、Ｎチャンネル
ＭＩＳＦＥＴの夫々を設けたものがある（例えば、特開
平１−２４５５５３号公報）。

このような半導体集積回路の断面図を第３図に示す。同
図において、（１）はＰ型半導体基板、（２）は基板（
１）全面に積層して形成したＮ型エピタキシャル層、（
３）は基板（１）表面に形成したＮ＋型埋込層、（４）
は基板（１）表面に形成したＰ１型埋込層、（少）はＰ
“型分離領域、及び（６）はフィールド酸化膜、（７）
はＮＰＮトランジスタ（８）のＰ型ベース領域、（９）
は同じ＜ＮＰＮトランジスタ（８）のＮ３型エミッタ領
域、（１０）はＮ′″型フレフレクタコンタクト領域１
１）はＮチャンネル型ＭＯＳトランジスタ（襲）のＰ型
ウェル領域、（１３）はＮチャンネル型ＭＯＳトランジ
スタ（坪）のＮ型ソース・ドレイン領域、（１４）はゲ
ート電極である。尚、Ｐチャンネル型ＭＯ８Ｉ−ランジ
スタは記載していない。（１５）は各素子の不純物拡散
領域にオーミンクコンタクトする第１配線層、（１６）
は眉間絶縁膜、（１７）は第２配線層である。

ＭＯ８型トランジスタを含む半導体集積回路の場合、Ｍ
ＯＳ部のフンタミブロッキング性等の点でパッシベーシ
ョンがシビアになる。その為、従来の層間絶縁膜（１６
）はＰＳＧ等の酸化膜が利用され、最後にＳｉＮ膜でパ
ッシベーションを行っていた。また、ＰＳＧ等では段差
の平坦化が困難であるので、無機系絶縁膜（ＳＯＧ）（
１Ｂ）による平坦化が行われていた。

（ハ）発明が解決しようとする課題 しかしながら、Ｓ　ＯＧ　（５ｐｉｎ　Ｏｎ　Ｇｌａｓ
ｓ　）　＜１８）による平坦化には限度があり、そのた
め工程の複雑化や信頼性の低下を招く欠点があった。

そこで本願発明者は、層間絶縁膜（１６）として平坦性
に優れ、バイポーラ型ＩＣでの実績が高いポリイミド樹
脂系絶縁膜を用いることを思案した。

ところが、ポリイミド樹脂だけではＭＯＳ部のコンタミ
プロッキング性に乏しく装置全体の信頼性を損なう欠点
があった。

（ニ）課題を解決するための手段 本発明は上記従来の欠点に鑑み成きれたもので、バイポ
ーラ型素子とＭＩＳ型素子とを共存した半導体集積回路
において、第１配線層（３６）を覆うシリコン窒化膜（
３９）と、シリコン窒化膜（３９）ヲ覆うポリイミド系
絶縁膜（４０）と、ポリイミド系絶縁膜（４０）の表面
を延在し第１配線層（３６）と接続きれる第２配線層（
３８）とを具備することにより、ポリイミド系絶縁膜（
４０）の使用を可能ならしめた半導体集積回路を提供す
るものである。

また、シリコン窒化膜（３９）とポリイミド系絶縁膜（
４０）を積層して層間絶縁膜（３７）としたのに伴い、
ポリイミド系絶縁膜（４０）を開口しこのポリイミド系
絶縁膜（４０〉をマスクとしてシリコン窒化膜〈３９）
を開口するようなプロセスとすることにより、前記積層
構造の層間絶縁膜（３７）に微細なスルーホール（４１
）を形成できる半導体集積回路の製造方法を提供するも
のである。

（ホ）作用 本発明によれば、スルーホール（４１）の開口部を除き
基板（２１）全面をシリコン窒化膜（３９）で覆うこと
ができるので、Ｍ２Ｓ部に対して十分なパッシベーショ
ン効果を与えることができる。また、シリコン窒化膜（
３９）上にポリイミド系絶縁膜（４０）を形成したので
、第１配線層（３６）又はゲート電極（３１）等による
段差を十分に平坦化できる。さらに、ポリイミド系絶縁
膜（４０）をマスクとしてシリコン窒化膜（３９）をエ
ツチングするような工程としたので、微細化し且つ側面
をテーバ形状としたスルーホール（４１）を形成できる
。

（へ）実施例 以下に本発明の一実施例を図面を参照して詳細に説明す
る。

第１図は本発明による半導体集積回路の断面を示す。同
図において、（２１）はＰ型シリコン半導体基板、（２
２）は基板（２１）全面にエピタキシャル成長して形成
したＮ−型エピタキシャル層、（２３）はエピタキシャ
ル層（２２）を貫通し素子間分離を行うＰ１型分離領域
、（２４）は分離領域（２３）によって島状に形成詐れ
た島領域、（２５）は選択酸化法によって得られたＬＯ
ＣＯ８ｍ化膜である。　（２６）はＮＰＮトランジスタ
（η）のＰ型ベース領域、（２８）はＮＰＮトランジス
タ（訂）のＮ９型エミツタ領域、（２９）はＮＰＮトラ
ンジスタ（Ｕ）のＮ＋型フレクタコンタクト領域、（３
０）はＮＰＮ　トランジスタ（２７）の底部に埋め込ま
れたＮ１型の埋め込み層である。（３１）はＮｃｈ　−
Ｍ　ＯＳ　Ｆ　Ｅ　Ｔ　（３２）のゲート電極、（３３
）はＮｃｈ　−Ｍ　ＯＳ　Ｆ　Ｅ　Ｔ　（３２）のＮ１
型ソース・ドレイン電極、（３４）はＮｃｈ　−Ｍ　Ｏ
Ｓ　Ｆ　Ｅ　Ｔ　（３２）のＰ型ウェル領域、（３５）
はＮｃｈ　−Ｍ　ＯＳ　Ｆ　Ｅ　Ｔ　（３２）の底部に
埋め込まれたＰ＋型の埋め込み層である。

尚、図示しないがＰｃｈ−ＭＯＳ　Ｆ　ＥＴはＮ−型エ
ピタキシャル層（２２）の表面にゲート電極とＰ型ソー
ス・ドレインを設けて形成される。ゲート電極（３１）
は不純物をドープしたポリシリコン層から成り、このポ
リシリコン層はゲート電極（３１）として用いられる他
、ゲート電極（３１）の相互接続や抵抗素子としても用
いられるものである。

エピタキシャル層（２２）表面に形成された個々の素子
は、電極配線によって相互接続され所定の回路機能を構
成する。その電極配線は、先ず各素子の不純物拡散領域
とコンタクトホールを介してオーミックコンタクトし酸
化膜上を延在する第１配線層（３６）と、第１配線層（
３６）とは層間絶縁膜（３７）によって層間絶縁される
第２配線層（３８）とで形成諮れる。電極材料にはＡｌ
又はＡｊ２−５ｉが用いられる。層間絶縁膜（３７）は
、第１配線層（３６）やゲート電極（３１）を覆うよう
にプラズマＣＶＤ法によって形成した膜厚数千式のシリ
コン窒化膜（３９）と、シリコン窒化膜（３９）の上に
スピンオン塗布法によって形成した膜厚１．０〜２．０
μのポリイミド系絶縁膜（４０）との２層構成から成る
。第２配線層（３８）はポリイミド系絶縁膜（４０）の
上を延在し、第１配線層（３６）と第２配線層（３８）
とは、層間絶縁膜（３７）に開けられたスルーホール（
４１〉を介して層間接続される。スルーホール（４１）
は、ポリイミド系絶縁膜（４０〉において側面がテーパ
形状を成して第２配線層（３８）の断線肪止とし、シリ
コン窒化膜（３９）においては垂直形状を成して微細フ
ンタクトとする。そして、最終パッシベーション被膜（
４２）には層間絶縁に用いたポリイミド系絶縁膜（４０
）と同系列のポリイミド樹脂をスピンオン塗布して形成
する。

上記本願の構成によれば、第１配線層（３６）やゲート
電極（３１）の全面を覆うようにシリコン窒化膜（３９
）が形成されるので、ＭＯ３素子のコンタミブロッキン
グ等、素子に対して十分なパッシベーション効果を与え
ることができる。一方、シリコン窒化膜（３９）の上に
はポリイミド系絶縁膜（４０）がスピンオン塗布されて
第１配線層（３６）やゲート電極（３８〉が発生する段
差を平坦化するので、信頼性の高い多層配線構造とする
ことができる。

シリコン窒化膜（３９）の上にポリイミド系絶縁膜（４
０）を形成したのには様々な理由がある。先ず本願と逆
にポリイミド系絶縁膜（４０）の上にシリコン窒化膜（
３９）を形成した場合は、ポリイミド樹脂によるプラズ
マＣＶＤ装置の汚染の問題が生じる。

ＭＯ８型半導体装置では特に良質な膜質が要求されるか
ら、前記製造装置の汚染は当然歩留り低下の要因となる
。さらに、ポリイミド樹脂の全面をシリコン窒化膜（３
９）で覆うと、ポリイミド樹脂が発生するガスの逃げ場
所が無くなってシリコン窒化膜（３９）や第２配線層（
３８）の所謂１ふくれ」が発生し、配線不良となる問題
が生じる。また、第１配線層（３６）の下に形成した場
合は、プロセスの煩雑化を招く他、信頼性の低下を招く
。つまり、本願構成の積層構造とすることが、他の問題
を全て解決する手段となるのである。従って、配線層が
３層、４層と増大した場合には、２層目と３層目の層間
絶縁−膜及び３層目と４層目の眉間絶縁膜はポリイミド
系絶縁膜（４０〉のみの単層構造で行う。

第２図Ａ乃至第２図Ｆはその製造方法を示す断面図であ
る。以下図面に従い製造方法を説明する。

先ず第２図Ａに示す通り、各素子を形成する不純物拡散
領域とゲート電極（３１）の形成が終了したエピタキシ
ャル層（２２〉表面の酸化膜を開口してコンタクトホー
ルを形成し、Ａり又はｋｌ　−５ｉの蒸着又はスパッタ
による堆積とパターニングにより、各不純物拡散領域に
オーミンクコンタクトする第１配線層（３６）を形成す
る。そして基板（２１）全面に、プラズマＣＶＤ法によ
る膜厚数千人のシリコン窒化膜（３９）を堆積する。シ
リコン窒化膜（３９）自体に平坦化能力は無いので、シ
リコン窒化膜（３９）の表面は第１配線層（３６）やゲ
ートを極（３１〉の段差がそのまま反映きれることにな
る。

次いで第２図Ｂに示す通り、シリコン窒化膜（３９）の
上にスピンオン塗布法により膜厚１．０〜２゜０μのポ
リイミド系絶縁膜（４０）を形成する。塗布したポリイ
ミド系絶縁膜（４０）は、数百°Ｃ１数十分の低温熱処
理でハーフ−ベークされる。ポリイミド系絶縁膜（４０
）の表面は、前記第１配線層（３６）等の段差を吸収し
て平坦化される。

次いで第２図Ｃに示す通り、ポリイミド系絶縁膜（４０
）の表面にネガ型のホトレジストを塗布し、これを露光
、現像することによってレジストパターン（４３）を形
成する。

次いで第２図りに示す通り、レジストパターン（４３）
をマスクとしてポリイミド系絶縁膜（４０）をヒドラジ
ン溶液によりウェットエツチングする。このウェットエ
ツチングは等方性であるので、開口部（４４ンの側壁は
テーパ形状を成す。ネガ型レジストは前記ヒドラジン溶
液に対して耐性を有するので、正確なエツチングを処す
ことができる。ポジ型レジストでは前記ヒドラジン溶液
に溶解してしまい、ポリイミド系絶縁膜（４０）の膜厚
を厚くできない、先の工程でネガ型レジストを使用した
理由はここにある。

次いで第２図Ｅに示す通り、ネガ型レジストパターン（
４３）を除去した後、３００〜４００℃、数十分の高温
熱処理でポリイミド系絶縁膜（４０）をハードベークし
、パターニングされたポリイミド系絶縁膜（４０）をマ
スクとしてＣＨＦａ＋Ｏ，のＲＩＥ（リアクティブ・イ
オン・エッチング）シリコン窒化膜（３９）を異方エツ
チングする。異方エツチングによりシリコン窒化膜（３
９）の側壁は垂直形状を成すので、第１配線層（３６）
との接続部は微細化フンタクトを得ることができる。レ
ジストパターン（４３）をマスクとせずポリイミド系絶
縁膜（４０）をマスクとしたのは、レジストパターン（
４３）のネガ型レジストがＲＩＥに対して耐性に劣るた
めである。

そして第２図Ｆに示す通り、再度Ａ１又はＡｌ−５ｉの
堆積とパターニングによって、第１配線層（３６）と層
間接続される第２配線層（３８）を形成する。

このように本願発明の製造方法によれば、ポリイミド系
絶縁膜（４０〉をマスクとしてシリコン窒化膜（３９）
をエツチングするような製法としたので、本願の積層層
間絶縁膜（３７）を極めて効率的にスルーホール加工す
ることができる。また、ポリイミド系絶縁膜（４０）は
等方性エツチングによりテーパ形状、シリコン窒化膜（
３９）は異方性エツチングにより垂直形状とすることが
できるので、ステップカバレージに優れ微細化コンタク
トも実現できるスルーホール加工を行うことができる。

さらに、ネガレジストを使用した場合は、前述した理由
によりポリイミド系絶縁膜（４０）を厚くできるので、
表面の平坦化を容易に行うことができ、プロセスの簡略
化を図れる他、信頼性の高い多層配線構造とすることが
できる。

（ト）発明の効果 以上に説明した通り、本発明によれば、層間絶縁膜（３
７）としてシリコン窒化膜（３９）とポリイミド系絶縁
膜（４０）との積層構造としたので、Ｍ２Ｓ部のコンタ
ミプロッキング等パッシベーション効果を維持しつつ、
層間絶縁にポリイミド系絶縁膜（４０）を利用できる利
点を有する。そのため、極めて平坦な表面を得ることが
でき、これが信頼性の高い多層配線構造を提供できる利
点を有する他、ポリイミド系絶縁膜（４０）による平坦
化は他のＳＯＧやＰＳＧリフロー等の平坦化手段よりプ
ロセスが簡単であり、工程の単純化及びローコスト化が
図れる利点を有する。

さらに本願の製造方法によれば、上記積層層間絶縁膜（
３７）に対してテーパ形状と垂直形状とを組み合わた形
状のスルーホール（４１）を形成できる利点を有する。

そのため、前記多層配線構造の信頼性向上に寄与できる
。また、レジストパターン（４３）にネガ型レジストを
用いた場合は、ポリイミド系絶縁膜（４０）のエツチン
グ液に対して耐性を示すので、ポリイミド系絶縁膜（４
０）の膜厚を厚くすることができ、これが平坦性向上に
寄与できる利点を有する。

【図面の簡単な説明】

第１図は本発明を説明する為の断面図、第２図Ａ〜第２
図Ｆは本発明の製造方法を説明する為の断面図、第３図
は従来例を説明する為の断面図である。

Claims (7)

【特許請求の範囲】
1. （１）同一半導体基板の表面に少なくともＭＩＳ型素子
   を集積化した半導体集積回路において、各素子の不純物
   拡散領域にコンタクトする第１配線層と、 前記第１配線層を覆うように全面に形成したシリコン窒
   化膜と、 前記シリコン窒化膜の上に形成したポリイミド系絶縁膜
   と、 前記シリコン窒化膜と前記ポリイミド系絶縁膜とを層間
   絶縁膜とし前記ポリイミド系絶縁膜上を延在して前記第
   １配線層と接続される第２配線層とを具備することを特
   徴とする半導体集積回路。
2. （２）前記シリコン窒化膜はプラズマＣＶＤ法によるも
   のであることを特徴とする請求項第１項に記載の半導体
   集積回路。
3. （３）多層配線を有する半導体集積回路の製造方法にお
   いて、 各素子の不純物拡散領域にコンタクトする第１配線層を
   形成する工程、 前記第１配線層を覆うようにシリコン窒化膜を形成する
   工程、 前記シリコン窒化膜上にポリイミド系絶縁膜を形成する
   工程、 前記ポリイミド系絶縁膜の表面にホトレジストパターン
   を形成する工程、 前記ホトレジストパターンをマスクとして前記ポリイミ
   ド系絶縁膜を等方エッチングする工程、前記ホトレジス
   トパターンを除去しパターニングされた前記ポリイミド
   系絶縁膜をマスクとして前記シリコン窒化膜を異方エッ
   チングする工程、前記ポリイミド系絶縁膜上を延在し前
   記ポリイミド系絶縁膜と前記シリコン窒化膜の開口を介
   して前記第１配線層と接続する第２配線層を形成する工
   程とを具備することを特徴とする半導体集積回路の製造
   方法。
4. （４）前記半導体集積回路はバイポーラ型素子とＭＩＳ
   型素子を共存したものであることを特徴とする請求項第
   ３項に記載の半導体集積回路の製造方法。
5. （５）前記ホトレジストはネガ型レジストであり且つ前
   記シリコン窒化膜の異方エッチングはプラズマエッチ又
   はＲＩＥ（リアクティブ・イオン・エッチング）である
   ことを特徴とする請求項第３項に記載の半導体集積回路
   の製造方法。
6. （６）前記ポリイミド系絶縁膜はスピンオン塗布による
   形成であることを特徴とする請求項第３項に記載の半導
   体集積回路。
7. （７）前記ポリイミド系絶縁膜は前記ホトレジストの除
   去後にハードベークされ、そして前記シリコン窒化膜の
   開口を行うことを特徴とする請求項第３項に記載の半導
   体集積回路の製造方法。