JPS6329517A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6329517A JPS6329517A JP61171573A JP17157386A JPS6329517A JP S6329517 A JPS6329517 A JP S6329517A JP 61171573 A JP61171573 A JP 61171573A JP 17157386 A JP17157386 A JP 17157386A JP S6329517 A JPS6329517 A JP S6329517A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polyimide resin
- resin layer
- insulating layer
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 229920001721 polyimide Polymers 0.000 claims abstract description 56
- 239000009719 polyimide resin Substances 0.000 claims abstract description 53
- 238000005530 etching Methods 0.000 claims abstract description 21
- 238000001039 wet etching Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 3
- 230000007797 corrosion Effects 0.000 abstract description 2
- 238000005260 corrosion Methods 0.000 abstract description 2
- 239000007788 liquid Substances 0.000 abstract 1
- 239000008188 pellet Substances 0.000 description 11
- 239000000463 material Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000009987 spinning Methods 0.000 description 2
- 239000004575 stone Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 241000257465 Echinoidea Species 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の電極形成に適用して有効な技術
に関する。
に関する。
半導体装置に搭載されている半導体ベレー/ )には、
該ペレットに形成されている回路素子等と外部との電気
的接続を行うための電極である、いわゆるポンディング
パッドが形成されているうこの電極については、昭和5
8年11月28日、株式会社 サイエンスフォーラム発
行「MLSIfバイスハンドブックJP123に説明が
ある。
該ペレットに形成されている回路素子等と外部との電気
的接続を行うための電極である、いわゆるポンディング
パッドが形成されているうこの電極については、昭和5
8年11月28日、株式会社 サイエンスフォーラム発
行「MLSIfバイスハンドブックJP123に説明が
ある。
ところで、上記ポンディングパッドは、最上層の配線層
に被着されている絶縁層に、該配線層が露出する開口部
として形成することができる。
に被着されている絶縁層に、該配線層が露出する開口部
として形成することができる。
一方、単導体装置のアルファ(α)線による誤動作を防
止するため、半導体ペレットの表面をポリイミド樹脂で
被覆することが一般に行われている。この被覆方法とし
ては、ワイヤボンディングを終了した半導体ベレットの
表面に、ポリイミド樹脂の原料のポアティングを行い、
その後、べ一りしてポリイミド樹脂層を形成するものが
ある。
止するため、半導体ペレットの表面をポリイミド樹脂で
被覆することが一般に行われている。この被覆方法とし
ては、ワイヤボンディングを終了した半導体ベレットの
表面に、ポリイミド樹脂の原料のポアティングを行い、
その後、べ一りしてポリイミド樹脂層を形成するものが
ある。
この方法による場合、ポリイミド樹脂層の厚さを均一に
することが難しく、そのためにベータした後に半導体ベ
レットが冷えると該半導体ベレットに応力が生じ、ペレ
ットに割れが生じ易い等の問題がある。
することが難しく、そのためにベータした後に半導体ベ
レットが冷えると該半導体ベレットに応力が生じ、ペレ
ットに割れが生じ易い等の問題がある。
そこで、ダンシングして各半導体ベレットに分離する前
の半導体ウェハの状態で、ポリイミド樹脂の原料をいわ
ゆるスピンニング塗布し、均一な厚さのポリイミド樹脂
層を形成することにより、上記問題を回避することが考
えられる。その方法として、次のものがある。まず、絶
縁1にポンディングパッドである開口部を形成し、次い
でその半導体ウェハに、上記方法により均一な軍さのポ
リイミド樹脂層を形成する。その後、上言己ポリイミド
樹脂層の所定位置をエツチングし、その下の絶縁膜に形
成されている開口部を露出させることにより、ポンディ
ングパッドの形成を達成するものである。
の半導体ウェハの状態で、ポリイミド樹脂の原料をいわ
ゆるスピンニング塗布し、均一な厚さのポリイミド樹脂
層を形成することにより、上記問題を回避することが考
えられる。その方法として、次のものがある。まず、絶
縁1にポンディングパッドである開口部を形成し、次い
でその半導体ウェハに、上記方法により均一な軍さのポ
リイミド樹脂層を形成する。その後、上言己ポリイミド
樹脂層の所定位置をエツチングし、その下の絶縁膜に形
成されている開口部を露出させることにより、ポンディ
ングパッドの形成を達成するものである。
上記ポリイミド樹脂層は、一般にアルカリ性のエツチン
グ液を用いることによりウェットエツチングすることが
できる。一方、アルミニウム(Afりはアルカリで腐食
される性質を有している。
グ液を用いることによりウェットエツチングすることが
できる。一方、アルミニウム(Afりはアルカリで腐食
される性質を有している。
そのため、予めポンディングパッド用の開口部を形成し
、アルミニウム(八りからなる配線層を露出させた状態
で、その上にポリイミド樹脂層を被着形成し、その後該
ポリイミド樹脂層の所定位置をウェットエツチングし、
上記配線層を露出させる場合には、該配線層が賓食し電
極としての機能を果たさなくなるという新たな問題の生
じることが本発明者により見出された。
、アルミニウム(八りからなる配線層を露出させた状態
で、その上にポリイミド樹脂層を被着形成し、その後該
ポリイミド樹脂層の所定位置をウェットエツチングし、
上記配線層を露出させる場合には、該配線層が賓食し電
極としての機能を果たさなくなるという新たな問題の生
じることが本発明者により見出された。
本発明の目的は、その表面が均一な厚さのポリイミド樹
脂層で保護された半導体ベレットについて、上記ポリイ
ミド樹脂層のエツチング液で腐食を生じさせることなく
ポンディングパッド等の電極を形成することができる技
術を撮供することにある。
脂層で保護された半導体ベレットについて、上記ポリイ
ミド樹脂層のエツチング液で腐食を生じさせることなく
ポンディングパッド等の電極を形成することができる技
術を撮供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
を簡単に説明すれば、次の通りである。
すなわち、半導体基板に形成されている配線層の上に無
機絶縁層を形成し、その上にポリイミド樹脂層を、さら
にその上にレジスト層を積層被着した後、上記レジスト
層を露光・現像して所定のレジストパターンを形成し、
該レジストパターンをマスクにして上記ポリイミド樹脂
層のウェットエツチングを行って開口パターンを形成し
、該ボ 、リイミド樹脂層をマスクにして上記無機絶縁
層をエツチングし、該無機絶縁層に配線層が露出する開
口部の形成を行うものである。
機絶縁層を形成し、その上にポリイミド樹脂層を、さら
にその上にレジスト層を積層被着した後、上記レジスト
層を露光・現像して所定のレジストパターンを形成し、
該レジストパターンをマスクにして上記ポリイミド樹脂
層のウェットエツチングを行って開口パターンを形成し
、該ボ 、リイミド樹脂層をマスクにして上記無機絶縁
層をエツチングし、該無機絶縁層に配線層が露出する開
口部の形成を行うものである。
上記した手段によれば、配線層が無機絶縁1で被覆され
ている状態でポリイミド樹脂層のウェットエツチングを
行うことができるため、上記配線層がポリイミド樹脂層
のエツチング液で腐食を受は易い材料からなる場合であ
っても、該エツチング液による影響を与えることなくポ
ンディングパッド等の電極を形成することができ、上記
目的が達成されるものである。
ている状態でポリイミド樹脂層のウェットエツチングを
行うことができるため、上記配線層がポリイミド樹脂層
のエツチング液で腐食を受は易い材料からなる場合であ
っても、該エツチング液による影響を与えることなくポ
ンディングパッド等の電極を形成することができ、上記
目的が達成されるものである。
第1図(a)〜(e)は本発明による一実施例である半
導体装置の製造方法の工程の概略を示す部分断面図であ
る。
導体装置の製造方法の工程の概略を示す部分断面図であ
る。
第1図は、いわゆるウニハエ程において半導体ウェハに
ポンディングパッドを形成する工程を示すものである。
ポンディングパッドを形成する工程を示すものである。
先ず、半導体基板1の上に所定形状で形成したアルミニ
ウム(Af)からなる配線層2の上に二酸化ケイ素(S
l 02 )からなる絶縁層(無機絶縁層)3を被着
し、さらに該絶縁石4にポリイミド樹脂層4を積層する
。このポリイミド樹脂層4の積層は、上記絶縁層3をプ
ラズマCVD等の方法により形成した状態の半導体ウェ
ハの上に、ポリイミド樹脂の原料をポツティングした後
に該半導体ウェハを高速で回転させる、いわゆるスピン
ニング塗布を行った後、ベークすることにより形成する
ことができる。
ウム(Af)からなる配線層2の上に二酸化ケイ素(S
l 02 )からなる絶縁層(無機絶縁層)3を被着
し、さらに該絶縁石4にポリイミド樹脂層4を積層する
。このポリイミド樹脂層4の積層は、上記絶縁層3をプ
ラズマCVD等の方法により形成した状態の半導体ウェ
ハの上に、ポリイミド樹脂の原料をポツティングした後
に該半導体ウェハを高速で回転させる、いわゆるスピン
ニング塗布を行った後、ベークすることにより形成する
ことができる。
上記のように、ポリイミド樹脂層4を形成した後、さら
に該ポリイミド樹脂層4の上にレジスト層5を被着形成
し、第1図(a)に示す状態のものを得る。
に該ポリイミド樹脂層4の上にレジスト層5を被着形成
し、第1図(a)に示す状態のものを得る。
次に、常法に基づいて該レジスト層5を露光・現像して
開口部6を有するレジストパターンを形成する。この工
程が、第1図(b)に示しである。
開口部6を有するレジストパターンを形成する。この工
程が、第1図(b)に示しである。
その後、上記レジストパターンをマスクにしてポリイミ
ド樹脂層4をアルカリ性のエツチング液でウェットエツ
チングを行い、第り図(C)に示すように上記ポリイミ
ド樹脂層3に開口部7を形成する。上記開口部7をポリ
イミド樹脂層4に形成した後、常法によりレジスト層5
の除去を行う。その工程を示すのが第1図(d)である
。
ド樹脂層4をアルカリ性のエツチング液でウェットエツ
チングを行い、第り図(C)に示すように上記ポリイミ
ド樹脂層3に開口部7を形成する。上記開口部7をポリ
イミド樹脂層4に形成した後、常法によりレジスト層5
の除去を行う。その工程を示すのが第1図(d)である
。
続いて、上記ポリイミド樹脂層4をマスクとして、絶縁
膜3をフッ酸系のエツチング液でウェットエツチングす
ることにより、その下の配線層が露出する開口部8を形
成する。その工程を、第1図(e)に示す。こうして形
成された開口部8がポンディングパッドであり、このポ
ンディングパッドにワイヤ(図示せず)をポンディング
することができる。
膜3をフッ酸系のエツチング液でウェットエツチングす
ることにより、その下の配線層が露出する開口部8を形
成する。その工程を、第1図(e)に示す。こうして形
成された開口部8がポンディングパッドであり、このポ
ンディングパッドにワイヤ(図示せず)をポンディング
することができる。
このように、本実施例によれば以下の効果を得ることが
できる。
できる。
(1)、半導体基板1に形成されている配線層2の上に
絶縁層3を形成し、その上にポリイミド樹脂層4を、さ
らにその上にレジスト層5を積石被着した後、該レジス
ト層5を露光・現像して所定のレジストパターンを形成
し、該レジストパターンをマスクにして上記ポリイミド
樹脂層4のウェットエツチングを行って開口部7を形成
し、該ポリイミド樹脂層4をマスクにして上記絶縁V3
をエツチングし、該絶縁石3にその下の配線層が露出す
る開口部8を形成することにより、配線層2が絶縁層3
で被覆されている状態でポリイミド樹脂層4をウェット
エツチングすることができるので、上記配線層2がポリ
イミド樹脂のエツチング液により腐食を受は易いアルミ
ニウム(八2)からなる場合であっても、該エツチング
液による影響を受けることなくポンディングパッドを形
成することができる。
絶縁層3を形成し、その上にポリイミド樹脂層4を、さ
らにその上にレジスト層5を積石被着した後、該レジス
ト層5を露光・現像して所定のレジストパターンを形成
し、該レジストパターンをマスクにして上記ポリイミド
樹脂層4のウェットエツチングを行って開口部7を形成
し、該ポリイミド樹脂層4をマスクにして上記絶縁V3
をエツチングし、該絶縁石3にその下の配線層が露出す
る開口部8を形成することにより、配線層2が絶縁層3
で被覆されている状態でポリイミド樹脂層4をウェット
エツチングすることができるので、上記配線層2がポリ
イミド樹脂のエツチング液により腐食を受は易いアルミ
ニウム(八2)からなる場合であっても、該エツチング
液による影響を受けることなくポンディングパッドを形
成することができる。
(2)、上記(1)により、均一な厚さのポリイミド樹
脂層4で保護され、かつ信頼性の高いポンディングパッ
ドを備えた半導体ペレットを製造できる。
脂層4で保護され、かつ信頼性の高いポンディングパッ
ドを備えた半導体ペレットを製造できる。
(3)、上記(2)により、ポリイミド樹脂、14に厚
さむらがある場合のようにベーク後に割れが生じること
を防止できるので、半導体ペレットの歩留りを向上でき
る。
さむらがある場合のようにベーク後に割れが生じること
を防止できるので、半導体ペレットの歩留りを向上でき
る。
(4)、上記(2)および(3)により、アルファ線か
らの保護が達成され、かつ電気的信頼性の高い単導体装
置を安価に提供できる。
らの保護が達成され、かつ電気的信頼性の高い単導体装
置を安価に提供できる。
以上本発明者によってなされた発明を実1箱例に基づき
具体的に説明したが、本発胡は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発胡は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
たとえば、実施例では配線層がアルミニウム(AI>か
らなるものについてのみ説明したが、これに限るもので
ないことはいうまでもなく、アルカリにより腐食される
材料であればポリンリコン(Si)等の他の金属材料で
あってもよい。
らなるものについてのみ説明したが、これに限るもので
ないことはいうまでもなく、アルカリにより腐食される
材料であればポリンリコン(Si)等の他の金属材料で
あってもよい。
また、絶縁層3が二酸化ケイ素からなるものについて説
明したが、これに限らず同一の目的に使用できるもので
あれば、窒化ケイ素(S13N4〉等のいかなるもので
あってもよいことはいうまでもない。
明したが、これに限らず同一の目的に使用できるもので
あれば、窒化ケイ素(S13N4〉等のいかなるもので
あってもよいことはいうまでもない。
そして、上記絶LA’!3のエツチングがウェットエツ
チングである場合について説明したが、ドライエツチン
グであってもよい。
チングである場合について説明したが、ドライエツチン
グであってもよい。
さらに、レジスト15の除去を、ポリイミド樹脂層4の
エツチングの後に行う場合について説明したが、その後
のいずれの工程の後に行ってもよいことはいうまでもな
い。
エツチングの後に行う場合について説明したが、その後
のいずれの工程の後に行ってもよいことはいうまでもな
い。
また、電極として:iポンディングパッドのみを示した
が、通常多層配線において配線層の間を電気的に接続す
るための、いわゆるスルーホールに形成する電橋であっ
てもよい。
が、通常多層配線において配線層の間を電気的に接続す
るための、いわゆるスルーホールに形成する電橋であっ
てもよい。
なお、前記実施例では、半導体基板1の形成材料につい
て特に説明しなかったが、通常用いられる半導体材料で
あれば、シリコン(Sl)単結晶はもとより、ガリウム
・ヒ素(GaAs)単結晶等、種々のものに適用できる
ことはいうまでもな。
て特に説明しなかったが、通常用いられる半導体材料で
あれば、シリコン(Sl)単結晶はもとより、ガリウム
・ヒ素(GaAs)単結晶等、種々のものに適用できる
ことはいうまでもな。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。
て得られる効果を簡単に説明すれば、下記の通りである
。
すなわち、半導体基板に形成されている配線層の上に無
機絶縁層を形成し、その上にポリイミド(脂層を、さら
にその上にレジスト1を積層被着した後、上記レジスト
層を露光・現像して所定のレジストパターンを形成し、
該レジストパターンをマスクにして上記ポリイミド樹脂
11のウェットエツチングを行って開口パターンを形成
し、該ポリイミド樹脂層をマスクにして上記無機絶縁層
をエツチングし、該無機絶縁1層に配線層が露出する開
口部を形成することにより、配線、′!Iが無機絶縁層
で被覆されている状態でポリイミド樹脂層のウェットエ
ツチングを行うことができるため、上記配線層がポリイ
ミド樹脂1のエツチング液で腐食を受は易い材料からな
る場合であっても、該エツチング液による影響を与える
ことなくポンディングパッドを形成することができる。
機絶縁層を形成し、その上にポリイミド(脂層を、さら
にその上にレジスト1を積層被着した後、上記レジスト
層を露光・現像して所定のレジストパターンを形成し、
該レジストパターンをマスクにして上記ポリイミド樹脂
11のウェットエツチングを行って開口パターンを形成
し、該ポリイミド樹脂層をマスクにして上記無機絶縁層
をエツチングし、該無機絶縁1層に配線層が露出する開
口部を形成することにより、配線、′!Iが無機絶縁層
で被覆されている状態でポリイミド樹脂層のウェットエ
ツチングを行うことができるため、上記配線層がポリイ
ミド樹脂1のエツチング液で腐食を受は易い材料からな
る場合であっても、該エツチング液による影響を与える
ことなくポンディングパッドを形成することができる。
したがって、その表面が均一な厚さのポリイミド1を脂
層で保護され、かつ上記ポリイミドIL+=Nのエツチ
ング液で腐食されずに形成されたポンディングパッドを
を備えた単導体ペレットを容易に製造することができる
ものである。
層で保護され、かつ上記ポリイミドIL+=Nのエツチ
ング液で腐食されずに形成されたポンディングパッドを
を備えた単導体ペレットを容易に製造することができる
ものである。
第1図(a)〜(e)は本発明による一実施例である単
導体装置の製造方法の工程の概略を順次示す部分新面図
である。 1・・・半導体基板、2・・・配線層.3・・・絶縁層
(無機絶縁1)、4・ ・ ・ポリイミド樹脂層、5
・・・レジスト層、6.7.8・・・開口部。
導体装置の製造方法の工程の概略を順次示す部分新面図
である。 1・・・半導体基板、2・・・配線層.3・・・絶縁層
(無機絶縁1)、4・ ・ ・ポリイミド樹脂層、5
・・・レジスト層、6.7.8・・・開口部。
Claims (1)
- 【特許請求の範囲】 1、半導体基板に形成されている配線層の上に無機絶縁
層を形成し、その上にポリイミド樹脂層を、さらにその
上にレジスト層を積層被着した後、上記レジスト層を露
光・現像して所定のレジストパターンを形成し、該レジ
ストパターンをマスクにして上記ポリイミド樹脂層のウ
ェットエッチングを行って開口パターンを形成し、該ポ
リイミド樹脂層をマスクにして上記無機絶縁層をエッチ
ングし、該無機絶縁層に配線層が露出する開口部を形成
する半導体装置の製造方法。 2、上記配線層がアルミニウムからなる最上配線層であ
り、開口部がボンディングパッドであることを特徴とす
る特許請求の範囲第1項記載の半導体装置の製造方法。 3、ポリイミド樹脂層のウェットエッチングを、アルカ
リ性エッチング液で行うことを特徴とする特許請求の範
囲第1項記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61171573A JPS6329517A (ja) | 1986-07-23 | 1986-07-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61171573A JPS6329517A (ja) | 1986-07-23 | 1986-07-23 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6329517A true JPS6329517A (ja) | 1988-02-08 |
Family
ID=15925652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61171573A Pending JPS6329517A (ja) | 1986-07-23 | 1986-07-23 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6329517A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02178950A (ja) * | 1988-12-29 | 1990-07-11 | Nec Corp | 半導体装置の製造方法 |
JPH047858A (ja) * | 1990-04-25 | 1992-01-13 | Sanyo Electric Co Ltd | 半導体集積回路とその製造方法 |
-
1986
- 1986-07-23 JP JP61171573A patent/JPS6329517A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02178950A (ja) * | 1988-12-29 | 1990-07-11 | Nec Corp | 半導体装置の製造方法 |
JPH047858A (ja) * | 1990-04-25 | 1992-01-13 | Sanyo Electric Co Ltd | 半導体集積回路とその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6255213B1 (en) | Method of forming a structure upon a semiconductive substrate | |
US7265440B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
US6607941B2 (en) | Process and structure improvements to shellcase style packaging technology | |
US5567981A (en) | Bonding pad structure having an interposed rigid layer | |
JP3630777B2 (ja) | マルチチップ・モジュールの製造方法 | |
JPS5896760A (ja) | 半導体装置の製法 | |
JP2000269166A (ja) | 集積回路チップの製造方法及び半導体装置 | |
JPS6329517A (ja) | 半導体装置の製造方法 | |
JP2597396B2 (ja) | シリコーンゴム膜のパターン形成方法 | |
JP2005101144A (ja) | 半導体装置および半導体装置の製造方法 | |
JPS61214444A (ja) | 半導体装置 | |
US20090166848A1 (en) | Method for Enhancing the Adhesion of a Passivation Layer on a Semiconductor Device | |
JPS5815251A (ja) | 半導体装置 | |
JPS6149452A (ja) | 半導体素子 | |
JPS6336548A (ja) | 半導体装置及びその製造方法 | |
JP2003142521A (ja) | 半導体装置およびその製造方法 | |
KR940007290B1 (ko) | 와이어 본딩 패드 형성방법 | |
JPS60145628A (ja) | 半導体装置 | |
JP2006156863A (ja) | 半導体装置及びその製造方法 | |
KR100618685B1 (ko) | 반도체소자의 패드영역 형성방법 | |
JP2005302816A (ja) | 半導体装置及びその製造方法 | |
JP2005039170A (ja) | 半導体装置及びその製造方法 | |
KR100398586B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR100525116B1 (ko) | 반도체소자의 패드영역 형성방법 | |
KR20040023311A (ko) | 반도체 소자의 패드 형성 방법 |