JP3439135B2 - 半導体装置の製造方法及び半導体装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は，半導体装置の製造
方法及び半導体装置に関する。

【０００２】

【従来の技術】近年，半導体装置の小型化及び高集積化
の要請から，半導体の微細加工技術が著しい発展を遂げ
ている。かかる状況に置いて，電気素子を形成した複数
の基板を絶縁層を介して次々と積層する構成の半導体装
置が実用化されている。かかる構成においては，一般
に，絶縁層にコンタクト孔（コンタクトホール）と呼ば
れる貫通孔を形成して，各電気素子への電力供給を実現
している。従来，かかるコンタクト孔を形成するための
エッチングに際して，略平坦な状態の絶縁層表面の上に
エッチングマスクをパターン形成していた。

【０００３】そして，従来，通常のフォトリソグラフィ
／エッチィング工程では形成できない程微細なコンタク
ト孔のパターンを形成するには，コンタクト孔形成用の
エッチングマスクを，コンタクト孔周囲のサイドウォー
ルとサイドウォール以外の部分とをそれぞれ別工程でポ
リシリコンから形成する方法が用いられる。かかる従来
の方法では，サイドウォールのみの膜厚を変えること
で，コンタクト孔の孔径を容易に制御できる。

【０００４】また，かかる従来の方法は，ポリシリコン
をエッチングマスクにしているため，解像に影響するこ
となくマスクの膜厚を調整できるという利点がある。こ
れに対し，通常のフォトレジストマスクではフォトレジ
ストとの選択比（フォトレジスト／ポリシリコンのエッ
チング速度比）が充分大きくないため深いコンタクト孔
を開孔する場合，フォトレジストの膜厚を大きくする必
要があるが，膜厚を大きくするとフォトリソグラフィ工
程での解像度が低下する等の弊害が生じる。

【０００５】

【発明が解決しようとする課題】しかしながら，上記従
来の半導体装置の製造方法では，高集積化，絶縁層の厚
膜化に伴い以下の問題が発生する。

【０００６】（１）ポリシリコンサイドウォールの後退
によるコンタクト孔形状のテーパ化 絶縁層が厚膜化すると自ずとコンタクト孔形成のエッチ
ング時間が長くなる。この場合には，ポリシリコンサイ
ドウォール部分がエッチングにより後退し，コンタクト
孔上部の径が大きくなる。結果として，コンタクト孔上
部の形状がテーパ化する。このとき，コンタクト孔近傍
に配線層が存在すると，コンタクト径の拡大によりパタ
ーン間の余裕が小さくなり，後の工程でコンタクト孔に
接続される配線層を形成する際に，配線層とコンタクト
孔に配される電極との間でショートによる不良が発生す
る可能性がある。

【０００７】（２）高アスペクト化による形状不良 上記コンタクト孔上部のテーパ化による弊害を避けるた
めには，ポリシリコンパターンの膜厚を大きく設定する
必要が生ずるが，この場合アスペクト比が大きくなるこ
とによりコンタクト孔中腹部で径が大きくなるボーイン
グや，中腹部でエッチングが止まってしまう等の現象が
発生し易くなる。これを解決するためには，高密度で低
圧力のプラズマを発生させる必要があり，高価な装置が
必要であった。

【０００８】本発明は、従来の半導体装置の製造方法が
有する上記問題点に鑑みて成されたものであり，コンタ
クト孔等の絶縁層に形成する孔の形状不良を防止し，シ
ョート等の電気的不良等を低減可能な，新規かつ改良さ
れた半導体製造装置の製造方法及び半導体装置を提供す
ることを目的とする。

【０００９】

【課題を解決するための手段】上記課題を解決するため
に，請求項１に記載の発明は，半導体基板上に積層され
た絶縁層へ孔を形成する孔形成工程を含む半導体装置の
製造方法であって，孔形成工程は，絶縁層の孔の形成予
定位置に，絶縁層の所定深さまで達する孔より大径の予
備孔を形成する工程と，予備孔の内側壁に所定の厚みの
保護壁を形成して孔の上方部分を形成する工程と，保護
壁をエッチングマスクとして予備孔の底部に予備孔より
小径の孔の下方部分を形成する工程と，を含み，予備孔
は，絶縁層上に第１の層と第２の層とを順次積層する工
程と，予備孔の形成予定位置上に第１の層から第２の層
を介して絶縁層まで達する初期予備孔を形成する工程
と，第１の層が露出するまで第２の層と初期予備孔の底
部とを同時にエッチングすることにより絶縁層に予備孔
を形成する工程とを経て形成される。

【００１０】かかる構成を有する請求項１に記載の発明
では，孔の下方部分の形成時において，保護壁がエッチ
ングマスクとして用いられる。かかる保護壁は予備孔の
内側壁に形成されるため，結果的に，エッチングマスク
が絶縁層に張り出すような形となる。したがって，請求
項１に記載の発明では，エッチングマスクの膜厚を大き
くしたのと同様の効果が得られる。結果として，請求項
１に記載の発明によれば，孔上部におけるエッチングマ
スクパターンの後退が抑制され，孔上部の径の拡大を抑
えることができる。

【００１１】さらに，請求項１に記載の発明において
は，上述のように孔上部へ張り出すエッチングマスクの
垂直部分が大きいため，絶縁層の厚膜化によりエッチン
グ時間が延びても，エッチングマスクを厚くせずに，垂
直な孔形状を維持することができる。したがって，請求
項１に記載の発明によれば，エッチングによる孔形成時
に，孔中腹における径の拡大やエッチングの停止等の弊
害の発生を防ぐことができる。

【００１２】さらにまた，請求項１に記載の発明では，
予め孔の上方部分が形成されているため，エッチングに
よる下方部分の形成は，孔と比べて略同径で浅い孔の形
成と実質的に差がない。更に，予備孔の形成はアスペク
ト比の関係等から孔形成自体よりも高い精度で行うこと
ができるため，孔の上方部分は高精度で形成可能であ
る。結果として，請求項１に記載の発明によれば，孔全
体の形成精度が上がり，孔形状の不良の発生を更に抑え
ることができる。

【００１３】尚，請求項１においては，請求項２に記載
の発明のように，保護壁を除去しない構成が可能であ
る。請求項２に記載のように保護壁を除去しない構成
は，保護壁を除去する構成に比べて，製造プロセス数が
少なく手間がかからないため，半導体装置の製造コスト
を抑えることができる。

【００１４】ここで，予備孔の形成に関しては，例え
ば，請求項３に記載の発明のように，絶縁層の所定の深
さには，予備孔の深さ方向へのエッチングの進行を抑止
するエッチング停止層が形成されている構成を採用する
ことが可能である。かかる構成を有する請求項３に記載
の発明では，エッチング停止層によって，オーバーエッ
チングが防止され，予備孔の深さ，即ち絶縁層への保護
壁の張り出しの高さを確実に制御することができる。

【００１５】

【００１６】

【００１７】

【００１８】

【００１９】

【００２０】

【００２１】

【００２２】

【発明の実施の形態】以下，本発明の好適な実施の形態
について，添付図面を参照しながら詳細に説明する。
尚，以下の説明及び添付図面において，同一の機能及び
構成を有する構成要素については，同一符号を付する事
により重複説明を省略する。

【００２３】（第１の実施の形態）最初に，図１〜図５
を参照しながら，第１の実施の形態について説明する。
尚，図１〜図５は，主として，本実施の形態にかかる半
導体装置の製造方法についての工程説明図である。本実
施の形態にかかる半導体装置の製造方法は，素子形成工
程と絶縁層形成工程とマスク形成工程とコンタクト孔形
成工程との４つの工程に大別することができる。

【００２４】図１に示すように，素子形成工程では，ま
ず，半導体基板に相当するシリコン基板１００に，所定
の素子能動領域を形成する。次いで，シリコン基板１０
０表面に所定のパターンでゲート酸化膜１０２を成長さ
せる。次いで，各ゲート酸化膜１０２上にポリシリコン
ゲート１０４を成長させ，ゲートパターンを形成する。
次いで，各ポリシリコンゲート１０４の側壁にＣＶＤシ
リコン酸化膜１０６を成長させ，サイドウォールスペー
サパターンを形成する。次いで，シリコン基板１００表
面の露出部分にシリコン酸化膜１０８を生成し，不純物
イオンを注入することにより，シリコン基板１００に所
定の拡散層を形成する（拡散層は，図示せず。）。

【００２５】引き続き図１に示すように，絶縁層形成工
程では，シリコン基板１００上に，ポリシリコンゲート
１０４，ＣＶＤ酸化膜１０６及びシリコン酸化膜１０８
を覆うように，絶縁層に相当するＢＰＳＧ膜１１０を全
面被着する。次いで，高温フローによって，ＢＰＳＧ膜
１１０を平坦化（Ｐｌａｎａｒｉｚａｔｉｏｎ）する。
次いで，ポリシリコン膜１１２を被着する。次いで，通
常のフォトリソグラフィ工程とドライエッチング工程と
を経てマスク層に相当するポリシリコン膜１１２のパタ
ーン（ポリシリコンパターン）を形成する。

【００２６】さらに，本実施の形態においては，ポリシ
リコン膜１１２のパターンを形成すると同時又は形成し
た後に，下地であるＢＰＳＧ膜１１０を所定量削り込
む。かかる削り込みは，例えば，ＢＰＳＧのエッチング
速度が大きい条件でポリシリコンエッチング装置により
実現することができる。また，削り込みは，ポリシリコ
ン膜１１２をエッチングした後，酸化膜エッチング装置
を用いて追加エッチングを行っても実現することができ
る。結果として，ＢＰＳＧ膜１１０には，予備孔又は大
径部に相当する予備孔１２０が形成される。

【００２７】次に，図２に示すように，マスク形成工程
では，ポリシリコン膜１１２のパターン上に，ポリシリ
コン膜１１４’を被着する。次いで，図３に示すよう
に，全面エッチバックによりポリシリコン膜１１２の側
壁に保護壁に相当するポリシリコンサイドウォール１１
４を残し，ポリシリコンサイドウォールパターンを形成
する。結果として，ポリシリコン膜１１２とポリシリコ
ンサイドウォール１１４とから，コンタクト孔形成用の
コンタクトマスク１１６のパターン（コンタクトマスク
パターン）が形成される。

【００２８】次に，図４に示すように，コンタクト孔形
成工程では，コンタクトマスク１１６をエッチングマス
クとしてＢＰＳＧ膜１１０をエッチングし，孔に相当す
るコンタクト孔１１８のパターン（コンタクトパター
ン）を形成する。

【００２９】本実施の形態においては，ポリシリコン膜
１１２のパターンを形成する際にＢＰＳＧ膜１１０を所
定量削り込んでいるため，従来の半導体装置の製造方法
よりもポリシリコンサイドウォール１１４の垂直部分
（図４中のＣ部分）が大きく形成される。したがって，
ポリシリコンサイドウォール１１４がエッチングされて
もパターンの後退によりコンタクト孔上部径が大きくな
るような問題は発生しない。結果として，図４に概略的
な部分構成を示す本実施の形態にかかる半導体装置１５
０を形成することができる。

【００３０】以上説明したように，本実施の形態におい
ては，ポリシリコンをドライエッチングした後，下地と
なるＢＰＳＧ膜も同時に所定量削り込むことによりサイ
ドウォールパターンの形成時に垂直部分が大きくなる。
したがって，サイドウォール部分がエッチングされても
パターンの後退が抑制されて，コンタクト孔上部径が大
きくならない。結果として，本実施の形態によれば，隣
接する配線層パターン間のショートが防止され，不良発
生を抑えることができる。尚，図１４には，本実施の形
態とは反対に，サイドウォール部分がエッチングされて
パターンが後退しコンタクト孔上部径が大きくなった状
態を示す。図１４に示す状態では，コンタクト上部Ａが
テーパ化しコンタクト孔上部Ａの側壁が配線層Ｂに近づ
くために，隣接配線層Ｂの間においてショートが生じや
すくなることが分かる。

【００３１】また，本実施の形態では，ポリシリコンサ
イドウォールパターンの垂直部分が大きく形成されるた
め，絶縁膜が厚膜化しコタクト孔形成のエッチング時間
が長くなってもポリシリコンパターンの膜厚を大きくす
ることなくコンタクト形状を垂直に形成できる。したが
って，図１５に示すようにアスペクト比Ｄ／Ｗを大きく
した場合にコンタクト孔中腹部で径が大きくなるボーイ
ング（図１５中Ｃ）や，中腹部でエッチングが止まって
しまう等の弊害も発生しない。よって，従来のプロセス
技術において安定で安価なプロセスの提供が可能とな
る。

【００３２】（第２の実施の形態）次に，第２の実施の
形態について，主に，図６〜図９を参照しながら説明す
る。本実施の形態にかかる半導体装置の製造方法におい
ては，図６に示すように，まず，シリコン基板２００上
に素子能動領域を形成し，シリコン酸化膜２０２を成長
し，ポリシリコンでポリシリコンゲート２０４のパター
ンを形成する。次いで，このポリシリコンゲート２０４
の側壁にサイドウォールスペーサ２０６を形成し，サイ
ドウォールスペーサパターンを形成した後，シリコン基
板２００の露出部分にシリコン酸化膜２０８を生成し，
不純物イオン注入によりシリコン基板２００に所定の拡
散層を形成する（拡散層は図示せず。）。

【００３３】次に，第一のＢＰＳＧ膜２１０ａを全面被
着し高温フローによって平坦化し，この後，エッチング
停止層に相当するシリコン窒化膜２２０を被着する。次
に第二のＢＰＳＧ膜２１０ｂを被着し高温フローによっ
て平坦化した後，ポリシリコン膜２１２を被着する。次
に，通常のフォトリソグラフィ工程を経てレジスト膜２
２２のパターンを形成し，これをエッチングマスクとし
てポリシリコン膜２１２をエッチングする。

【００３４】図７に示すように，本実施の形態において
は，ポリシリコン膜２１２をドライエッチングした後，
窒化ケイ素のエッチング速度に対してＢＰＳＧのエッチ
ング速度が大きい条件で下地の第二のＢＰＳＧ膜２１０
ｂをエッチングしシリコン窒化膜２２０が露出するまで
削り込む。

【００３５】この後，図８に示すように，レジスト膜２
２２を全面除去した後ポリシリコン膜２１２を被着し，
更に，ポリシリコン膜を被着し全面エッチバックするこ
とによりポリシリコン膜２１２の側壁にポリシリコンサ
イドウォール２１４を形成し，コンタクトマスク２１６
のパターンを形成する。

【００３６】次に，図９に示すように，かかるコンタク
トマスク２１６をエッチングマスクとして，先ずシリコ
ン窒化膜２２０をエッチングした後，続けて第一のＢＰ
ＳＧ膜２１０ａをエッチングしコンタクト孔２１８のパ
ターンを形成する。結果として，図９に概略的な部分構
成を示す本実施の形態にかかる半導体装置２５０が形成
される。

【００３７】以上説明したように，本実施の形態によれ
ば，上記第１の実施の形態と同様に，ポリシリコンをド
ライエッチングした後下地ＢＰＳＧ膜を所定量削り込ん
だことによりポリシリコンサイドウオールパターン形成
時に垂直部分が大きくなり，コンタクト形状の制御性を
向上させることが出来る。

【００３８】さらに，本実施の形態によれば，次に説明
するように他の弊害の除去が可能である。まず，本実施
の形態で除去可能な他の弊害について説明すると，エッ
チングにおいては，必ずウエハ内，ウエハ間にエッチン
グ速度のバラツキが発生する。安定なコンタクト形状を
得るためには所定量の下地ＢＰＳＧを削り込むようにエ
ッチング時間を設定するが，エッチング速度のバラツキ
を±ａ％とすると目標値に対し（１＋ａ）％のエッチン
グを行う必要がある。そして目標値に対して（１＋ａ）
％の設定でエッチングを行った場合，最もエッチング速
度の大きいところでは，目標値に対して（１＋ａ％）×
（１＋ａ％）の深さのエッチング量となる。よって，下
地削れ量を精度よく制御するためには，成膜装置やエッ
チング装置の管理を強化しなければならず装置管理コス
トが増大する。さらに，ＢＰＳＧの膜厚が薄い半導体デ
バイスにこのようなプロセスを適用する場合，図５に示
すように，ゲートパターンとコンタクト孔に接続する配
線パターンとの余裕が充分とれず（図５中のＥ部），シ
ョート不良を誘発する等の弊害が発生する。

【００３９】次いで，本実施の形態におけるかかる弊害
の除去について説明すると，本実施の形態においては，
第二のＢＰＳＧ膜の下にシリコン窒化膜が形成されてい
る構造のため，シリコン窒化膜のエッチング速度に対し
てＢＰＳＧのエッチング速度が大きい条件でエッチング
処理を行えばエッチングはシリコン窒化膜上で止まり，
下地削れ量は安定に制御可能となる。よって，ゲートパ
ターンとコンタクト孔に接続する配線パターン間にショ
ート不良が発生する等の上記弊害も生じず，従来プロセ
ス技術において安定で安価なプロセスが提供可能とな
る。

【００４０】（第３の実施の形態）次に，第３の実施の
形態について，図１０〜図１３を参照しながら説明す
る。本実施の形態では，図１０に示すように，まず，シ
リコン基板３００上に所定の素子能動領域を形成し，ゲ
ート酸化膜３０２を成長し，ポリシリコンでポリシリコ
ンゲート３０４のパターンを形成する。かかるポリシリ
コンゲート３０４の側壁にサイドウォールスペーサ３０
６を形成した後，シリコン基板３００の露出部分にシリ
コン酸化膜３０８を生成し，不純物イオン注入すること
によりシリコン基板３００上に所定の拡散層を形成する
（拡散層は，図示せず。）。

【００４１】次に，ＢＰＳＧ膜４１０を全面被着し高温
フローによって平坦化し，この後，第１の層に相当する
ポリシリコン膜３１２と第２の層に相当するシリコン窒
化膜３２０とを順次被着する。次に通常のフォトリソグ
ラフィ／エッチング工程を経て，初期予備孔に相当する
予備孔３２２を形成し，ポリシリコン膜３１２とシリコ
ン窒化膜３２０との積層パターンを形成する。

【００４２】次に，この積層パターンをエッチングマス
クとして下地のＢＰＳＧ膜３１０をドライエッチングに
より削り込む。このとき，エッチングマスクとして作用
する積層パターンの上層であるシリコン窒化膜３２０も
同時にエッチングされて行く。このため，エッチングが
さらに進行すると下地のポリシリコン膜３１２が露出し
始める。下地のポリシリコン膜３１２が露出し始めると
プラズマ発光スペクトルは大きく変化する。例えば，Ｃ
Ｎ発光（波長：３８６２オングストローム）をモニタし
た場合，下層のポリシリコン膜３１２が露出すると発光
強度が大きく下降する。

【００４３】これを利用し，発光強度が所定量変化した
ときエッチングを終了するように設定しておけば終点検
出が可能となる。このような方法で終点検出を設定した
場合，ＢＰＳＧ膜３１０の削れ量は以下のようにシリコ
ン窒化膜３２０の膜厚を設定することによって制御する
ことができる。

【００４４】即ち，ＢＰＳＧ膜３１０のエッチング速度
をＥＲ（Ｂ），シリコン窒化膜３２０のエッチング速度
をＥＲ（Ｎ），ＢＰＳＧ膜３１０の所望の削れ量をＤ
（Ｂ），とするとシリコン窒化膜３２０の膜厚Ｔ（Ｎ）
を Ｔ（Ｎ）＝Ｄ（Ｂ）×｛ＥＲ（Ｎ）／ＥＲ（Ｂ）｝ に設定すればよい。

【００４５】つまり，ＢＰＳＧ膜３１０の削れ量を大き
くする場合はシリコン窒化膜３２０の膜厚Ｔ（Ｎ）を大
きくすればよいし，逆にＢＰＳＧ膜３１０の削れ量を小
さくする場合はＴ（Ｎ）を小さくすればよい。また，一
般的に，エッチング特性のバラツキや経時変化は，エッ
チング速度の変化量に比べてＥＲ（Ｎ）／ＥＲ（Ｂ）の
ようなエッチング速度比の変化量が小さい。従って，上
記のようにシリコン窒化膜３２０の膜厚を設定しておけ
ばＢＰＳＧ膜３１０の削れ量は安定に制御可能となる。

【００４６】この後，図１２に示すように，ポリシリコ
ン膜を被着し，全面エッチバックすることによりポリシ
リコン膜３１２の側壁にポリシリコンサイドウォール３
１４を形成しコンタクトマスク３１６のパターンが形成
される。

【００４７】次に，図１３に示すように，コンタクトマ
スク３１６をエッチングマスクとして，ＢＰＳＧ膜３１
０をエッチングしコンタクト孔３１８のパターンを形成
する。結果として，本実施の形態にかかる半導体装置３
５０が形成される。

【００４８】以上説明したように，本実施の形態におい
ては，エッチングマスクとしてシリコン窒化膜とポリシ
リコン膜とを積層したパターンを用い，ＢＰＳＧ膜を削
り込むときに上層のシリコン窒化膜を同時にエッチング
し，このときのプラズマ発光強度をモニタすることによ
り終点検出を行うようにしたため，ＢＰＳＧ膜の削れ量
は安定に制御可能となる。即ち，本実施の形態において
は，下地削れ量を安定させる方法としてドライエッチン
グ時におけるプラズマ発光強度の変化を利用してエッチ
ング終点を判定し削れ量を制御している。

【００４９】つまり，本実施の形態では，ウェハ間のバ
ラツキをエッチング終点検出を採用することにより吸収
することができる。したがって，ゲートパターンとコン
タクト孔に接続する配線パターン間にショートの可能性
が低減される。結果として，不良が発生する等の弊害も
生じず，従来プロセス技術において安定で安価なプロセ
スが提供可能となる。

【００５０】以上，本発明に係る好適な実施の形態につ
いて説明したが，本発明はかかる構成に限定されない。
当業者であれば，特許請求の範囲に記載された技術思想
の範囲内において，各種の修正例及び変更例を想定しう
るものであり，それら修正例及び変更例についても本発
明の技術範囲に包含されるものと了解される。

【００５１】例えば，上記実施の形態においては，ポリ
シリコン膜をエッチングマスクとして適用する半導体装
置の製造方法及び半導体装置を例に挙げたが，本発明は
かかる構成に限定されない。本発明は，他の様々な材料
から形成されるエッチングマスクを適用した半導体装置
の製造方法及び半導体装置に対しても適用することがで
きる。本発明においては，絶縁層に対してエッチング速
度の小さい膜であれば，エッチングマスクとして適用す
ることが可能である。

【００５２】また，上記実施の形態においては，絶縁層
としてＢＰＳＧ／窒化膜／ＢＰＳＧの３層構造からなる
ものを適用した半導体装置及び半導体装置の製造方法を
例に挙げたが，本発明はかかる構成に限定されない。本
発明は，他の様々な絶縁層をを適用した半導体装置及び
半導体装置の製造方法に対しても適用することができ
る。本発明において，絶縁層は，最上層の直下にエッチ
ング速度の小さい他の層を形成する構造であれば，２層
構造でも，４層以上の構造でもよい。

【００５３】さらに，上記実施の形態において挙げた材
料は例示に過ぎず，したがって，本発明のかかる構成に
限定されない。例えば，上記実施の形態においては，エ
ッチングマスクとしてシリコン窒化膜（第２の層に相当
する。）とポリシリコン膜（第１の層に相当する。）と
の積層パターンを適用した半導体装置の製造方法を例に
挙げて説明したが，本発明はかかる構成に限定されな
い。本発明は，他の様々な積層パターンをエッチングマ
スクとして適用した半導体装置の製造方法に対しても適
用することができる。本発明においては，絶縁層を削り
込むエッチング条件で積層パターンの上層が積層パター
ンの下層に対してエッチング速度が大きければ，材料に
何ら制限はない。同様に，他の構成要素についても，上
記実施の形態に例示した材料とは異なる材料から形成し
たものを適用することができることは言うまでもない。

【００５４】さらにまた，上記実施の形態においては，
絶縁層の平坦化に高温フローを用いた半導体装置の製造
方法を例示して説明したが，本発明はかかる構成に限定
されない。本発明は，他の様々な平坦化法，例えば，塗
布法，バイアススパッタ法，リフロー法，エッチバック
法，或いはリフトオフ法等を用いた半導体装置の製造方
法に対しても適用することができる。

【００５５】また，上記実施の形態においては，保護壁
をエッチバック法により形成する半導体装置の製造方法
を例示して説明したが，本発明は，かかる構成に限定さ
れない。本発明は，他の様々な方法，例えばＣＶＤ法や
ＭＢＥ（分子線エピタキシ）法等の結晶成長法等により
保護壁を形成する半導体装置の製造方法に対しても適用
することができる。

【００５６】さらに，上記実施の形態においては，電気
素子としてユニポーラトランジスタを適用した半導体装
置の製造方法及び半導体装置を例に挙げたが，本発明は
かかる構成に限定されない。本発明は，他の様々な電気
素子，例えばバイポーラトランジスタやキャパシタンス
等を適用した半導体装置の製造方法及び半導体装置につ
いても適用することができる。

【００５７】さらにまた，上記実施の形態においては，
孔としてコンタクト孔を形成した半導体装置の製造方法
及び半導体装置を例に挙げて説明したが，本発明は，か
かる構成に限定されない。本発明は，他の様々な孔，例
えば電力供給以外の目的で形成される孔等を形成した半
導体装置の製造方法及び半導体装置に対しても適用する
ことができる。

【００５８】

【発明の効果】本発明によれば，半導体装置において，
コンタクト孔等の形状不良を防止し，ショート等の電気
的不良を低減することができる。したがって，安定かつ
廉価な半導体プロセス技術を実現することが可能とな
り，半導体装置の一層の小型化・高集積化及び歩留まり
の向上を通じたコストダウンに資することができる。

【図面の簡単な説明】

【図１】第１の実施の形態にかかる半導体製造装置の製
造方法についての説明図である。

【図２】第１の実施の形態にかかる半導体製造装置の製
造方法についての他の説明図である。

【図３】第１の実施の形態にかかる半導体製造装置の製
造方法についての他の説明図である。

【図４】第１の実施の形態にかかる半導体製造装置の製
造方法についての他の説明図である。

【図５】本発明にかかる効果についての説明図である。

【図６】第２の実施の形態にかかる半導体製造装置の製
造方法についての説明図である。

【図７】第２の実施の形態にかかる半導体製造装置の製
造方法についての他の説明図である。

【図８】第２の実施の形態にかかる半導体製造装置の製
造方法についての他の説明図である。

【図９】第２の実施の形態にかかる半導体製造装置の製
造方法についての他の説明図である。

【図１０】第３の実施の形態にかかる半導体製造装置の
製造方法についての説明図である。

【図１１】第３の実施の形態にかかる半導体製造装置の
製造方法についての他の説明図である。

【図１２】第３の実施の形態にかかる半導体製造装置の
製造方法についての他の説明図である。

【図１３】第３の実施の形態にかかる半導体製造装置の
製造方法についての他の説明図である。

【図１４】本発明にかかる他の効果についての説明図で
ある。

【図１５】本発明にかかる他の効果としての説明図であ
る。

【符号の説明】

１００ シリコン基板 １１０ ＢＰＳＧ膜 １１２ ポリシリコン膜 １１４ ポリシリコンサイドウォール １１６ コンタクトマスク １１８ コンタクト孔 １２０ 予備孔 １５０ 半導体装置 ２２０ シリコン窒化膜 ３２０ シリコン窒化膜 ３２２ 予備孔

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 半導体基板上に積層された絶縁層へ孔を
   形成する孔形成工程を含む，半導体装置の製造方法であ
   って： 前記孔形成工程は； 前記絶縁層の前記孔の形成予定位置に，前記絶縁層の所
   定深さまで達する前記孔より大径の予備孔を形成する，
   工程と； 前記予備孔の内側壁に所定の厚みの保護壁を形成して，
   前記孔の上方部分を形成する，工程と； 前記保護壁をエッチングマスクとして，前記予備孔の底
   部に，前記予備孔より小径の前記孔の下方部分を形成す
   る，工程と；を含み， 前記予備孔は； 前記絶縁層上に第１の層と第２の層とを順次積層する，
   工程と； 前記予備孔の形成予定位置上に前記第１の層から前記第
   ２の層を介して前記絶縁層まで達する初期予備孔を形成
   する，工程と； 前記第１の層が露出するまで前記第２の層と前記初期予
   備孔の底部とを同時にエッチングすることにより前記絶
   縁層に前記予備孔を形成する，工程と；を経て形成され
   る ことを特徴とする，半導体装置の製造方法。
2. 【請求項２】 前記保護壁は，除去しないことを特徴と
   する，請求項１に記載の半導体装置の製造方法。
3. 【請求項３】 前記絶縁層の前記所定の深さには，前記
   予備孔の深さ方向へのエッチングの進行を抑止するエッ
   チング停止層が形成されていることを特徴とする，請求
   項１又は２に記載の半導体装置の製造方法。