JPS60192330A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） この発明は半導体装置の製造方法に係り、特に、半導体
基板上に形成された絶縁膜に階段状の段差構造を形成す
る方法に関するものである。

（従来技術） 浅い接合で高耐圧を有する半導体装置において、耐圧の
低下を防ぐフィールドプレート電極を有する構造では、
電界集中を緩和するため、電極を形成する部分の直下の
絶縁膜を、最適な膜厚段差を有する階段状の段差構造に
する必要がある。また、電極の形成において、電極の段
切れ防止に階段状の段差構造を用いることがあり、これ
らから、膜厚精度のよい階段状の段差構造の形成が必要
とされる。

従来、絶縁膜に階段状の段差構造を形成するには、第１
図に示すようにして行われている。その方法を説明する
。

第１図（ａ）において、■は、表面部の所定領域にＰ型
拡散層２を形成したＮ型シリコン基板であシ、まず、こ
の基板ｌの表面上に絶縁膜として膜厚Ｔ！（２〜５μｆ
ｎ）の二酸化シリコン層３を形成する。

次に、二酸化シリコン層３の所定の・領域を通常のホト
・エッチ工程で１〜４μｍ程度除去することにより、こ
の二酸化シリコン層３に、前記Ｐ型拡散層２上において
、それより大きく凹部４を形成する。この凹部４を形成
することにより、その底部に残される二酸化シリコン層
３の膜厚はＴ、（１μｆｒＬ）となる。（第１図（ｂ）
） その後、凹部４の底部に残された二酸化シリコン層３に
、前記四部４より小さい寸法で、かつ前記Ｐ型拡散層２
上に位置するようにして通常のホト・エッチ工程で開口
部５を形成する。これにより、二酸化シリコン層３には
、膜厚Ｔ、　、　Ｔ、を有する階段状の段差全もった構
造が形成される。（第１図（Ｃ）） しかる後、段差構造部には、電極６が、前記Ｐ型拡散層
２に接続して形成される（第１図（ｄ））。

以上のような従来の方法では、四部４を形成する際のエ
ツチングにより段差構造の膜厚Ｔ２が決まる。しかるに
、この膜厚Ｔ２が正確に所望の膜厚となるように二酸化
シリコン層３をエツチングすることが困難で、したがっ
て、段差構造の精度のよい膜厚制御ができなかった。

（発明の目的） この発明は上記の点に鑑みなされたもので、その目的は
、高精度に膜厚制御された階段状の段差構造を絶縁膜に
形成することにある。

（発明の概要） この発明の要点は、同一のエツチング方法で上層よりエ
ツチング速度が遅く、かつ同一のエツチング方法で下層
よりエツチング速度が速い中間層を設けて３層構造の絶
縁膜を形成することにある。

（実施例） 以下この発明の一実施例を第２図を参照して説明する。

第２図（ａ）において、１１は、表面部の所定領域にＰ
型拡散層１２を形成したＮ型シリコン基板であり、まず
、この基板１１の表面上に絶縁膜の下層として膜厚Ｔｌ
　（ｔμｆｎ）の二酸化シリコン層１３を熱酸化により
形成する。

次に、その二酸化シリコン層１３上に、絶縁膜の中間層
として窒化シリコン膜１４を５０〜５０００大厚でＣＶ
Ｄにより形成し、続けて、その窒化シリコン膜１４上に
、絶縁膜の全体の厚さがＴ、（２〜５μｆ７Ｓ）となる
ように二酸化シリコン層１５を、絶縁膜の上層としてＣ
ＶＤにより形成する（第２図（ｂ））。

しかる後、二酸化シリコン層１５の所定の領域を、フッ
酸系のエッチャントを用いた通常のホト・エッチ工程で
除去することにより、この二酸化シリコン層１５に、前
記Ｐ型拡散層１２上において、それより大きく開口部１
６を形成する（第２図（Ｃ））。

次いで、開口部１６により露出した窒化シリコン膜１４
の所定の領域を通常のホト・エッチ工程（ただし、この
場合はドライエツチング）で除去することにより、この
窒化シリコン膜１４に、前記開口部１６内で、かつ前記
Ｐ型拡散層１２上において開口部１７’に形成する。続
いて、この開口部１７に連続する開口部１８を、再びフ
ッ酸系のエッチャントを用いた通常のホト−エッチ工程
で二酸化シリコン層１３に形成する。これにより、絶縁
膜には、膜厚Ｔ、と膜厚Ｔ、プラヌ窒化シリコン膜１４
の厚さを有する階段状の段差をもった構造が形成される
（第２図（ｄ））。

しかる後、段差構造部には、電極９が、前記Ｐ型拡散層
１２に接続して形成される（第２図（ｅ））。

以上のように、この発明の一実施例では、窒化シリコン
膜１４を中間に設けて絶縁膜を３層構造とする。そして
、その絶縁膜の各層に開口部１６゜１７．１８を形成す
ることにより階段状の段差構造を形成するが、絶縁膜の
上層としての二酸化シリコン層１５をフッ酸系のエッチ
ャントを用いてエツチングする際、そのエツチング方法
においては、二酸化シリコン層１５のエツチング速度（
１０００〜３０００λ／分）に比較して窒化シリコン膜
１４のエツチング速度が数ν分というようにはるかに遅
い。すなわち、二酸化シリコン層１５のエツチングにお
いて、その下の窒化シリコン膜１４はほとんどエツチン
グされない。したがって、この窒化シリコン膜１４の存
在によって、上層のエツチングに影響されずに、階段状
の段差構造の薄膜部分の膜厚を所望の厚さに正確に保つ
ことができる。また、窒化シリコン膜１４が上層のエツ
チングのストッパとなるので、上層のエツチング終点を
容易に検出できる。

なお、窒化シリコン膜１４をドライエツチングでエツチ
ングする際、そのエツチング方法においては、窒化シリ
コン膜１４の方が、その下の二酸化シリコン層１３より
エツチング速度がはるかに速い。したがって、窒化シリ
コン膜１４のエツチングにおいて、下層としての二酸化
シリコン層１３はほとんどエツチングされない。ゆえに
、この発明の第２の実施例として、窒化シリコン膜１４
に上層の二酸化シリコン層１５と同一の大きな開口部を
形成し、下層の二酸化シリコン層１３にのみ小さな開口
部を形成するようにしても、窒化シリコン膜１４のエツ
チングに影響されずに、階段状の段差構造の薄膜部分の
膜厚を、下層の二酸化シリコン層１３の膜厚Ｔｔで正確
に保つことができる。

また、下層の二酸化シリコン層１３が窒化シリコン膜１
４のエツチングのストッパとなるので、窒化シリコン膜
１４のエツチング終点を容易に検出できる。

なお、上記実施例では、絶縁膜の下層に熱酸化による二
酸化シリコン層、中間層として窒化シリコン膜、上層に
ＣＶＤによる二酸化シリコン層を用いたが、その他の膜
を用いることもできる。

（発明の効果） 以上詳述したように、この発明の方法によれば、同一の
エツチング方法で上層よりエツチング速度が遅く、かつ
同一のエツチング方法で下層よりエツチング速度が速い
中間層を設けて３層構造の絶縁膜を形成したから、この
絶縁膜に高精度に膜厚制御して階段状の段差構造を形成
することができる。

【図面の簡単な説明】

第１図は絶縁膜に階段状の段差構造を形成する従来の方
法を示す断面図、第２図はこの発明の半導体装置の製造
方法の一実施例を示す断面図である０ １１・・・Ｎ型シリコン基板、１３・・・二酸化シリコ
ン層、１４・・・窒化シリコン膜、１５・・・二酸化シ
リコン層、１６，１７．１８・・・開口部。 手続補正書 昭和５９年１０月１９日 特許庁長官志賀　学　殿 １、事件の表示 昭和５９年　特許　願第　４７１９８　号２、発明の名
称 半導体装置の製造方法 ３、補正をする者 事件との関係　特許出願人 （０２９）沖電気工業株式会社 ５、補正命令の日付　昭和　年　月　日（自発）６、補
正の対象 明細書の発明の詳細な説明の欄 ７、補正の内容 １）明細書２頁１３行「２〜５μｍ」を「１〜５μｍ」
と訂正する。 ２）同２頁１５行「１〜４μｍ」を「０．５〜４μｍ」
と訂正する。 ３）同２頁１９行および末行「１μｍ」を「０．５〜４
μｍ」と訂正する。 ４）同４頁１１行「１μｍ」を「０．５〜４μｍ」と訂
正する。 ５）同４頁１６行および１７行「２〜５μｍ」を「１〜
５μｍ」と訂正する。 ６）同５頁１８行「電極９」を「電極１９」と訂正する
。

Claims (1)

【特許請求の範囲】
1. 同一のエツチング方法で上層よりエツチング速度が遅く
   、かつ同一のエツチング方法で下層よりエツチング速度
   が速い中間層を設けて３層構造の絶縁膜を半導体基板上
   に形成する工程と、この工程で形成された絶縁膜の各層
   に順次開口部を形成して絶縁膜に階段状の段差構造を形
   成する工程とを具備してなる半導体装置の製造方法。