KR960030371A - 옥시나이트라이드막 및 그의 형성방법 및 그 옥시나이트라이드막을 사용한 소자분리산화막의 형성방법 - Google Patents

옥시나이트라이드막 및 그의 형성방법 및 그 옥시나이트라이드막을 사용한 소자분리산화막의 형성방법 Download PDF

Info

Publication number
KR960030371A
KR960030371A KR1019960002152A KR19960002152A KR960030371A KR 960030371 A KR960030371 A KR 960030371A KR 1019960002152 A KR1019960002152 A KR 1019960002152A KR 19960002152 A KR19960002152 A KR 19960002152A KR 960030371 A KR960030371 A KR 960030371A
Authority
KR
South Korea
Prior art keywords
film
forming
oxynitride film
layer portion
surface layer
Prior art date
Application number
KR1019960002152A
Other languages
English (en)
Other versions
KR100217494B1 (ko
Inventor
마이코 코바야시
타까시 쿠로이
Original Assignee
기다오까 다까시
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기다오까 다까시, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 기다오까 다까시
Publication of KR960030371A publication Critical patent/KR960030371A/ko
Application granted granted Critical
Publication of KR100217494B1 publication Critical patent/KR100217494B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

실리콘기판(1)의 주표면상에, 그 두께방향에 산소와 질소의 조성비가 변화하는 옥시나이트라이다막(2)를 형성하고, 이 옥시나이트라이드막(2)상에 실리콘질화막(3)을 형성한다. 이때 옥시나이트라이드막(2)에 있어서 실리콘기판(1)에 가까운 부분이 실리콘 산화막에 가까운조성을 가지고, 실리콘질화막(3)에 가까워짐에 따라서 실리콘질화막에 가까운 조성을 가지도록, 옥시나이트라이드막(2)의 조성을 조정한다.
그리고, 실리콘질화막(3)과 옥시나이트라이드막(2)를 각각 소정형상으로 패터닝한다. 이 실리콘질화막(3)과 옥시나이트라이드막(2)를 마스크로써 사용해서, 실리콘기판(1)의 주표면을 열산화 한다. 이렇게 그 두께방향에 조성이 변화하는 옥시나이트라이드막을 사용하는 것에 의해, 소자분리산화막의 버즈비크의 뻗어남을 억제함과 동시에 실리콘기판의 주표면에서의 결정 결함의 발생도 억제하는 것이 가능해진다.

Description

옥시나이트라이드막 및 그의 형성방법 및 그 옥시나이트라이드막을 사용한 소자분리 산화막의 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도∼제3도는 본 발명의 제1의 실시예에 있어서의 소자분리산화막의 형성공정의 제1∼제3공정을 표시하는 단면도.

Claims (24)

  1. 소정량의 산소와 질소를 포함하는 옥시나이트라이드막으로써, 그 두께방향으로 상기 산소와 상기 질소의 조성비가 변화하는 옥시나이트라이드막.
  2. 제1항에 있어서, 상기 옥시나이트라이드막은 대향하는 제1과 제2의 표면을 가지고, 상기 제1의 표면을 포함하는 제1의 표층부와 상기 제2의 표면을 포함하는 제2의 표층부 포함하고, 상기 제1의 표층부에서의 상기 산소와 상기 질소의 조성비와, 상기 제2의 표층부에서의 상기 산소와 상기 질소의 조성비가 다른, 옥시나이트라이드막
  3. 제2항에 있어서, 상기 옥시나이트라이드막은 실리콘 기판(1)상에 형성되며, 상기 제1의 표층부는 상기 실리콘 기판(1)측에 배치되고, 상기 제1의 표층부에서는, 상기 산소의 함유량이 상기 질소의 함유량 보다도 많고, 상기 제2의 표층부에서는, 상기 질소의 함유량이 상기 산소의 함유량 보다도 많은 옥시나이트라이드막.
  4. 제3항에 있어서, 상기 옥시나이트라이드막의 상기 제1의 표층부는, 거의 실리콘산화막에 의해 구성되는 옥시나이트라이드막.
  5. 제4항에 있어서, 상기 옥시나이트라이드막의 제2의 표층부는, 거의 실리콘질화막에 의해 구성되는 옥시나이트라이드막.
  6. 제3항에 있어서, 상기 옥시나이트라이드막의 상기 제2의 표층부는, 거의 실리콘 질화막에 의해 구성되는 옥시나이트라이드막.
  7. 제3항에 있어서, 상기 질소의 함유량은 상기 제2의 표면에서 상기 제1의 표면에 향함에 따라서 서서히 감소하고, 상기 산소의 함유량은 상기 제2 표면에서 상기 제1의 표면에 향함에 따라서 서서히 증가하는 옥시나이트라이드막.
  8. 소정량의 산소와 질소를 포함하는 옥시나이트라이드막의 형성 방향으로써, 상기 산소의 공급을 위해 제1의 가스의 공급량과, 상기 질소의 공급을 위한 제2의 가스의 공급량을 변화시키면서 기상성장시키는 공정을 포함하는 것을 특징으로 하는 옥시나이트라이드막의 형성방법.
  9. 제8항에 있어서, 상기 옥시나이트라이드막은,실리콘 기판(1)의 주표면상에 형성되고, 상기 실리콘기판(1)의 주표면측에 위치하는 제1의 표면을 포함하는 제1의 표층부와 상기 제1의 표면과 마주보는 제2의 표면을 포함하는 제2의 표층부를 가지고, 상기 기상성장시키는 공정은, 상기 제1의 가스의 공급량을 상기 제2의 가스의 공급량보다도 많게 해서 상기 제1의 표층부를 형성하는 공정과, 상기 제1의 가스의 공급량을 상기 제2의 가스의 공급량보다도 적게 해서 상기 제2의 표층부를 형성하는 공정을 포함하는, 옥시나이트라이드막의 형성방법.
  10. 제9항에 있어서, 상기 옥시나이트라이드막은, 상기 제1과 제2의 표층부의 사이에 중간부를 가지고, 상기 기상성장시키는 공정은, 다시 상기 제1의 표층부의 형성공정과 상기 제2의 표층부의 형성공정과의 사이에, 상기 제1의 가스의 공급량을 서서히 감소시켜 상기 제2의 가스의 공급량을 서서히 증가시키면서 상기 중간부를 형성하는 공정을 포함하는, 옥시나이트라이드막의 형성방법.
  11. 소정량의 산소와 질소를 포함하고, 실리콘기판(1)의 주표면상에 형성되어 상기 실리콘기판(1)의 주표면측에 위치하는 제1의 표면을 포함하는 제1의 표층부와 상기 제1의 표면과 마주보는 제2의 표면을 포함하는 제2의 표층부를 가지는 옥시나이트라이드막을 사용 소자분리산화막의 형성방법으로써, 상기 산소의 공급을 위한 제1의 가스의 공급량을 상기 질소의 공급을 위한 제2의 가스의 공급량보다도 많게 해서 화학기상성장법에 의해 상기 제1의 표면층부를 형성하고, 상기 제1의 가스의 공급량을 상기 제2의 가스의 공급량보다도 적게해도 화학기상성장법에 의해 상기 제2의 표층부를 형성하는 것에 의해, 실리콘기판(1)상에 상기 옥시나이트라이드막을 형성하는 공정과, 상기 옥시나이트라이드막을 소정형상으로 패터닝하는 것에 의해 상기 실리콘기판(1)의 주표면을 선택적으로 노출시키는 공정과, 상기 옥시나이트라이드막을 마스크로써 사용하여 상기 실리콘기판(1)의 주표면을 선택적으로 산화하는 것에 의해 소자분리산화막(4)를 형성하는 공정을 구비한 소자분리산화막의 형성방법.
  12. 제11항에 있어서, 상기 옥시나이트라이드막은, 상기 제1과 제2의 표층부의 사이에 중간부를 가지고, 상기 옥시나이트라이드막의 형성공정은, 상기 제1의 표층부의 형성공정과 상기 제2의 표층부의 형성공정과의 사이에, 상기 제1의 가스의 공급량을 서서히 감소시켜 상기 제2의 가스의 공급량을 서서히 증가시키면서 상기 중간부를 형성하는 공정을 포함하는 소자분리산화막의 형성방법.
  13. 제11항에 있어서, 상기 옥시나이트라이드막은, 상기 실리콘 기판(1)의 주표면상에 직접 형성되고, 상기 제1의 표층부는 거의 실리콘산화막에 의해 구성되고, 상기 옥시나이트라이드막의 형성공정은, 상기 제1의 가스의 공급량을 최대치까지 증가시켜, 상기 제2의 가스의 공급량을 거의 0에 가까운 수치에 까지 감소시키면서 상기 제1의 표층부를 형성하는 공정을 포함하는 소자분리산화막의 형성방법.
  14. 제11항에 있어서, 상기 제2의 표층부상에는 실리콘질화막이 형성되고, 상기 옥시나이트라이드막의 형성 공정은, 상기 옥시나이트라이드막을 형성한 후에 화학기상 성장법을 이용하여 상기 옥시나이트라이드막상에 상기 실리콘질화막(3)을 형성하는 공정을 포함하고, 상기 옥시나이트라이드막을 패터닝하는 공정은, 상기 실리콘질화막(3)을 상기 소정형상에 패터닝하는 공정을 포함하며, 상기 실리콘기판(1)의 주표면의 산화공정은, 상기 실리콘질화막(3)과 상기 옥시나이트라이드막을 마스크로서 사용해서 상기 실리콘 기판(1)의 주표면을 선택적으로 산화하는 공정을 포함하는, 소자분리산화막의 형성방법.
  15. 제14항에 있어서, 상기 실리콘질화막(3)과 상기 실리콘기판(1)과의 사이에는 다결정실리콘막(7)이 형성되고, 상기 옥시나이트라이드막의 형성공정은, 상기 옥시나이트라이드막을 형성한 후에 상기 다결정 실리콘막(7)과 상기 실리콘질화막(3)을 차례로 형성하는 공정을 포함하며, 상기 옥시나이트라이드막을 패터닝하는 공정은, 상기 다결정실리콘막(7)도 상기 소정형상으로 패터닝하는 공정을 포함하는, 소자분리산화막의 형성방법.
  16. 제11항에 있어서, 상기 제2의 표층부는 거의 실리콘질화막에 의해 구성되고, 상기 옥시나이트라이드막의 형성공정은, 상기 제1의 가스의 공급량을 거의 0에까지 감소시켜 상기 제2의 가스의 공급량을 최대치까지 증가시키면서 상기 제2의 표층부를 형성하는 공정을 포함하는 소자분리산화막의 형성방법.
  17. 제11항에 있어서, 상기 옥시나이트라이드막을 패터닝하는 것에 의해 선택적으로 노출한 상기 실리콘기판(1)의 주표면에는 홈(5)가 형성되고, 상기 옥시나이트라이드막을 패터닝하는 공정은, 노출한 상기 실리콘기판(1)의 주표면을 에칭하는 것에 의해 상기 홈(5)를 형성하는 공정을 포함하는, 소자분리산화막의 형성방법.
  18. 제17항에 있어서, 상기 홈(5)의 측벽을 감싸듯이 내산화막으로 이루어지는 사이드월 절연막(3a)가 형성되고, 상기 홈(5)를 형성하는 공정은, 상기 홈(5)를 덮듯이 내산화막을 형성하는 공정과, 상기 내산화막에 이방성 에칭처리를 실시하는 것에 의해 상기 홈(5)의 저면을 선택적으로 노출시킴과 동시에 상기 홈(5)의 벽을 감싸듯이 상기 사이드원 절연막(3a)를 형성하는 공정을 포함하는, 소자분리산화막의 형성방법.
  19. 제18항에 있어서, 상기 내산화막은, 상기 옥시나이트라이드막과 실리콘질화막에서 선택되는 적어도 1종이상의 재질로 이루어지는 소자분리산화막의 형성방법.
  20. 제11항에 있어서, 패터닝된 상기 옥시나이트라이드막의 측벽을 감싸는 것처럼 내산화막으로 이루어지는 사이드월 절연막(3a)가 형성되고, 상기 옥시나이트라이드막을 패터닝하는 공정은, 상기 옥시나이트라이드막을 패터닝한 후에, 노출한 상기 실리콘기판(1)의 주표면과 상기 옥시나이트라이드막을 감싸듯이 내산화막을 형성하는 공정과, 상기 내산화막에 이방성 에칭처리를 실시하는 것에 의해, 상기 실리콘기판(1)의 주표면을 선택적으로 노출시킴과 동시에 상기 옥시나이트라이드막의 측벽을 감싸듯이 상기 실리콘월 절연막(3a)를 형성하는 공정을 포함하는 소자분리산화막의 형성방법.
  21. 제11항에 있어서, 상기 옥시나이트라이드막과 상기 실리콘기판(1)의 사이에는 실리콘산화막(6b)가 형성되고, 상기 옥시나이트라이드막의 형성공정은, 상기 옥시나이트라이드막의 형성전에, 상기 실리콘기판(1)의 주표면상에 상기 실리콘산화막(6b)를 형성하는 공정을 포함하는 소자분리산화막의 형성방법.
  22. 소정량의 산소와 질소를 포함하고, 실리콘기판(1)의 주표면상에 형성되고 전기 실리콘기판(1)의 주표면측에 위치하는 제1의 표면을 포함하는 제1의 표층부와 상기 제1의 표면과 마주보는 제2의 표면을 포함하는 제2의 표층부를 가지는 옥시나이트라이드막을 사용한 소자분리산화막의 형성방법으로써, 실리콘기판(1)의 주표면상에 실리콘산화막(6b)를 개재해서 실리콘질화막(3)을 감싸듯이, 화학기상성장법을 이용하여, 상기 산소의 공급을 위한 제1의 가스의 공급량을 상기 질소의 공급을 위한 제2의 가스의 공급량보다 많게 해서 상기 제1의 표층부를 형성하고, 상기 제1의 가스의 공급량을 상기 제2의 가스의 공급량보다도 적게해서 상기 제2의 표층부를 형성하는 것에 의해 옥시나이트라이드막을 형성하는 공정과, 상기 옥시나이트라이드막에 이방성 에칭처리를 실시하는 것에 의해, 상기 실리콘기판(1)의 주표면을 선택적으로 노출시킴과 동시에 상기 실리콘질화막(3)의 측벽을 감싸듯이 상기 옥시나이트라이드막으로 이루어지는 사이드월 절연막(2a)를 형성하는 공정과, 상기 사이드월 절연막(2a)와 상기 실리콘질화막(3)을 마스크로써 사용하여, 상기 실리콘 기판(1)의 주표면을 선택적으로 산화하는 것에 의해 소자분리산화막(4)를 형성하는 공정과, 상기 사이드월 절연막(2a)와 상기 실리콘질화막(3)을 마스크로써 사용하여, 상기 실리콘판(1)의 주표면을 선택적으로 산화하는 것에 의해 소자분리산화막(4)를 형성하는 공정을 구비한, 소자분리산화막의 형성방법.
  23. 제22항에 있어서, 노출한 상기 실리콘판(1)의 주표면에는 홈(5)가되고, 상기 사이드월 절연막(2a)는 상기(5)측벽상에까지 연재하고, 상기 실리콘질화막(3)을 패터닝하는 공정은, 상기 실리콘질화막(3)을 패터닝한 후에, 노출한 상기 실리콘기판(1)의 주표면을 에칭하는 것에 의해 상기 홈(5)를 형성하는 공정을 포함하고, 상기 옥시나이트라이드막을 형성하는 공정은, 상기 홈(5)의 측벽을 감싸도록 상기 옥시나이트라이드막을 형성하는 공정을 포함하는 소자분리산화막의 형성방법.
  24. 제2항에 있어서, 상기 실리콘기판(1)의 주표면에는, 상기 사이드월 절연막 사이에 측벽을 가지는 홈(5)이 형성되고, 상기 사이드월 절연막(2a)를 형성하는 공정은, 상기 사이드월 절연막(2a)를 형성한 후에, 노출한 실리콘기판(1)의 주표면을 에칭하는 것에 의해 상기 홈(5)를 형성하는 공정을 포함하는, 소자분리산화막의 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960002152A 1995-01-31 1996-01-30 옥시나이트라이드막 및 그의 형성방법 및 그 옥시나이트라이드막을 사용한 소자분리산화막의 형성방법 KR100217494B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-013674 1995-01-31
JP7013674A JPH08203884A (ja) 1995-01-31 1995-01-31 オキシナイトライド膜およびその形成方法ならびにそのオキシナイトライド膜を用いた素子分離酸化膜の形成方法

Publications (2)

Publication Number Publication Date
KR960030371A true KR960030371A (ko) 1996-08-17
KR100217494B1 KR100217494B1 (ko) 1999-09-01

Family

ID=11839743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960002152A KR100217494B1 (ko) 1995-01-31 1996-01-30 옥시나이트라이드막 및 그의 형성방법 및 그 옥시나이트라이드막을 사용한 소자분리산화막의 형성방법

Country Status (4)

Country Link
US (1) US5616401A (ko)
JP (1) JPH08203884A (ko)
KR (1) KR100217494B1 (ko)
TW (1) TW306023B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910003742B1 (ko) * 1986-09-09 1991-06-10 세미콘덕터 에너지 라보라터리 캄파니 리미티드 Cvd장치
KR100419876B1 (ko) * 1996-10-30 2004-05-10 주식회사 하이닉스반도체 반도체소자의소자분리막형성방법
US5780346A (en) 1996-12-31 1998-07-14 Intel Corporation N2 O nitrided-oxide trench sidewalls and method of making isolation structure
US5956589A (en) * 1997-09-05 1999-09-21 Microchip Technology Incorporated Method of forming narrow thermal silicon dioxide side isolation regions in a semiconductor substrate and MOS semiconductor devices fabricated by this method
US6087271A (en) * 1997-12-18 2000-07-11 Advanced Micro Devices, Inc. Methods for removal of an anti-reflective coating following a resist protect etching process
US5904520A (en) * 1998-01-05 1999-05-18 Utek Semiconductor Corp. Method of fabricating a CMOS transistor
US6255233B1 (en) * 1998-12-30 2001-07-03 Intel Corporation In-situ silicon nitride and silicon based oxide deposition with graded interface for damascene application
US6218314B1 (en) 1999-04-01 2001-04-17 Taiwan Semiconductor Manufacturing Company Silicon dioxide-oxynitride continuity film as a passivation film
US6171978B1 (en) * 1999-05-27 2001-01-09 Taiwan Semiconductor Manufacturing Company Method of manufacturing capacitor dielectric
JP2001144170A (ja) * 1999-11-11 2001-05-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6268267B1 (en) * 2000-01-24 2001-07-31 Taiwan Semiconductor Manufacturing Company Silicon-oxynitride-oxide (SXO) continuity film pad to recessed bird's beak of LOCOS
US6670695B1 (en) * 2000-02-29 2003-12-30 United Microelectronics Corp. Method of manufacturing anti-reflection layer
US6287962B1 (en) 2000-11-30 2001-09-11 Taiwan Semiconductor Manufacturing Company Method for making a novel graded silicon nitride/silicon oxide (SNO) hard mask for improved deep sub-micrometer semiconductor processing
US6518200B2 (en) 2001-06-07 2003-02-11 Taiwan Semiconductor Manufacturing Co., Ltd. Graded composite layer and method for fabrication thereof
US6949448B2 (en) * 2003-04-01 2005-09-27 Taiwan Semiconductor Manufacturing Co., Ltd. Local oxidation of silicon (LOCOS) method employing graded oxidation mask
US7901870B1 (en) 2004-05-12 2011-03-08 Cirrex Systems Llc Adjusting optical properties of optical thin films
US7565084B1 (en) 2004-09-15 2009-07-21 Wach Michael L Robustly stabilizing laser systems
US20070202710A1 (en) * 2006-02-27 2007-08-30 Hynix Semiconductor Inc. Method for fabricating semiconductor device using hard mask
US7903338B1 (en) 2006-07-08 2011-03-08 Cirrex Systems Llc Method and system for managing light at an optical interface
KR101446331B1 (ko) * 2008-02-13 2014-10-02 삼성전자주식회사 반도체 소자의 제조 방법
US8927442B1 (en) * 2013-07-25 2015-01-06 International Business Machines Corporation SiCOH hardmask with graded transition layers

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3652324A (en) * 1968-08-15 1972-03-28 Westinghouse Electric Corp A METHOD OF VAPOR DEPOSITING A LAYER OF Si{11 N{11 {0 ON A SILICON BASE
JPS59139643A (ja) * 1983-01-31 1984-08-10 Hitachi Ltd 半導体装置およびその製造方法
US4876582A (en) * 1983-05-02 1989-10-24 Ncr Corporation Crystallized silicon-on-insulator nonvolatile memory device
US4668365A (en) * 1984-10-25 1987-05-26 Applied Materials, Inc. Apparatus and method for magnetron-enhanced plasma-assisted chemical vapor deposition
US4616245A (en) * 1984-10-29 1986-10-07 Ncr Corporation Direct-write silicon nitride EEPROM cell
US4901133A (en) * 1986-04-02 1990-02-13 Texas Instruments Incorporated Multilayer semi-insulating film for hermetic wafer passivation and method for making same
US5015353A (en) * 1987-09-30 1991-05-14 The United States Of America As Represented By The Secretary Of The Navy Method for producing substoichiometric silicon nitride of preselected proportions

Also Published As

Publication number Publication date
JPH08203884A (ja) 1996-08-09
KR100217494B1 (ko) 1999-09-01
TW306023B (ko) 1997-05-21
US5616401A (en) 1997-04-01

Similar Documents

Publication Publication Date Title
KR960030371A (ko) 옥시나이트라이드막 및 그의 형성방법 및 그 옥시나이트라이드막을 사용한 소자분리산화막의 형성방법
US6429538B1 (en) Method for making a novel graded silicon nitride/silicon oxide (SNO) hard mask for improved deep sub-micrometer semiconductor processing
US5236862A (en) Method of forming oxide isolation
KR890015378A (ko) 다결정 실리콘층 에칭방법
US5369052A (en) Method of forming dual field oxide isolation
KR960042996A (ko) 화학량론적으로 변화된 질화물 에치 정치층을 사용한 고밀도의 선택적 SiO_2 : Si_3N_4 에칭
JPS62500969A (ja) 半導体デバイスの製作方法
US5002898A (en) Integrated-circuit device isolation
KR940003070A (ko) 반도체소자의 단위소자간 격리방법
US5422300A (en) Method for forming electrical isolation in an integrated circuit
US5977608A (en) Modified poly-buffered isolation
KR950021390A (ko) 반도체 소자의 소자분리막 형성 방법
KR950029850A (ko) 반도체 소자의 필드산화막 형성 방법
JPH01109772A (ja) 半導体装置の製造方法
KR100253268B1 (ko) 반도체 소자 절연방법
KR100244411B1 (ko) 반도체장치 제조방법
KR920010195B1 (ko) 고저항 다결정실리콘의 제조방법
KR0146629B1 (ko) 반도체 소자의 필드산화막 형성방법
JPS6257229A (ja) 半導体装置の製造方法
KR980006081A (ko) 반도체 소자분리막 형성방법
KR940001346A (ko) 반도체 소자분리막 제조방법
JP2000183339A (ja) 半導体装置及びその製造方法
KR970003937A (ko) 금속 산화물 실리콘 전계 효과 트랜지스터의 제조방법
KR960026608A (ko) 반도체 소자의 필드산화막 형성방법
JPH04356944A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070523

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee