JPH03283430A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03283430A JPH03283430A JP8277290A JP8277290A JPH03283430A JP H03283430 A JPH03283430 A JP H03283430A JP 8277290 A JP8277290 A JP 8277290A JP 8277290 A JP8277290 A JP 8277290A JP H03283430 A JPH03283430 A JP H03283430A
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxynitride
- plasma silicon
- film
- hole
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 35
- 239000010703 silicon Substances 0.000 claims abstract description 35
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 26
- 239000011229 interlayer Substances 0.000 claims abstract description 26
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 17
- 239000001301 oxygen Substances 0.000 claims abstract description 17
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 17
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 238000007740 vapor deposition Methods 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 abstract description 18
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 14
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 14
- 238000001039 wet etching Methods 0.000 abstract description 14
- 238000005530 etching Methods 0.000 abstract description 12
- 238000000034 method Methods 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 abstract description 7
- 150000004767 nitrides Chemical class 0.000 abstract 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は層間絶縁層を挟んで、上下に形成され、かつ、
層間絶縁層に形成されたスルーホールを介して接続され
ている第1、第2の金属配線を含む半導体装置に関する
。
層間絶縁層に形成されたスルーホールを介して接続され
ている第1、第2の金属配線を含む半導体装置に関する
。
金属配線間における層間絶縁膜は、下層金属配線と上層
金属配線とをスルーホールと称される開口部において、
電気的にも形状的にも良好な状態で接合させ、かつ、ス
ルーホール以外においては上下金属配線を完全に絶縁し
なければならない。
金属配線とをスルーホールと称される開口部において、
電気的にも形状的にも良好な状態で接合させ、かつ、ス
ルーホール以外においては上下金属配線を完全に絶縁し
なければならない。
ここで電気的に良好とは上下金属配線間でスルーホール
抵抗が大きくならない範囲で導通がとれていることであ
り、形状的に良好とは上層配線に断線がなく、下地被覆
性が良く均一に被覆できることである。
抵抗が大きくならない範囲で導通がとれていることであ
り、形状的に良好とは上層配線に断線がなく、下地被覆
性が良く均一に被覆できることである。
第6図はこの種の半導体装置の理想的な形状を示す断面
図である。
図である。
半導体基板31の上にシリコン酸化膜32、第1アルミ
配線34か形成され、その上にスルーホール35を有す
る層間絶縁膜33が形成され、さらにその上に形成され
た第2アルミ配線36がスルーホール35を介して第1
アルミ配線34に接続されている。
配線34か形成され、その上にスルーホール35を有す
る層間絶縁膜33が形成され、さらにその上に形成され
た第2アルミ配線36がスルーホール35を介して第1
アルミ配線34に接続されている。
このようなスルーホール35か理想的な形状であるため
には、スルーホール35の開口形状が捨鉢状であること
、すなわち、層間絶縁膜33の側面と第1アルミ配線3
4とのなす角度θが90度以上となり、スルーホールで
急峻な段差かないことが必要である。さて従来、この種
の層間絶縁膜としてプラズマシリコン窒化膜またはプラ
ズマシリコン酸化膜の単層が多用されているが、それは
低温で、成長できるからである。しかしながら、現在の
微細加工技術では、第6図に示されるようなスルーホー
ル形状に加工することは、量産性、再現性等の点て困難
であり、この問題を解決するために、スルーホール開口
時、ドライエツチング前にウェットエツチングを行なう
ことによりスルーホールでの段差を緩和して、第6図に
示されるような理想的断面形状に近づけていた。
には、スルーホール35の開口形状が捨鉢状であること
、すなわち、層間絶縁膜33の側面と第1アルミ配線3
4とのなす角度θが90度以上となり、スルーホールで
急峻な段差かないことが必要である。さて従来、この種
の層間絶縁膜としてプラズマシリコン窒化膜またはプラ
ズマシリコン酸化膜の単層が多用されているが、それは
低温で、成長できるからである。しかしながら、現在の
微細加工技術では、第6図に示されるようなスルーホー
ル形状に加工することは、量産性、再現性等の点て困難
であり、この問題を解決するために、スルーホール開口
時、ドライエツチング前にウェットエツチングを行なう
ことによりスルーホールでの段差を緩和して、第6図に
示されるような理想的断面形状に近づけていた。
第7図は上記の層間絶縁膜としてプラズマシリコン酸化
膜を用いたもので、スルーホール開口時、ドライエツチ
ング前にウェットエツチングを追加した半導体装置の従
来例を示す断面図である。
膜を用いたもので、スルーホール開口時、ドライエツチ
ング前にウェットエツチングを追加した半導体装置の従
来例を示す断面図である。
半導体基板41の上にシリコン酸化膜42、第1アルミ
配線44が形成さね、その上にスルーホール45を有す
る層間絶縁層43が形成され、さらにその上に形成され
た第2アルミ配線46かスルーホール45を介して第1
アルミ配線44に接続されている。
配線44が形成さね、その上にスルーホール45を有す
る層間絶縁層43が形成され、さらにその上に形成され
た第2アルミ配線46かスルーホール45を介して第1
アルミ配線44に接続されている。
上述した従来の半導体装置は、層間絶縁膜43としてプ
ラズマシリコン窒化膜またはプラズマシリコン酸化膜の
単層を用いているが、その製造工程、特に、スルーホー
ル形成時に以下に述べる欠点がある。
ラズマシリコン窒化膜またはプラズマシリコン酸化膜の
単層を用いているが、その製造工程、特に、スルーホー
ル形成時に以下に述べる欠点がある。
1、第6図に示されるような理想的形状にするためには
、可能な限り多くウェットエツチングにより層間絶縁膜
を除去したいわけであるか、層間絶縁膜の膜厚ばらつき
とウェットエツチングのエツチング量ばらつきとの両方
のばらつきを見込むと、実際にウェットエツチングによ
り層間絶縁膜をエツチングできる量は非常に少なく、結
果的にスルーホールでの急峻な段差は十分には緩和され
ない。そうすると、層間絶縁膜か厚い場合には第8図(
a)に示すように、スルーホールに極めて厳しい段差が
残ることになり上層金属配線を形成した時、この金属配
線は下地被覆性が悪いために断線の危険性がある。
、可能な限り多くウェットエツチングにより層間絶縁膜
を除去したいわけであるか、層間絶縁膜の膜厚ばらつき
とウェットエツチングのエツチング量ばらつきとの両方
のばらつきを見込むと、実際にウェットエツチングによ
り層間絶縁膜をエツチングできる量は非常に少なく、結
果的にスルーホールでの急峻な段差は十分には緩和され
ない。そうすると、層間絶縁膜か厚い場合には第8図(
a)に示すように、スルーホールに極めて厳しい段差が
残ることになり上層金属配線を形成した時、この金属配
線は下地被覆性が悪いために断線の危険性がある。
2、層間絶縁膜が薄い場合には、第8図(b)に示すよ
うに、ウェットエツチングのエツチング液により下層金
属配線まで侵食される。
うに、ウェットエツチングのエツチング液により下層金
属配線まで侵食される。
以上述べた欠点は半導体装置の歩留りを低下させるだけ
でなく、製品の信頼性を著しく低下させる原因となる。
でなく、製品の信頼性を著しく低下させる原因となる。
本発明の目的は層間絶縁膜の膜厚ばらつき、ウェットエ
ツチングにおけるエツチング量のばらつきに関わりなく
、スルーホール形成工程において、ウェットエツチング
に対するプロセスマージンか十分に確保でき、かつ、信
頼性の高い層間絶縁膜を形成して、品質の良い半導体装
置を提供することである。
ツチングにおけるエツチング量のばらつきに関わりなく
、スルーホール形成工程において、ウェットエツチング
に対するプロセスマージンか十分に確保でき、かつ、信
頼性の高い層間絶縁膜を形成して、品質の良い半導体装
置を提供することである。
本発明の半導体装置は、金属配線層の間に設けられた層
間絶縁層を挟んで、上下に形成され、層間絶縁層に形成
されたスルーホールを介して接続されている第1、第2
の金属配線を含む半導体装置において、層間絶縁層がプ
ラズマ気相成長法により形成されたシリコン酸化窒化膜
てあって、その組成は、シリコン酸化窒化膜の上部で酸
素元素が窒素元素に対し0.05以上てあり、下部では
酸化元素か窒素元素に対し0.05未満である。
間絶縁層を挟んで、上下に形成され、層間絶縁層に形成
されたスルーホールを介して接続されている第1、第2
の金属配線を含む半導体装置において、層間絶縁層がプ
ラズマ気相成長法により形成されたシリコン酸化窒化膜
てあって、その組成は、シリコン酸化窒化膜の上部で酸
素元素が窒素元素に対し0.05以上てあり、下部では
酸化元素か窒素元素に対し0.05未満である。
層間絶縁層をウェットエツチングする際、下部エツチン
グレートは大きく、下部のエツチングレートは小さくな
る。
グレートは大きく、下部のエツチングレートは小さくな
る。
次に、本発明の実施例について図面を参照して説明する
。
。
第1図は本発明の半導体装置の第1の実施例を示す断面
図である。
図である。
半導体基板1上にシリコン酸化膜2、第1アルミ配線5
が形成されている。その上に酸素元素が窒素元素に対し
比率が0.05未満となるようにブラズマシリコン酸化
窒化膜3が形成され、その上に酸素元素が窒素元素に対
し比率が0,05以上となるように、プラズマシリコン
酸化窒化膜4が形成され、プラズマシリコン酸化窒化膜
3.4を貫通してスルーホール7が形成されている。こ
れらの上に第2アルミ配線8か形成され、スルーホール
7を介して第1アルミ配線5と接続されている。
が形成されている。その上に酸素元素が窒素元素に対し
比率が0.05未満となるようにブラズマシリコン酸化
窒化膜3が形成され、その上に酸素元素が窒素元素に対
し比率が0,05以上となるように、プラズマシリコン
酸化窒化膜4が形成され、プラズマシリコン酸化窒化膜
3.4を貫通してスルーホール7が形成されている。こ
れらの上に第2アルミ配線8か形成され、スルーホール
7を介して第1アルミ配線5と接続されている。
第2図(a) 、 (b)〜、 (f) 、は第1図の
実施例の製造工程を示す断面図である。
実施例の製造工程を示す断面図である。
半導体基板1上に形成されたシリコン酸化膜2、第1ア
ルミ配線5の上に順次、酸素元素が窒素元素に対し0.
05未満含まれたプラズマシリコン酸化窒化膜3と、酸
素元素が窒素元素に対し0.05以上含まれたプラズマ
シリコン酸化窒化膜4とを形成する(第2図(a))。
ルミ配線5の上に順次、酸素元素が窒素元素に対し0.
05未満含まれたプラズマシリコン酸化窒化膜3と、酸
素元素が窒素元素に対し0.05以上含まれたプラズマ
シリコン酸化窒化膜4とを形成する(第2図(a))。
プラズマシリコン酸化窒化膜4の上にポジ型レジスト6
を塗布(第1図(b))した後、縮少投影型露光機を用
いてレジストの所定の位置を露光し、現像によって露光
された部分のレジストを除去する(第2図(C))。
を塗布(第1図(b))した後、縮少投影型露光機を用
いてレジストの所定の位置を露光し、現像によって露光
された部分のレジストを除去する(第2図(C))。
次に、ウェットエツチングによりプラズマシリコン酸化
窒化膜4を除去するのに通常、弗酸が用いられる。そこ
で、この弗酸によるエツチングについて第3図(a)
、 (b)を参照して説明する。
窒化膜4を除去するのに通常、弗酸が用いられる。そこ
で、この弗酸によるエツチングについて第3図(a)
、 (b)を参照して説明する。
第3図(a)のグラフはプラズマシリコン酸化窒化膜成
長時にN20とNH3との流量を変化させた時、プラズ
マシリコン酸化窒化膜中に含有される窒素元素に対する
酸素元素の含有率の比を示したものである。また、その
状態でできたものの弗酸に対するエツチングレートを示
したのが第3図(b)のグラフである。つまり、プラズ
マシリコン酸化窒化膜内の酸素の含有量が少ないと弗酸
に対するエツチングレートは極めて小さく、酸素含有量
が多くなると、弗酸に対するエツチングレートが大きく
なることがわかる。
長時にN20とNH3との流量を変化させた時、プラズ
マシリコン酸化窒化膜中に含有される窒素元素に対する
酸素元素の含有率の比を示したものである。また、その
状態でできたものの弗酸に対するエツチングレートを示
したのが第3図(b)のグラフである。つまり、プラズ
マシリコン酸化窒化膜内の酸素の含有量が少ないと弗酸
に対するエツチングレートは極めて小さく、酸素含有量
が多くなると、弗酸に対するエツチングレートが大きく
なることがわかる。
したがフて、プラズマシリコン酸化窒化膜4中で窒素元
素に対する酸素元素の含有量を0.05以上にし、プラ
ズマシリコン酸化窒化膜3中で窒素元素に対する酸素元
素の含有比を0.05未満にすると弗酸を用いたウェッ
トエツチングにおいて、プラズマシリコン酸化窒化膜4
を十分にエツチングしても、プラズマシリコン酸化窒化
膜3かエッチンクストッパーとなるため、下層のアルミ
配線5まて侵食されることがない(第2図(d)。ウェ
ットエツチングか終了すると引続きドライエツチングを
行ないプラズマシリコン酸化窒化膜3を貫通してスルー
ホールを完成する(第1図(e))。ここで、ドライエ
ツチングの方法および手段、また、レジスト6の除去方
法は問わない。上述した工程により、開口したスルーホ
ール7を介して、第2アルミ配線8を形成する(第2図
(f))。第2図(f)のものは第1図のものと同様で
電気的にも形状的にも良好な半導体装置である。次に本
実施例の半導体装置の製造に用いられる製造装置および
製造工程について第4図を参照しして説明する。
素に対する酸素元素の含有量を0.05以上にし、プラ
ズマシリコン酸化窒化膜3中で窒素元素に対する酸素元
素の含有比を0.05未満にすると弗酸を用いたウェッ
トエツチングにおいて、プラズマシリコン酸化窒化膜4
を十分にエツチングしても、プラズマシリコン酸化窒化
膜3かエッチンクストッパーとなるため、下層のアルミ
配線5まて侵食されることがない(第2図(d)。ウェ
ットエツチングか終了すると引続きドライエツチングを
行ないプラズマシリコン酸化窒化膜3を貫通してスルー
ホールを完成する(第1図(e))。ここで、ドライエ
ツチングの方法および手段、また、レジスト6の除去方
法は問わない。上述した工程により、開口したスルーホ
ール7を介して、第2アルミ配線8を形成する(第2図
(f))。第2図(f)のものは第1図のものと同様で
電気的にも形状的にも良好な半導体装置である。次に本
実施例の半導体装置の製造に用いられる製造装置および
製造工程について第4図を参照しして説明する。
ガス導入口65から反応炉61内にガスを導入し、ガス
排気口66から排気することにより反応炉61内はおよ
そ1 torrに保たれる。サセプター64上の半導体
基板63は、サセプター64中に設けられたヒーターに
より約250〜350 ”Cに加熱される。高周波電源
67は400KHzで1011とした。
排気口66から排気することにより反応炉61内はおよ
そ1 torrに保たれる。サセプター64上の半導体
基板63は、サセプター64中に設けられたヒーターに
より約250〜350 ”Cに加熱される。高周波電源
67は400KHzで1011とした。
この装置では、SiH4カス、N20カス、NH3カス
を使用し、SiH,を一定流量+00 [sccm]流
し、N2oとNH3との総流量は600[sccm]て
、その流量比を変化させた。その結果は第3図(a)に
示した通りである。本実施例の層間絶縁膜は最初 5i
H4100[sccm ] 、 NH3588[scc
m ] 、 NH212[sccm] 。
を使用し、SiH,を一定流量+00 [sccm]流
し、N2oとNH3との総流量は600[sccm]て
、その流量比を変化させた。その結果は第3図(a)に
示した通りである。本実施例の層間絶縁膜は最初 5i
H4100[sccm ] 、 NH3588[scc
m ] 、 NH212[sccm] 。
即ち、[N20コ/ [N20コ+[NH3] =0.
02の条件てプラズマシリコン酸化窒化膜3を形成した
後、N](3360[sccm] 、 N20240
[sccmコ、即ち、[N20]/[N20] +
[NH3コ=0.4条件に変えて連続的にプラズマシリ
コン酸化窒化膜4を形成した。プラズマシリコン酸化窒
化膜3とプラズマシリコン酸化窒化膜4とのウェットエ
ツチングレート比は約3倍となり、また、連続成長であ
るため両者の密着性は極めて良い。
02の条件てプラズマシリコン酸化窒化膜3を形成した
後、N](3360[sccm] 、 N20240
[sccmコ、即ち、[N20]/[N20] +
[NH3コ=0.4条件に変えて連続的にプラズマシリ
コン酸化窒化膜4を形成した。プラズマシリコン酸化窒
化膜3とプラズマシリコン酸化窒化膜4とのウェットエ
ツチングレート比は約3倍となり、また、連続成長であ
るため両者の密着性は極めて良い。
次に、本発明の第2の実施例について第5図を参照して
説明する。
説明する。
本実施例は、第1の実施例と比較して、シリコン酸化膜
2とプラズマシリコン酸化窒化膜3との間にスパッタシ
リコン酸化膜10を追加したものである。スパッタシリ
コン酸化膜10はアルミ配線におけるヒロック生成を抑
制できることは良く知られており、スパッタシリコン酸
化膜工0を併用することによりアルミ配線の信頼性、結
果的に半導体装置の信頼性をさらに向とできるという利
点がる。
2とプラズマシリコン酸化窒化膜3との間にスパッタシ
リコン酸化膜10を追加したものである。スパッタシリ
コン酸化膜10はアルミ配線におけるヒロック生成を抑
制できることは良く知られており、スパッタシリコン酸
化膜工0を併用することによりアルミ配線の信頼性、結
果的に半導体装置の信頼性をさらに向とできるという利
点がる。
以上説明したように本発明は、金属配線間の層間絶縁膜
として、プラズマ気相成長法によるシリコン酸化窒化膜
を使用し、しかも、プラズマシリコン酸化窒化膜中の酸
素元素と窒素元素との組成比を変えることにより、半導
体装置の製造工程におけるスルーホール形成時のウェッ
トエツチングにおいて、エラチンラグマージンが著しく
向上するのと同時に、電気的、形状的に良好な断面形状
を有するスルーホールが得られるため、完成した半導体
装置の信頼性を著しく向上できるという効果がある。
として、プラズマ気相成長法によるシリコン酸化窒化膜
を使用し、しかも、プラズマシリコン酸化窒化膜中の酸
素元素と窒素元素との組成比を変えることにより、半導
体装置の製造工程におけるスルーホール形成時のウェッ
トエツチングにおいて、エラチンラグマージンが著しく
向上するのと同時に、電気的、形状的に良好な断面形状
を有するスルーホールが得られるため、完成した半導体
装置の信頼性を著しく向上できるという効果がある。
第1図は本発明の半導体装置の第1の実施例を示す断面
図、第2図(a) 、 (b) 、〜、(f)は第1図
の実施例の製造工程を示す断面図、第3図(a) 、
(b)はプラズマシリコン酸化窒化膜の形成時の特性と
、特性に対するエツチングレートを示すグラフ、第4図
は製造装置を示す図、第5図は本発明の第2の実施例を
示す断面図、第6図は従来の半導体装置の理想的形状を
示す断面図、第7図は従来例を示す断面図、第8図(a
) 、 (b)は従来例の不良品を示す断面図である。 1・・・・半導体基板、 2・・・・シリコン酸化膜、 3・・・・プラズマシリコン酸化窒化膜、4・・・・プ
ラズマシリコン酸化窒化膜、5・・・・第1アルミ配線
、 6・・・・レジスト、 7・・・・スルーホール、 8・・・・第2アルミ配線、 10・・・・スパッタシリコン酸化膜。
図、第2図(a) 、 (b) 、〜、(f)は第1図
の実施例の製造工程を示す断面図、第3図(a) 、
(b)はプラズマシリコン酸化窒化膜の形成時の特性と
、特性に対するエツチングレートを示すグラフ、第4図
は製造装置を示す図、第5図は本発明の第2の実施例を
示す断面図、第6図は従来の半導体装置の理想的形状を
示す断面図、第7図は従来例を示す断面図、第8図(a
) 、 (b)は従来例の不良品を示す断面図である。 1・・・・半導体基板、 2・・・・シリコン酸化膜、 3・・・・プラズマシリコン酸化窒化膜、4・・・・プ
ラズマシリコン酸化窒化膜、5・・・・第1アルミ配線
、 6・・・・レジスト、 7・・・・スルーホール、 8・・・・第2アルミ配線、 10・・・・スパッタシリコン酸化膜。
Claims (1)
- 【特許請求の範囲】 1、層間絶縁層を挟んで、上下に形成され、かつ、層間
絶縁層に形成されたスルーホールを介して接続されてい
る第1、第2の金属配線を含む半導体装置において、 前記層間絶縁層がプラズマ気相成長法により形成された
シリコン酸化窒化膜であって、その組成は、シリコン酸
化窒化膜の上部で酸素元素が窒素元素に対し0.05以
上であり、下部では酸素元素が窒素元素に対し0.05
未満であることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8277290A JPH03283430A (ja) | 1990-03-29 | 1990-03-29 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8277290A JPH03283430A (ja) | 1990-03-29 | 1990-03-29 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03283430A true JPH03283430A (ja) | 1991-12-13 |
Family
ID=13783728
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8277290A Pending JPH03283430A (ja) | 1990-03-29 | 1990-03-29 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03283430A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100247904B1 (ko) * | 1992-10-20 | 2000-03-15 | 윤종용 | 반도체 장치의 제조방법 |
-
1990
- 1990-03-29 JP JP8277290A patent/JPH03283430A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100247904B1 (ko) * | 1992-10-20 | 2000-03-15 | 윤종용 | 반도체 장치의 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08181210A (ja) | 半導体装置の製造方法 | |
JPH03283430A (ja) | 半導体装置 | |
JPH0864676A (ja) | 半導体装置の製造方法 | |
JP2906489B2 (ja) | 半導体装置の製造方法 | |
JPH0428231A (ja) | 半導体装置の製造方法 | |
JPH0273651A (ja) | 半導体装置 | |
JPH0529316A (ja) | 半導体装置の製造方法 | |
JPS5935451A (ja) | 層間絶縁膜の形成方法 | |
JPH02273922A (ja) | スルーホールの形成方法 | |
JPS62274641A (ja) | 半導体装置の製造方法 | |
JPH08288255A (ja) | 半導体装置の製造方法 | |
JPH03248464A (ja) | コンタクト埋め込み金属構造体およびその製造方法 | |
JPS5969950A (ja) | 多層配線形成方法 | |
JPH0425159A (ja) | 電極配線の形成方法 | |
JPH04218947A (ja) | 半導体装置およびその製造方法 | |
JPH03256330A (ja) | 半導体装置の製造方法 | |
JPH04107924A (ja) | 半導体装置の製造方法 | |
JPH03159124A (ja) | 半導体装置の製造方法 | |
JPH06224195A (ja) | 半導体装置のコンタクトプラグ形成方法 | |
JPH0376577B2 (ja) | ||
JPH02140927A (ja) | 半導体装置の製造方法 | |
JPH11274106A (ja) | 枚葉式cvd装置および枚葉式cvd方法 | |
JPS6085532A (ja) | 半導体装置の製造方法 | |
JPS6249735B2 (ja) | ||
JPH0456317A (ja) | 半導体装置の製造方法 |