JPH04107924A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04107924A
JPH04107924A JP22720290A JP22720290A JPH04107924A JP H04107924 A JPH04107924 A JP H04107924A JP 22720290 A JP22720290 A JP 22720290A JP 22720290 A JP22720290 A JP 22720290A JP H04107924 A JPH04107924 A JP H04107924A
Authority
JP
Japan
Prior art keywords
chemical vapor
vapor deposition
substrate
deposition method
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP22720290A
Other languages
English (en)
Other versions
JPH0810692B2 (ja
Inventor
Masahiro Chijiiwa
千々岩 雅弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22720290A priority Critical patent/JPH0810692B2/ja
Publication of JPH04107924A publication Critical patent/JPH04107924A/ja
Publication of JPH0810692B2 publication Critical patent/JPH0810692B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 半導体装置のテトラエトキシシラン(TE01)等のシ
リコンアルコキシドとオゾンを原料ガスとして用いる化
学気相成長法により所定厚さの層間絶縁層を形成する方
法に関し。
TE01等が特徴とする表面の平坦な層間絶縁層を形成
可能とするために、金属や半導体から成る導電層上と該
導電層の下地となる絶縁層上における成長速度差の影響
が防止された形成方法を提供することを目的とし。
絶縁層上に該絶縁層を部分的に表出するようにして金属
層もしくは半導体層が形成された基板上に、450℃以
下で行う低温化学気相成長法、とくにシラン(SiH4
)と亜酸化窒素(N2O)を原料ガスとするプラズマ化
学気相成長法またはシラン(SiH4)と酸素(O2)
を原料ガスとする減圧もしくは常圧化学気相成長法によ
り薄い酸化膜を形成する工程と。
シリコンアルコキシドとオゾンを原料ガスとする化学気
相成長法を用いて厚い酸化膜を該薄い酸化膜上に形成す
る工程とを含むことから構成される。
〔産業上の利用分野〕
本発明は、半導体装置のテトラエトキシシラン(TE0
1)等のシリコンアルコキシドとオゾンを原料ガスとし
て用いる化学気相成長法により所定厚さの層間絶縁層を
形成する方法に関する。
〔従来の技術〕 半導体集積回路の高密度化およびゲート数の増大にとも
なって、配線敷設密度が増加し、また。
配線パターンが複雑になる傾向にある。このため。
多層配線の導入が一般的になっている。配線が多層化す
るのにともなって1層間絶縁層表面における段差が大き
くなる。この段差は、一方で9層間絶縁層上に形成され
る配線層のカバレッジや微細配線のパターンニングを困
難にし、配線敷設密度や微細化に限界を生じる要因とな
る。
このために2段差を有する層間絶縁層表面に。
いわゆるスピンオングラス(SOG)と呼ばれる珪酸化
合物溶液を塗布し、これをエッチバックする平坦化方法
がある。しかし、 SOCの塗布・ベーキングあるいは
エッチバック等に長時間を要し、また。
SOGから成る絶縁層の電気的耐圧が充分でないために
、 SOG絶縁層を避けてコンタクトホールを形成する
必要がある等、レイアウト上の制約が生じる問題がある
〔発明が解決しようとする課題〕
これに対して、テトラエトキシシラン[TE01:5i
(OCJ−)4:1等のシリコンアルコキシドのような
シリコン有機化合物のガスとオゾン(O3)とを原料ガ
スとする化学気相成長(CVD)法が注目されている。
これは、 TE01−0.系のCVDによる5iOz層
は、配線層による段差を緩やかにするように成長し、あ
たかも、リフロー処理を行ったような表面を呈するため
、この上にカバレッジが良好な配線層等を形成できるの
である。
しかしながら、 TE01−Ox系ガスを用いるCVD
による5iOz膜の成長速度には、下地依存性があるこ
とが知られている。例えば、第3図は、 TE01−O
s系ガスのCVDによる5102膜の、シリコン(Si
)表面上と酸化膜上における成長速度の違いを示すグラ
フであって、成長初期の段階で、酸化膜上での成長速度
が低いことが分かる。この傾向は、下地の前処理、とく
に酸溶液中への浸漬と水洗を繰り返す湿式処理によって
も影響を受け、酸化膜上にはほとんど成長しない場合も
生じる。その結果1層間絶縁層表面における段差がより
強調され、 TE01−03系ガスを用いるCVDの長
所を充分発揮することができない。
本発明は上記問題点を解決し、 TE01−03系ガス
によるCVDが特徴とする表面の平坦な層間絶縁層を形
成可能とするために、金属や半導体から成る導電層上と
該導電層の下地となる絶縁層上における成長速度差の影
響が防止された形成方法を提供することを目的とする。
〔課題を解決するための手段〕
上記目的は、金属もしくは半導体から成る導電層と絶縁
層とが表出する基板上に成長速度の下地選択性を示さな
い第1の化学気相成長法を用いて薄い酸化膜を形成する
工程と、シリコンアルコキシドとオゾンを成長原料ガス
とする第2の化学気相成長法を用いて厚い酸化膜を該薄
い酸化膜上に形成する工程とを含むことを特徴とする本
発明に係る半導体装置の製造方法、とくに、該薄い酸化
膜の成長を450℃以下の低温化学気相成長法9例えば
シラン(SiH<)と亜酸化窒素(Neo)を原料ガス
として用いる該プラズマ化学気相成長法またはシラン(
Si)f4)と酸素(O2)を原料ガスとして用いる減
圧もしくは常圧化学気相成長法で行うことを特徴とする
本発明に係る半導体装置の製造方法によって達成される
〔作 用〕
SiH,とN2Oを原料ガスとするプラズマCVD法。
または、 SiH4と02を原料ガスとする減圧もしく
は常圧CVD法等により450°C以下の低温でSiO
□膜を成長させる場合、成長速度に下地選択性は現れな
い。しかし、これらの成長方法では、高アスペクト比の
凹部に対するカバレッジが充分でないために、第4図に
示すように9例えば配線層3の側面には、 SiO2膜
4がオーバーハング状に成長しやすい。したがって、上
記CVD法は比較的厚い層間絶縁層を形成する方法とし
ては充分なものと言えあい。なお、同図におけるその他
の符号は、1は基板、2は下地の絶縁層含である。
本発明においては、第1図に示すように2例えばアルミ
ニウム(AI)から成る配線層3が形成された基板l上
に、上記低温成長が可能なCVD法によって5iCL膜
41を形成し、下地絶縁層2および配線層3表面を覆っ
てしまったのち、 TE01−03系のガスを用いるC
VD法によって5iOz膜5を形成する。
SiO□膜5は、 SiO□膜41膜上1下地の絶縁層
2表面および配線層3表面の影響を直接受けなくなり。
その結果、配線層3による段差を緩やかにするような表
面を呈して成長するため、 TE01−03系のガスを
用いるCVD法本来の特徴を発揮可能となる。
〔実施例〕
以下本発明の実施例を第2図を参照して説明する。同図
において、既掲の図面におけるのと同じ部分には同一符
号を付しである。
第2図Ta)を参照して9例えば、シリコンウェハのよ
うな基板1の表面には多結晶シリコンから成る電極11
が形成されており、さらに、電極11を覆うSin、か
ら成る絶縁層2が形成されている。そして、電極11の
一部を表出する図示しないコンタクトホールを絶縁層2
に形成したのち、絶縁層2上に、 AIから成る導電層
31を堆積する。そして1周知のリソグラフ技術により
導電層31をパターンニングして同図(b)に示すよう
に配線層3を形成する。
なお、上記導電層31のパターンニングののち。
レジスト等の有機物残渣やAI等の金属材料残渣。
あるいは、鉄(Fe)等の重金属汚染物質等を除去する
ための弗酸(HF)溶液や硝酸()INO,ン溶液への
浸漬処理や、これに続(水洗等が行われるのであるが。
これらの処理によって、のちのTE01−0.系のCV
Dにおいて、絶縁層2表面に5in2膜か成長し難くな
る選択性が強調される場合がある。
次いで、同図(C)に示すように、配線層3が形成され
た基板1表面に7例えば5iH4−N2O系のガスを用
いるプラズマCVD法により、厚さ約0.2〜0.5μ
mの5iOz膜41を堆積する。このプラズマCVD成
長の条件の例は、 SiH,およびN2Oの流量が、そ
れぞれ、5〜IO3CCMおよび2O0〜4003CC
M、反応系の全圧が1〜3 Torr、基板1温度が2
O0〜350°Cだある。この条件の下での成長速度は
1000λ/minないしそれ以上である。なお、プラ
ズマの発生は電圧を印加して行う。
次いで、同図(dlに示すように、 SiO□膜41膜
上1された基板1表面に、 TE01−O3系のガスを
用いるCVD法により、厚さ約0.4〜0.7 μmの
Sin、膜5を堆積する。このCVDの条件の例は、 
TE01中をバブリングするN2ガスおよびオゾン発生
装置における02の流量が、それぞれ、3.5〜5.O
SCCMおよび5.0〜10.OSCCM、反応系の全
圧が500〜760Torr。
基板l温度が375〜400℃である。これにより02
の流量の5〜8%の0.がCVD装置に流入する。
次いで、配線層3上の所定領域に、 5iOz膜5およ
びSiO□膜41膜上1するコンタクトホールを形成し
たのち、 SiO□膜5上に9例えばA1層を堆積し。
これをパターンニングして、同図(e)に示すように。
上層配線層6を形成する。
本発明の別の実施例においては、 5ift膜41の形
成を、 5i)t、と02との混合ガスを用いる減圧C
VD法により行う。その条件例は、 SiH,および0
2の流量が、それぞれ、30〜503CCMおよび90
〜150secM、反応系の全圧が0.3〜1.0To
rr、基板I温度が400〜430℃である。この条件
の下での成長速度は2O0〜500人/minである。
5i02膜5の形成は前記実施例と同様である。
また9本発明のさらに別の実施例においては。
Sin、膜41の形成を、 5IH4と02との混合ガ
スを用いる常圧CVD法により行う。その条件例は、 
SiH4および02の流量が、それぞれ、 40SCC
Mおよび800 SCCM、反応系の圧力が760To
rr、基板1温度か400〜430°Cである。SiO
□膜5の形成は前記実施例と同様である。
また、 SiO□膜41膜形1知のスパッタリング法に
より、と(に加熱しない基板l上に形成してもよい。本
発明において、450℃以下の低温CVD法によりSi
O□膜41膜形1した場合、成長速度の下地依存性、と
(に前記のような前処理による影響が実質的に現れない
。この理由については現在のところ不明である。
〔発明の効果〕
本発明によれば、 TE01−03系の原料ガスを用い
るCVD法により成長するSin、膜の下地依存性の影
響が現れなくなり、 TE01−03系CVDの特徴と
する平坦表面を有するSiO□膜の形成が可能となる。
その結果、この上に形成される上層配線層のカバレッジ
不良に起因する障害が防止され、多層配線を必須とする
高密度集積回路の製造歩留りおよび信頼性を向上可能と
する効果がある。
【図面の簡単な説明】
第1図は本発明の原理説明図。 第2図は本発明の実施例の工程説明図。 第3図はTE01−03系ガスにより成長する5i02
膜の下地依存性を示すグラフ。 第4図は従来の問題点説明図 である。 図において。 1は基板、  2は絶縁層、  3は配線層。 4と5と41はSiO2膜、  6は上層配線層。 IIは電極、31は導電層 である。 不全日月の源、f甲8先eft図 第  1  図 成Jc時?’7 0分り TE01−の至〃゛スl;よりA、−kt5srOz@
nIt什#nPLt示す2″ラフ第  3  図 仇λI!7)問題点説明図 第  4  図 A登θ目の実オ色仔・l/)、I−ネLSL日月囚第 
2図(”f/)’l)

Claims (5)

    【特許請求の範囲】
  1. (1)金属もしくは半導体から成る導電層と絶縁層とが
    表出する基板上に成長速度の下地選択性を示さない第1
    の化学気相成長法を用いて薄い酸化膜を形成する工程と
    、 シリコンアルコキシドとオゾンを成長原料ガスとする第
    2の化学気相成長法を用いて厚い酸化膜を該薄い酸化膜
    上に形成する工程 とを含むことを特徴とする半導体装置の製造方法。
  2. (2)該第1の化学気相成長法は450℃以下で行う低
    温化学気相成長法であることを特徴とする請求項1記載
    の半導体装置の製造方法。
  3. (3)該第1の化学気相成長法はシラン(SiH_4)
    と亜酸化窒素(N_2O)を原料ガスとして用いるプラ
    ズマ化学気相成長法であることを特徴とする請求項2記
    載の半導体装置の製造方法。
  4. (4)該第1の化学気相成長法はシラン(SiH_4)
    と酸素(O_2)を原料ガスとして用いる減圧化学気相
    成長法であることを特徴とする請求項2記載の半導体装
    置の製造方法。
  5. (5)該第1の化学気相成長法はシラン(SiH_4)
    と酸素(O_2)を原料ガスとして用いる常圧化学気相
    成長法であることを特徴とする請求項2記載の半導体装
    置の製造方法。
JP22720290A 1990-08-28 1990-08-28 半導体装置の製造方法 Expired - Lifetime JPH0810692B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22720290A JPH0810692B2 (ja) 1990-08-28 1990-08-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22720290A JPH0810692B2 (ja) 1990-08-28 1990-08-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH04107924A true JPH04107924A (ja) 1992-04-09
JPH0810692B2 JPH0810692B2 (ja) 1996-01-31

Family

ID=16857099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22720290A Expired - Lifetime JPH0810692B2 (ja) 1990-08-28 1990-08-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0810692B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5399389A (en) * 1992-08-04 1995-03-21 Siemens Aktiengesellschaft Method for locally and globally planarizing chemical vapor deposition of SiO2 layers onto structured silicon substrates
JPH07130847A (ja) * 1993-11-02 1995-05-19 Nec Corp 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5399389A (en) * 1992-08-04 1995-03-21 Siemens Aktiengesellschaft Method for locally and globally planarizing chemical vapor deposition of SiO2 layers onto structured silicon substrates
JPH07130847A (ja) * 1993-11-02 1995-05-19 Nec Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPH0810692B2 (ja) 1996-01-31

Similar Documents

Publication Publication Date Title
JP2773530B2 (ja) 半導体装置の製造方法
EP0032024B1 (en) Process for producing semiconductor devices, devices produced by the process, and circuits and articles including such devices
JP3281209B2 (ja) 半導体装置の製造方法
JPH06177120A (ja) 層間絶縁膜の形成方法
JP2000077406A (ja) 半導体装置の製造方法
JPH06163523A (ja) 半導体装置の製造方法
JPH04107924A (ja) 半導体装置の製造方法
JPH05206282A (ja) 半導体装置の多層配線構造体の製造方法
JP2908200B2 (ja) 半導体装置の製造方法
JPH05335299A (ja) 半導体装置の製造方法
KR100639886B1 (ko) 반도체 소자의 갭 필을 이용하는 유에스지 증착 방법
JPH05206110A (ja) 半導体装置およびその製造方法
JP2560623B2 (ja) 半導体装置の製造方法
JP3323264B2 (ja) 半導体装置の製造方法
JP2795029B2 (ja) 多層配線の形成方法
JPH0590425A (ja) 多層配線形成法
JP2629587B2 (ja) 半導体装置の製造方法
JPS5931215B2 (ja) 絶縁層の形成方法
JPH05109720A (ja) 半導体装置の製造方法
JPH05304218A (ja) 半導体装置の製造方法
JPS6155776B2 (ja)
JPH05275424A (ja) 半導体装置の製造方法
JPH0669200A (ja) 半導体装置の製造方法
JPH05218210A (ja) 半導体装置およびその製造方法
JPH0513407A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080131

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090131

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090131

Year of fee payment: 13

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090131

Year of fee payment: 13

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100131

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110131

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110131

Year of fee payment: 15