JP3055782B2 - 薄膜トランジスタの製造方 - Google Patents
薄膜トランジスタの製造方Info
- Publication number
- JP3055782B2 JP3055782B2 JP63234020A JP23402088A JP3055782B2 JP 3055782 B2 JP3055782 B2 JP 3055782B2 JP 63234020 A JP63234020 A JP 63234020A JP 23402088 A JP23402088 A JP 23402088A JP 3055782 B2 JP3055782 B2 JP 3055782B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- gate insulating
- insulating film
- substrate
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/60—Superconducting electric elements or equipment; Power systems integrating superconducting elements or equipment
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はアクティブマトリックス方式の液晶ディスプ
レイや、イメージセンサや３次元集積回路などに応用さ
れる薄膜トランジスタに関する。
レイや、イメージセンサや３次元集積回路などに応用さ
れる薄膜トランジスタに関する。
従来の薄膜トランジスタは、例えばJAPANDISPLAY '86
の1986年p196〜p199に示される様な構造であった。この
構造を一般化して、その概要を第２図に示す。（ａ）図
は上視図であり（ｂ）図はAA′における断面図である。
ガラス、石英、サファイア等の絶縁基板201上に、ドナ
ーあるいは、アクセプタとなる不純物を添加した多結晶
シリコン薄膜から成るソース電極202及びドレイン電極2
03が形成されている．これに接して、ソース電極204と
ドレイン電極205が設けられており、更にソース電極202
及びドレイン電極203の上側で接し両者を結ぶように多
結晶シリコン薄膜から成る半導体層206が形成されてい
る。これらを被覆するようにゲート絶縁膜207が熱CVD法
により形成されている。更にこれに接しゲート電極208
が設けられている。
の1986年p196〜p199に示される様な構造であった。この
構造を一般化して、その概要を第２図に示す。（ａ）図
は上視図であり（ｂ）図はAA′における断面図である。
ガラス、石英、サファイア等の絶縁基板201上に、ドナ
ーあるいは、アクセプタとなる不純物を添加した多結晶
シリコン薄膜から成るソース電極202及びドレイン電極2
03が形成されている．これに接して、ソース電極204と
ドレイン電極205が設けられており、更にソース電極202
及びドレイン電極203の上側で接し両者を結ぶように多
結晶シリコン薄膜から成る半導体層206が形成されてい
る。これらを被覆するようにゲート絶縁膜207が熱CVD法
により形成されている。更にこれに接しゲート電極208
が設けられている。
しかし、従来の薄膜トランジスタは次のような問題点
を有していた。
を有していた。
熱CVD法により基板の温度を400℃に保持しゲート絶縁
膜を形成するため、基板として＃7059（コーニング社
製）を使用した場合、ゲート絶縁膜の熱膨張係数が約６
×10-7と小さいのに対し、＃7059基板は46×10-7と大き
い為、ゲート絶縁膜形成後基板の反り、変形、ゲート絶
縁膜のひび割れ等が生じ、薄膜トランジスタの欠陥の原
因となっていた。又基板を大型化した場合、上記の現象
が顕著に見られ基板の大型化の大きな妨げとなってい
た。
膜を形成するため、基板として＃7059（コーニング社
製）を使用した場合、ゲート絶縁膜の熱膨張係数が約６
×10-7と小さいのに対し、＃7059基板は46×10-7と大き
い為、ゲート絶縁膜形成後基板の反り、変形、ゲート絶
縁膜のひび割れ等が生じ、薄膜トランジスタの欠陥の原
因となっていた。又基板を大型化した場合、上記の現象
が顕著に見られ基板の大型化の大きな妨げとなってい
た。
又熱CVD法によりゲート絶縁膜を形成すると形成され
た絶縁膜の膜質が悪く、薄膜トランジスタの表面電荷密
度が約１×1012cm-2と大きく、信頼性を著しく低化させ
ていた。
た絶縁膜の膜質が悪く、薄膜トランジスタの表面電荷密
度が約１×1012cm-2と大きく、信頼性を著しく低化させ
ていた。
熱CVD法は、基板をセットする治具や、チャンバーに
付着したSiO2の膜質が悪く、容易にはく離してパーティ
クルが発生し、形成したゲート絶縁膜にピンホールが生
じ、薄膜トランジスタの欠陥の原因となっていた。
付着したSiO2の膜質が悪く、容易にはく離してパーティ
クルが発生し、形成したゲート絶縁膜にピンホールが生
じ、薄膜トランジスタの欠陥の原因となっていた。
本発明は、このような問題点を解決するものであり，
その目的とするところは、信頼性の高い薄膜トランジス
タを大面積にわたり、低欠陥で提供することにある。
その目的とするところは、信頼性の高い薄膜トランジス
タを大面積にわたり、低欠陥で提供することにある。
本発明の薄膜トランジスタの製造方法は、基板上にチ
ャネルとなる半導体層を形成する工程と、真空状態で該
半導体層上に水素電子サイクロトロン共鳴プラズマを照
射し、引き続き真空状態で電子サイクロトロン共鳴プラ
ズマCVD法により該半導体層上にゲート絶縁膜を形成す
る工程と、該ゲート絶縁膜上にゲート電極を形成する工
程とを有することを特徴とする。
ャネルとなる半導体層を形成する工程と、真空状態で該
半導体層上に水素電子サイクロトロン共鳴プラズマを照
射し、引き続き真空状態で電子サイクロトロン共鳴プラ
ズマCVD法により該半導体層上にゲート絶縁膜を形成す
る工程と、該ゲート絶縁膜上にゲート電極を形成する工
程とを有することを特徴とする。
以下実施例に基づいて、本発明を詳しく説明する。第
１図に本発明による薄膜トランジスタの製造方法を示
す。
１図に本発明による薄膜トランジスタの製造方法を示
す。
第１図101に示す様に、ガラス、石英、サファイア等
の絶縁基板101上にドナーあるいはアクセプタとなる不
純物を添加した多結晶シリコン、非晶質シリコン等のシ
リコン薄膜から成るソース電極102及びドレイン電極103
を減圧CVD法、プラズマCVD法等のCVD法により形成す
る。その膜厚は500〜5000Åが望ましい。次に多結晶シ
リコンあるいは非晶質シリコン等のシリコン薄膜から成
る半導体層104を減圧CVD法、プラズマCVD法等のCVD法、
蒸着法により形成する。その膜厚は2000Å以下が望まし
い。次に金属、透明導電膜等から成るソース配線105及
びドレイン配線106をスパッタ法あるいは蒸着法により
形成する。
の絶縁基板101上にドナーあるいはアクセプタとなる不
純物を添加した多結晶シリコン、非晶質シリコン等のシ
リコン薄膜から成るソース電極102及びドレイン電極103
を減圧CVD法、プラズマCVD法等のCVD法により形成す
る。その膜厚は500〜5000Åが望ましい。次に多結晶シ
リコンあるいは非晶質シリコン等のシリコン薄膜から成
る半導体層104を減圧CVD法、プラズマCVD法等のCVD法、
蒸着法により形成する。その膜厚は2000Å以下が望まし
い。次に金属、透明導電膜等から成るソース配線105及
びドレイン配線106をスパッタ法あるいは蒸着法により
形成する。
次に第１図（ｂ）に示す様に水素ECRプラズマを照射
する。使用した装置の概略を第３図に示す。主要部は、
プラズマ室303と試料室310で構成され、プラズマ室303
に石英窓311を通して、周波数7.45GHzのマイクロ波307
が外周の磁気コイル305により磁界が供給できる。プラ
ズマ室内でマイクロ波と磁界の相互作用で発生したECR
プラズマとイオン流304は発散磁界によって試料室310へ
輸送され、絶縁基板301上に照射される。マイクロ波の
パワーを620W、ガスライン306より50SCCMの水素ガスを
供給し、圧力1.5×10-3Torrで２分間水素ECRプラズマを
照射した。水素ECRプラズマの照射により、半導体層を
成すシリコン薄膜は約25Å/minの速さでエッチングされ
た。
する。使用した装置の概略を第３図に示す。主要部は、
プラズマ室303と試料室310で構成され、プラズマ室303
に石英窓311を通して、周波数7.45GHzのマイクロ波307
が外周の磁気コイル305により磁界が供給できる。プラ
ズマ室内でマイクロ波と磁界の相互作用で発生したECR
プラズマとイオン流304は発散磁界によって試料室310へ
輸送され、絶縁基板301上に照射される。マイクロ波の
パワーを620W、ガスライン306より50SCCMの水素ガスを
供給し、圧力1.5×10-3Torrで２分間水素ECRプラズマを
照射した。水素ECRプラズマの照射により、半導体層を
成すシリコン薄膜は約25Å/minの速さでエッチングされ
た。
１×10-6Torr以下の高真空を保持したまま第１図
（ｃ）に示す様にECRプラズマCVD法によりSiO2,SiNx等
のゲート絶縁膜111を形成する。水素ECRプラズマを照射
後高真空を保持したままゲート絶縁膜を形成するため、
同一の装置で引き続き処理した。マイクロ波のパワーを
600W、ガスライン306より15SCCMの酸素ガス、ガスライ
ン308より6SCCMのSiH4ガスを供給した。この時の圧力は
6.0×10-4Torrで形成速度は約670Å/minであった。試料
室302に固定された基板301は高活性プラズマ109とイオ
ン流の衝撃効果により低温で良質の膜が得られる。又Si
Nxを形成する場合ガスライン306より窒素ガスを供給す
ればよい。ECRプラズマ装置を２室構造とし、水素ECRプ
ラズマ照射とゲート絶縁膜形成を連続して別々の試料室
で処理できる構造の装置を用いても全く同一の結果が得
られる。
（ｃ）に示す様にECRプラズマCVD法によりSiO2,SiNx等
のゲート絶縁膜111を形成する。水素ECRプラズマを照射
後高真空を保持したままゲート絶縁膜を形成するため、
同一の装置で引き続き処理した。マイクロ波のパワーを
600W、ガスライン306より15SCCMの酸素ガス、ガスライ
ン308より6SCCMのSiH4ガスを供給した。この時の圧力は
6.0×10-4Torrで形成速度は約670Å/minであった。試料
室302に固定された基板301は高活性プラズマ109とイオ
ン流の衝撃効果により低温で良質の膜が得られる。又Si
Nxを形成する場合ガスライン306より窒素ガスを供給す
ればよい。ECRプラズマ装置を２室構造とし、水素ECRプ
ラズマ照射とゲート絶縁膜形成を連続して別々の試料室
で処理できる構造の装置を用いても全く同一の結果が得
られる。
次に第１図（ｄ）に示す様に金属、透明導電膜より成
るゲート電極112をスパッタ法、蒸着法により形成す
る。
るゲート電極112をスパッタ法、蒸着法により形成す
る。
この様に製造された薄膜トランジスタは、水素ECRプ
ラズマ照射により半導体層の表面をエッチングするため
清浄な表面が得られ、更に高真空を維持したまま引き続
き10-4Torr台でゲート絶縁膜を形成するため、半導体層
とゲート絶縁膜の界面に不純物等が付着することがな
く、表面電荷密度を熱CVD法の1/10以下の小さな値とす
ることができ、その結果薄膜トランジスタの信頼性を大
幅に向上できる。
ラズマ照射により半導体層の表面をエッチングするため
清浄な表面が得られ、更に高真空を維持したまま引き続
き10-4Torr台でゲート絶縁膜を形成するため、半導体層
とゲート絶縁膜の界面に不純物等が付着することがな
く、表面電荷密度を熱CVD法の1/10以下の小さな値とす
ることができ、その結果薄膜トランジスタの信頼性を大
幅に向上できる。
又、基板の温度を加熱することなく、ゲート絶縁膜を
形成できるため、基板に熱膨張係数の大きいガラス基板
を用いた場合、形成されたゲート絶縁膜とガラス基板の
熱膨張係数の差が問題となることがなく基板の反り、変
形、ゲート絶縁膜のひび割れ等は生じない。
形成できるため、基板に熱膨張係数の大きいガラス基板
を用いた場合、形成されたゲート絶縁膜とガラス基板の
熱膨張係数の差が問題となることがなく基板の反り、変
形、ゲート絶縁膜のひび割れ等は生じない。
又、効率よく、反応ガスを分解し膜を形成するため試
料室310の壁面等にはほとんど膜が付着することがな
く、原理的にパーティクルの発生は少なく、ピンホール
のないゲート絶縁膜が容易に得られる。
料室310の壁面等にはほとんど膜が付着することがな
く、原理的にパーティクルの発生は少なく、ピンホール
のないゲート絶縁膜が容易に得られる。
本発明の薄膜トランジスタの特性を第４図に示す。横
軸はゲート電圧VGS,縦軸はドレイン電流IDの対数値であ
る。ドレイン電圧VDSは4V,チャネル長チャネル幅ともに
10μｍである。半導体層には多結晶シリコンを用いその
膜厚は200Å。ゲート絶縁膜はSiO2を用いてその膜厚は1
500Åである。破線は従来の熱CVD法によりゲート絶縁膜
を形成した薄膜トランジスタ、実線は本発明のECRプラ
ズマCVDにより形成した薄膜トランジスタである。第４
図から明らかな様に表面電荷密度が減少したため、ゲー
ト電圧0Vでのドレイン電荷IDが約４桁小さくなり、サブ
スレショルド領域での立上りも急峻となり特性が向上し
ている。この結果液晶ディスプレイに応用した場合低電
圧駆動が可能となり、コントラスト比の大きい高画質の
ディスプレイが実現できる。
軸はゲート電圧VGS,縦軸はドレイン電流IDの対数値であ
る。ドレイン電圧VDSは4V,チャネル長チャネル幅ともに
10μｍである。半導体層には多結晶シリコンを用いその
膜厚は200Å。ゲート絶縁膜はSiO2を用いてその膜厚は1
500Åである。破線は従来の熱CVD法によりゲート絶縁膜
を形成した薄膜トランジスタ、実線は本発明のECRプラ
ズマCVDにより形成した薄膜トランジスタである。第４
図から明らかな様に表面電荷密度が減少したため、ゲー
ト電圧0Vでのドレイン電荷IDが約４桁小さくなり、サブ
スレショルド領域での立上りも急峻となり特性が向上し
ている。この結果液晶ディスプレイに応用した場合低電
圧駆動が可能となり、コントラスト比の大きい高画質の
ディスプレイが実現できる。
イメージセンサや３次元集積回路へ応用した場合、低
電圧駆動、低消費電力が実現できる。
電圧駆動、低消費電力が実現できる。
（発明の効果〕 本発明は、次のような優れた効果を有する。
（ａ）半導体層上に水素電子サイクロトロン共鳴プラズ
マを照射し、真空状態で電子サイクロトロン共鳴プラズ
マCVD法により半導体層上にゲート絶縁膜を形成するこ
とにより、半導体層の表面電荷密度を少なくすることが
でき、薄膜トランジスタの信頼性を向上することができ
る。
マを照射し、真空状態で電子サイクロトロン共鳴プラズ
マCVD法により半導体層上にゲート絶縁膜を形成するこ
とにより、半導体層の表面電荷密度を少なくすることが
でき、薄膜トランジスタの信頼性を向上することができ
る。
（ｂ）特に、水素電子サイクロトロン共鳴プラズマ処理
により半導体層の表面をエッチングするため清浄な界面
が得られた後、引き続き真空状態でゲート絶縁膜を形成
するため、半導体層ゲート絶縁膜の界面に不純物が付着
することなく、表面電荷密度を小さくすることができ、
トランジスタの信頼性を向上させることができる。
により半導体層の表面をエッチングするため清浄な界面
が得られた後、引き続き真空状態でゲート絶縁膜を形成
するため、半導体層ゲート絶縁膜の界面に不純物が付着
することなく、表面電荷密度を小さくすることができ、
トランジスタの信頼性を向上させることができる。
（ｃ）電子サイクロトロン共鳴プラズマCVD法はパーテ
ィクルの発生が少なく、ピンホール等の欠陥のないゲー
ト絶縁膜が容易に得られ、薄膜トランジスタの低欠陥化
が実現できる。
ィクルの発生が少なく、ピンホール等の欠陥のないゲー
ト絶縁膜が容易に得られ、薄膜トランジスタの低欠陥化
が実現できる。
（ｄ）電子サイクロトロン共鳴プラズマCVD法は基板を
加熱することなく、ゲート絶縁膜を形成できるため、基
板に熱膨張係数の大きいガラス基板を用いた場合、基板
の反り、変形、ゲート絶縁膜のひび割れ等の問題を防ぐ
ことができる。
加熱することなく、ゲート絶縁膜を形成できるため、基
板に熱膨張係数の大きいガラス基板を用いた場合、基板
の反り、変形、ゲート絶縁膜のひび割れ等の問題を防ぐ
ことができる。
以上のように、本発明の薄膜トランジスタは数多くの
優れた効果を有するものであり、その応用範囲は、ディ
スプレイ用のアクティブマトリックス基板やその周辺回
路、イメージセンサ、３次元集積回路など多岐にわた
る。
優れた効果を有するものであり、その応用範囲は、ディ
スプレイ用のアクティブマトリックス基板やその周辺回
路、イメージセンサ、３次元集積回路など多岐にわた
る。
第１図（ａ）〜（ｄ）は本発明の薄膜トランジスタの製
造方法を示した断面図 第２図（ａ）（ｂ）は従来の薄膜トランジスタの構造を
示し（ａ）は上視図、（ｂ）は断面図 第３図はECRプラズマCVD装置の概略図 第４図は薄膜トランジスタの特性を示すグラフ 101,201,301……絶縁基板 102,202……ソース電極 103,203……ドレイン電極 104,206……半導体層 105,204……ソース配線 106,205……ドレイン配線 111,207……ゲート絶縁膜 107……水素ECRプラズマ 109……高活性プラズマ 108,304……イオン流 112,208……ゲート電極 303……プラズマ室 305……磁気コイル 306,308……ガスライン 307……マイクロ波 309……真空排気 310……試料室 311……石英窓
造方法を示した断面図 第２図（ａ）（ｂ）は従来の薄膜トランジスタの構造を
示し（ａ）は上視図、（ｂ）は断面図 第３図はECRプラズマCVD装置の概略図 第４図は薄膜トランジスタの特性を示すグラフ 101,201,301……絶縁基板 102,202……ソース電極 103,203……ドレイン電極 104,206……半導体層 105,204……ソース配線 106,205……ドレイン配線 111,207……ゲート絶縁膜 107……水素ECRプラズマ 109……高活性プラズマ 108,304……イオン流 112,208……ゲート電極 303……プラズマ室 305……磁気コイル 306,308……ガスライン 307……マイクロ波 309……真空排気 310……試料室 311……石英窓
フロントページの続き (56)参考文献 特開 昭63−42175（ＪＰ，Ａ) 特開 昭58−93243（ＪＰ，Ａ) 特開 昭62−71276（ＪＰ，Ａ) 特開 昭62−189756（ＪＰ，Ａ) 特開 昭62−214670（ＪＰ，Ａ) 特開 昭63−133675（ＪＰ，Ａ)
Claims (1)
- 【請求項１】基板上にチャネルとなる半導体層を形成す
る工程と、真空状態で該半導体層上に水素電子サイクロ
トロン共鳴プラズマを照射し、引き続き真空状態で電子
サイクロトロン共鳴プラズマCVD法により該半導体層上
にゲート絶縁膜を形成する工程と、該ゲート絶縁膜上に
ゲート電極を形成する工程とを有することを特徴とする
薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63234020A JP3055782B2 (ja) | 1988-09-19 | 1988-09-19 | 薄膜トランジスタの製造方 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63234020A JP3055782B2 (ja) | 1988-09-19 | 1988-09-19 | 薄膜トランジスタの製造方 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0282578A JPH0282578A (ja) | 1990-03-23 |
| JP3055782B2 true JP3055782B2 (ja) | 2000-06-26 |
Family
ID=16964302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63234020A Expired - Lifetime JP3055782B2 (ja) | 1988-09-19 | 1988-09-19 | 薄膜トランジスタの製造方 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3055782B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2770544B2 (ja) * | 1990-03-23 | 1998-07-02 | 松下電器産業株式会社 | Ｍｉｓ型半導体装置の製造方法 |
| TW237562B (ja) | 1990-11-09 | 1995-01-01 | Semiconductor Energy Res Co Ltd | |
| SG63578A1 (en) * | 1990-11-16 | 1999-03-30 | Seiko Epson Corp | Thin film semiconductor device process for fabricating the same and silicon film |
| WO1992014268A1 (en) * | 1991-01-30 | 1992-08-20 | Minnesota Mining And Manufacturing Company | Polysilicon thin film transistor |
| US5254480A (en) * | 1992-02-20 | 1993-10-19 | Minnesota Mining And Manufacturing Company | Process for producing a large area solid state radiation detector |
| KR960010338B1 (ko) * | 1992-12-30 | 1996-07-30 | 현대전자산업 주식회사 | 폴리실리콘 박막트랜지스터의 수소화처리방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5893243A (ja) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | ポリシリコン薄膜半導体の改善方法 |
| JPS6271276A (ja) * | 1985-09-24 | 1987-04-01 | Mitsubishi Electric Corp | 薄膜トランジスタの製造方法 |
| JPS62172732A (ja) * | 1986-01-24 | 1987-07-29 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製法 |
| JPS6342175A (ja) * | 1986-08-07 | 1988-02-23 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜トランジスタの製法 |
| JPS63129632A (ja) * | 1986-11-20 | 1988-06-02 | Sumitomo Electric Ind Ltd | 絶縁膜のパタ−ン形成方法とそれを利用した電界効果トランジスタのゲ−ト電極の形成方法 |
-
1988
- 1988-09-19 JP JP63234020A patent/JP3055782B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0282578A (ja) | 1990-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100327086B1 (ko) | 박막 반도체 장치의 제조방법, 박막 반도체 장치,액정표시장치 및 전자기기 | |
| JPH06267849A (ja) | 半導体素子の作製方法 | |
| JP2004165682A (ja) | 薄膜トランジスタのための多段階ｃｖｄ法 | |
| JPH08228011A (ja) | 半導体装置およびその製造方法 | |
| US7026200B2 (en) | Method for manufacturing a semiconductor device | |
| JPH09197435A (ja) | 液晶表示装置、及びその製造方法 | |
| JP3054862B2 (ja) | ダイヤモンド状炭素膜を含むゲート絶縁膜とこれを用いた薄膜トランジスタ及びゲート絶縁膜の形成方法並びにこれらの製造方法 | |
| JP3055782B2 (ja) | 薄膜トランジスタの製造方 | |
| JP2841381B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2502789B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH06163401A (ja) | 多結晶シリコン層の形成方法およびそれを用いた多結晶シリコン薄膜トランジスタ | |
| JP3204735B2 (ja) | 水素化アモルファスシリコン薄膜トランジスタの製造方法 | |
| JP3486421B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH09512667A (ja) | 薄膜半導体部品の側面をパッシベーション処理する方法 | |
| JP3452679B2 (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置 | |
| JP3510973B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2864658B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100469503B1 (ko) | 비정질막을결정화하는방법 | |
| JP3216173B2 (ja) | 薄膜トランジスタ回路の製造方法 | |
| JPH0442577A (ja) | 薄膜トランジスタ | |
| JPS63250178A (ja) | 薄膜半導体装置の製造方法 | |
| JP2003068755A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3730185B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0442576A (ja) | 薄膜トランジスタ | |
| JPH0530053B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080414 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 9 |