JPH06163401A - 多結晶シリコン層の形成方法およびそれを用いた多結晶シリコン薄膜トランジスタ - Google Patents
多結晶シリコン層の形成方法およびそれを用いた多結晶シリコン薄膜トランジスタInfo
- Publication number
- JPH06163401A JPH06163401A JP26956292A JP26956292A JPH06163401A JP H06163401 A JPH06163401 A JP H06163401A JP 26956292 A JP26956292 A JP 26956292A JP 26956292 A JP26956292 A JP 26956292A JP H06163401 A JPH06163401 A JP H06163401A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- polycrystalline silicon
- amorphous silicon
- silicon thin
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】多結晶シリコンＴＦＴの製造方法において、プ
ロセス温度を低温化する。 【構成】非晶質シリコン薄膜をその製膜後３００℃以上
４５０℃以下かつ製膜温度より高温で熱処理する。 【効果】最高プロセス温度を１００℃程度下げることが
できる。
ロセス温度を低温化する。 【構成】非晶質シリコン薄膜をその製膜後３００℃以上
４５０℃以下かつ製膜温度より高温で熱処理する。 【効果】最高プロセス温度を１００℃程度下げることが
できる。
Description
【０００１】
【産業上の利用分野】本発明は画像表示装置等の駆動に
使用される多結晶シリコン薄膜トランジスタ等の多結晶
シリコン半導体装置の製造方法に関するものである。
使用される多結晶シリコン薄膜トランジスタ等の多結晶
シリコン半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】近年平面ディスプレイ等の画像表示素子
への応用を目的とした薄膜トランジスタ（ＴＦＴ）の開
発が活発に行われている。ディスプレイの大型化・高精
細化、さらには周辺駆動回路のＴＦＴ化に対応するため
動作速度の速い多結晶シリコンＴＦＴが期待されてい
る。しかし一般に多結晶シリコン膜の製膜温度は６００
℃周辺と高く、画像表示素子に求められる大面積化・低
価格化が難しいという問題がある。
への応用を目的とした薄膜トランジスタ（ＴＦＴ）の開
発が活発に行われている。ディスプレイの大型化・高精
細化、さらには周辺駆動回路のＴＦＴ化に対応するため
動作速度の速い多結晶シリコンＴＦＴが期待されてい
る。しかし一般に多結晶シリコン膜の製膜温度は６００
℃周辺と高く、画像表示素子に求められる大面積化・低
価格化が難しいという問題がある。
【０００３】そのため、レーザーアニール法による低温
プロセスで非晶質シリコンから多結晶シリコンを形成す
る方法が研究されている。例えば、特開昭６０−８３３
２１号、または雑誌、固体物理：１６［２］（昭５６−
２）の４７〜５３頁等の記載のようにシリコンの溶融再
結晶による単結晶化あるいは多結晶化はいわゆるＳＯＩ
（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）技術と
して多くの研究例があった。
プロセスで非晶質シリコンから多結晶シリコンを形成す
る方法が研究されている。例えば、特開昭６０−８３３
２１号、または雑誌、固体物理：１６［２］（昭５６−
２）の４７〜５３頁等の記載のようにシリコンの溶融再
結晶による単結晶化あるいは多結晶化はいわゆるＳＯＩ
（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）技術と
して多くの研究例があった。
【０００４】これに対し、特開昭６２−１０４１１７号
に開示された高速走査レーザーアニール法においては、
５００℃以下のプロセス温度で多結晶シリコン薄膜を形
成し、溶融再結晶法では不可能な低コストガラス基板の
使用が可能にされた。
に開示された高速走査レーザーアニール法においては、
５００℃以下のプロセス温度で多結晶シリコン薄膜を形
成し、溶融再結晶法では不可能な低コストガラス基板の
使用が可能にされた。
【０００５】この高速走査レーザーアニール法によっ
て、一般的なレーザーアニール法では適用が困難とされ
ていた逆スタガー型の素子構造、つまりシリコン膜の下
層に金属配線が設けられており、金属配線がレーザーア
ニール時の温度上昇等の影響を受けてしまうような素子
構造の場合でも、多結晶シリコンＴＦＴを製造すること
ができるようになった。
て、一般的なレーザーアニール法では適用が困難とされ
ていた逆スタガー型の素子構造、つまりシリコン膜の下
層に金属配線が設けられており、金属配線がレーザーア
ニール時の温度上昇等の影響を受けてしまうような素子
構造の場合でも、多結晶シリコンＴＦＴを製造すること
ができるようになった。
【０００６】しかし、液晶表示素子の大型化がますます
望まれ、また液晶表示装置の製造技術の進歩にともない
非晶質シリコンＴＦＴの製造に用いるガラス基板の面積
はさらに大きくなっている。高精細の大型表示素子を製
造するには、微小な画素寸法に応じて製造時の寸法ばら
つきを抑制することが必要であり、一般的な半導体集積
回路の製造と同等以上の技術が必要とされる。非晶質シ
リコンＴＦＴにとって代わるべく開発が進められている
高性能の多結晶シリコンＴＦＴにおいては、その多結晶
シリコン薄膜の形成が鍵であり、プロセス温度のさらな
る低温化が要求されるようになってきている。
望まれ、また液晶表示装置の製造技術の進歩にともない
非晶質シリコンＴＦＴの製造に用いるガラス基板の面積
はさらに大きくなっている。高精細の大型表示素子を製
造するには、微小な画素寸法に応じて製造時の寸法ばら
つきを抑制することが必要であり、一般的な半導体集積
回路の製造と同等以上の技術が必要とされる。非晶質シ
リコンＴＦＴにとって代わるべく開発が進められている
高性能の多結晶シリコンＴＦＴにおいては、その多結晶
シリコン薄膜の形成が鍵であり、プロセス温度のさらな
る低温化が要求されるようになってきている。
【０００７】ここで、前述した高速走査レーザーアニー
ル法について概説する。この方法は連続発振レーザー光
を用い、その光ビームを非晶質シリコン膜に高速で照射
するものである。照射時の走査速度が、ビームスポット
径×５０００／秒以上で可能となる。
ル法について概説する。この方法は連続発振レーザー光
を用い、その光ビームを非晶質シリコン膜に高速で照射
するものである。照射時の走査速度が、ビームスポット
径×５０００／秒以上で可能となる。
【０００８】この走査速度の条件について、本発明の実
施例である図１〜２を参照しながら説明する。非晶質シ
リコン薄膜３をレーザーアニールする際、そのレーザー
パワーを小さい値から増加させると、完全な溶融状態に
ならずに非晶質シリコン薄膜が結晶化し始め多結晶シリ
コン層が得られる。この時の値を第１のレーザーパワー
閾値と呼ぶ。
施例である図１〜２を参照しながら説明する。非晶質シ
リコン薄膜３をレーザーアニールする際、そのレーザー
パワーを小さい値から増加させると、完全な溶融状態に
ならずに非晶質シリコン薄膜が結晶化し始め多結晶シリ
コン層が得られる。この時の値を第１のレーザーパワー
閾値と呼ぶ。
【０００９】これは非晶質シリコン薄膜３に過渡的なエ
ネルギー衝撃を与えることで、多結晶化が生じ始めてい
ると考えられる。非晶質シリコン薄膜３の膜厚方向にお
いても、ほぼ一様に多結晶化が起こり得る。また、原子
のプロフィールを擾乱せずに微小領域ごとにアニールを
達成していると考えられる。
ネルギー衝撃を与えることで、多結晶化が生じ始めてい
ると考えられる。非晶質シリコン薄膜３の膜厚方向にお
いても、ほぼ一様に多結晶化が起こり得る。また、原子
のプロフィールを擾乱せずに微小領域ごとにアニールを
達成していると考えられる。
【００１０】さらにレーザーパワーを増加させると、つ
いに非晶質シリコン薄膜３は微小領域ごとでの多結晶化
というプロセスを通り越して、照射された領域のほぼ全
面で完全溶融状態に至る。これを第２のレーザーパワー
閾値と呼ぶ。この場合、非晶質シリコン薄膜３はその状
態が変わり、ガラス基板１上で凝集状態を示し、均質な
膜状を呈しない。
いに非晶質シリコン薄膜３は微小領域ごとでの多結晶化
というプロセスを通り越して、照射された領域のほぼ全
面で完全溶融状態に至る。これを第２のレーザーパワー
閾値と呼ぶ。この場合、非晶質シリコン薄膜３はその状
態が変わり、ガラス基板１上で凝集状態を示し、均質な
膜状を呈しない。
【００１１】光ビームをビームスポット径×５０００／
秒以上の高速で走査することで、上記の第１のレーザー
パワー閾値と第２のレーザーパワー閾値との間で、十分
なレーザーパワーの有効幅を取ることができるようにな
りレーザーアニールの制御が容易になる。
秒以上の高速で走査することで、上記の第１のレーザー
パワー閾値と第２のレーザーパワー閾値との間で、十分
なレーザーパワーの有効幅を取ることができるようにな
りレーザーアニールの制御が容易になる。
【００１２】低速でレーザーアニールする場合、そのレ
ーザーパワーが小さいときは、透光性が少し変化するの
みで多結晶化が起こらない。また、レーザーパワーをわ
ずかに大きくするだけで一気に溶融状態に遷移してしま
うことになる。そのため低速でのレーザーアニールは完
全溶融の手法しかとりにくくなる。
ーザーパワーが小さいときは、透光性が少し変化するの
みで多結晶化が起こらない。また、レーザーパワーをわ
ずかに大きくするだけで一気に溶融状態に遷移してしま
うことになる。そのため低速でのレーザーアニールは完
全溶融の手法しかとりにくくなる。
【００１３】これに対して、高速走査レーザーアニール
法では、第１のレーザーパワー閾値と第２のレーザーパ
ワー閾値との間でレーザーパワーを選択でき、非晶質シ
リコン薄膜３の多結晶化を制御できる。具体的には、光
ビームの走査速度がビームスポット径×数万／秒以上の
範囲で望ましい性能が得られる。
法では、第１のレーザーパワー閾値と第２のレーザーパ
ワー閾値との間でレーザーパワーを選択でき、非晶質シ
リコン薄膜３の多結晶化を制御できる。具体的には、光
ビームの走査速度がビームスポット径×数万／秒以上の
範囲で望ましい性能が得られる。
【００１４】特に、ビームスポット径×（２０００００
〜４０００００）／秒の走査速度を用いれば、対角１０
インチで６４０×４００程度の画素数のパネルをほぼ１
分内の時間でアニール処理することもできる。そして、
このような高速走査の光ビームアニールを用いているた
め非晶質シリコンを完全な溶融状態に至らしめることな
く多結晶化せしめるところに製造上の特長がある。つぎ
に、プロセス全体について説明する。
〜４０００００）／秒の走査速度を用いれば、対角１０
インチで６４０×４００程度の画素数のパネルをほぼ１
分内の時間でアニール処理することもできる。そして、
このような高速走査の光ビームアニールを用いているた
め非晶質シリコンを完全な溶融状態に至らしめることな
く多結晶化せしめるところに製造上の特長がある。つぎ
に、プロセス全体について説明する。
【００１５】まず、ガラス基板上にパッシベーション膜
２および非晶質シリコン薄膜３を基板温度４５０℃で形
成した。このときレーザーアニールなどの際のシリコン
膜表面の荒れや剥離を防ぐために非晶質シリコン薄膜３
中の水素濃度を約１０原子％以下にする必要があり、非
晶質シリコン薄膜３を基板温度４５０℃以上の温度でも
って形成するか、３００℃程度で製膜した非晶質シリコ
ン薄膜３を４５０℃以上の温度で熱処理することにより
水素濃度が約１０原子％以下の非晶質シリコン薄膜３を
得ていた。
２および非晶質シリコン薄膜３を基板温度４５０℃で形
成した。このときレーザーアニールなどの際のシリコン
膜表面の荒れや剥離を防ぐために非晶質シリコン薄膜３
中の水素濃度を約１０原子％以下にする必要があり、非
晶質シリコン薄膜３を基板温度４５０℃以上の温度でも
って形成するか、３００℃程度で製膜した非晶質シリコ
ン薄膜３を４５０℃以上の温度で熱処理することにより
水素濃度が約１０原子％以下の非晶質シリコン薄膜３を
得ていた。
【００１６】そして出力１３Ｗのアルゴンイオンレーザ
ーの出力光ビームを約５０μｍ径に集光し、約１１ｍ／
秒の速度で前記非晶質シリコン薄膜３上を走査照射し、
非晶質シリコンの多結晶化を行った（ビームスポット径
×２２００００／秒の走査速度）。ここで、ビームスポ
ット径は、照射面においてレーザーパワーの約８７％以
上が内包される大きさを示す。さらに、形成された多結
晶シリコン層３０の膜質改善のため光ビームアニール後
の熱処理を行った（ポスト光ビームアニール）。そし
て、通常のＴＦＴ製造プロセスにより多結晶シリコンＴ
ＦＴを形成した。
ーの出力光ビームを約５０μｍ径に集光し、約１１ｍ／
秒の速度で前記非晶質シリコン薄膜３上を走査照射し、
非晶質シリコンの多結晶化を行った（ビームスポット径
×２２００００／秒の走査速度）。ここで、ビームスポ
ット径は、照射面においてレーザーパワーの約８７％以
上が内包される大きさを示す。さらに、形成された多結
晶シリコン層３０の膜質改善のため光ビームアニール後
の熱処理を行った（ポスト光ビームアニール）。そし
て、通常のＴＦＴ製造プロセスにより多結晶シリコンＴ
ＦＴを形成した。
【００１７】
【発明が解決しようとする課題】しかし、上述した非晶
質シリコン薄膜の製膜工程あるいは熱処理工程が全プロ
セス中で最高温度に達する工程であり、ＴＦＴ製造プロ
セスの低温化を妨げていた。
質シリコン薄膜の製膜工程あるいは熱処理工程が全プロ
セス中で最高温度に達する工程であり、ＴＦＴ製造プロ
セスの低温化を妨げていた。
【００１８】
【課題を解決するための手段】本発明は、絶縁基板上に
形成された非晶質シリコン薄膜に、連続発振レーザー光
などの光ビームを照射せしめ、前記光ビームの走査速度
をビームスポット径×５０００／秒以上として光ビーム
アニールを行い、前記非晶質シリコン薄膜を完全な溶融
状態に至らしめることなく多結晶化する多結晶シリコン
層の形成方法において、該非晶質シリコン薄膜は製膜後
３００℃以上４５０℃以下かつ製膜温度より高温で熱処
理されたことを特徴とする多結晶シリコン層の形成方法
を提供する。
形成された非晶質シリコン薄膜に、連続発振レーザー光
などの光ビームを照射せしめ、前記光ビームの走査速度
をビームスポット径×５０００／秒以上として光ビーム
アニールを行い、前記非晶質シリコン薄膜を完全な溶融
状態に至らしめることなく多結晶化する多結晶シリコン
層の形成方法において、該非晶質シリコン薄膜は製膜後
３００℃以上４５０℃以下かつ製膜温度より高温で熱処
理されたことを特徴とする多結晶シリコン層の形成方法
を提供する。
【００１９】以下にコプレーナ構造の多結晶シリコンＴ
ＦＴを例にとって図１〜３にしたがって本発明を説明す
る。
ＦＴを例にとって図１〜３にしたがって本発明を説明す
る。
【００２０】まず、ガラス、セラミック等の基板１上に
プラズマＣＶＤ、スパッタリング、減圧ＣＶＤ、常圧Ｃ
ＶＤ等により酸化シリコン、窒化シリコン（ＳｉＮx ：
ｘ＝１．２〜１．６）、シリコンオキシナイトライド
（ＳｉＯX Ｎy ：ｘ＝０〜２、ｙ＝０〜１．８）、酸化
タンタル等の単層または多層膜からなるパッシベーショ
ン膜２（膜厚：５０〜１０００ｎｍ）を形成した。さら
に、非晶質シリコン薄膜３( 膜厚：１０〜５００ｎｍ）
を形成した。
プラズマＣＶＤ、スパッタリング、減圧ＣＶＤ、常圧Ｃ
ＶＤ等により酸化シリコン、窒化シリコン（ＳｉＮx ：
ｘ＝１．２〜１．６）、シリコンオキシナイトライド
（ＳｉＯX Ｎy ：ｘ＝０〜２、ｙ＝０〜１．８）、酸化
タンタル等の単層または多層膜からなるパッシベーショ
ン膜２（膜厚：５０〜１０００ｎｍ）を形成した。さら
に、非晶質シリコン薄膜３( 膜厚：１０〜５００ｎｍ）
を形成した。
【００２１】ＴＦＴ（薄膜トランジスタ）の閾値電圧を
制御するため、非晶質シリコン薄膜３の中にホウ素
（Ｂ）あるいはリン（Ｐ）などの不純物を数十から数百
ｐｐｍ程度膜厚方向に均一あるいは不均一に含有せしめ
た。
制御するため、非晶質シリコン薄膜３の中にホウ素
（Ｂ）あるいはリン（Ｐ）などの不純物を数十から数百
ｐｐｍ程度膜厚方向に均一あるいは不均一に含有せしめ
た。
【００２２】この非晶質シリコン薄膜３を３００℃以上
４５０℃以下、かつ非晶質シリコン薄膜３の製膜温度よ
り高温で熱処理した。そして、上述した高速走査レーザ
ーアニール法によって、非晶質シリコン薄膜３をビーム
アニ−ルし、完全な溶融状態に至らしめることなく多結
晶化を行った（図１）。光ビーム６には高出力の連続発
振アルゴンイオンレーザーを用いた。
４５０℃以下、かつ非晶質シリコン薄膜３の製膜温度よ
り高温で熱処理した。そして、上述した高速走査レーザ
ーアニール法によって、非晶質シリコン薄膜３をビーム
アニ−ルし、完全な溶融状態に至らしめることなく多結
晶化を行った（図１）。光ビーム６には高出力の連続発
振アルゴンイオンレーザーを用いた。
【００２３】例えば、製膜温度を３００℃とした非晶質
シリコン薄膜３は約１３％の水素原子を含有しているた
め、表面の荒れや剥離を起こさないレーザーアニール条
件範囲が極めて狭くなる。それに対して製膜温度を２０
０℃とした非晶質シリコン薄膜３は約１８％の水素原子
を含有し、そのままでは製膜温度を３００℃とした場合
と同様に、表面の荒れや剥離を起こさないレーザーアニ
ール条件範囲は極めて狭い。
シリコン薄膜３は約１３％の水素原子を含有しているた
め、表面の荒れや剥離を起こさないレーザーアニール条
件範囲が極めて狭くなる。それに対して製膜温度を２０
０℃とした非晶質シリコン薄膜３は約１８％の水素原子
を含有し、そのままでは製膜温度を３００℃とした場合
と同様に、表面の荒れや剥離を起こさないレーザーアニ
ール条件範囲は極めて狭い。
【００２４】この２００℃で製膜した非晶質シリコン薄
膜３は、３００℃で熱処理することにより、その水素濃
度が約１７％となる。水素濃度の含有値はほとんど変わ
らないが、レーザーアニール条件範囲は十分広く取れる
ことを見いだした。つまりレーザーアニール可能な非晶
質シリコン薄膜３を得るためには製膜温度や熱処理温度
を高くして水素濃度を減少させるよりも、むしろ製膜温
度を下げることにより高温の熱処理過程なしで良好な結
果を得ることができることを見いだした。
膜３は、３００℃で熱処理することにより、その水素濃
度が約１７％となる。水素濃度の含有値はほとんど変わ
らないが、レーザーアニール条件範囲は十分広く取れる
ことを見いだした。つまりレーザーアニール可能な非晶
質シリコン薄膜３を得るためには製膜温度や熱処理温度
を高くして水素濃度を減少させるよりも、むしろ製膜温
度を下げることにより高温の熱処理過程なしで良好な結
果を得ることができることを見いだした。
【００２５】ただし、３００℃より低い温度での熱処理
では、レーザーアニール後において、多結晶シリコン全
体には表面の荒れや剥離を起こさなくても多結晶シリコ
ン領域周辺部に荒れを生じるため好ましくない。
では、レーザーアニール後において、多結晶シリコン全
体には表面の荒れや剥離を起こさなくても多結晶シリコ
ン領域周辺部に荒れを生じるため好ましくない。
【００２６】ここでレーザーアニール前に行った熱処理
後の非晶質シリコン薄膜３中の水素含有量は必ずしも約
１０原子％以下ではなかったがレーザーアニールの際の
非晶質シリコン薄膜３の表面の荒れや剥離が起こらない
レーザーアニール条件を十分広くとることができた。重
要なのは水素濃度の含有量（％）ではなく、非晶質シリ
コン薄膜３の製膜後の熱履歴であることがわかった。
後の非晶質シリコン薄膜３中の水素含有量は必ずしも約
１０原子％以下ではなかったがレーザーアニールの際の
非晶質シリコン薄膜３の表面の荒れや剥離が起こらない
レーザーアニール条件を十分広くとることができた。重
要なのは水素濃度の含有量（％）ではなく、非晶質シリ
コン薄膜３の製膜後の熱履歴であることがわかった。
【００２７】レーザーアニール後、さらにフォトリソグ
ラフィーにより形成された多結晶シリコン層３０をパタ
ーン化して形成し、その上にプラズマＣＶＤ、スパッタ
リング、減圧ＣＶＤ、常圧ＣＶＤ等により酸化シリコン
膜、窒化シリコン膜、シリコンオキシナイトライド膜、
酸化タンタル膜等の単層または多層膜からなるゲート絶
縁膜４( 膜厚：１００〜５００ｎｍ）を形成した。
ラフィーにより形成された多結晶シリコン層３０をパタ
ーン化して形成し、その上にプラズマＣＶＤ、スパッタ
リング、減圧ＣＶＤ、常圧ＣＶＤ等により酸化シリコン
膜、窒化シリコン膜、シリコンオキシナイトライド膜、
酸化タンタル膜等の単層または多層膜からなるゲート絶
縁膜４( 膜厚：１００〜５００ｎｍ）を形成した。
【００２８】さらに、真空蒸着法、スパッタリング法等
によりクロム（Ｃｒ）、タンタル（Ｔａ）、アルミニウ
ム（Ａｌ）等の単層または多層膜からなるゲート電極５
を形成し、イオン注入法によりゲート電極５をマスクと
して多結晶シリコン層３０のソースまたはドレインとな
る領域に、リン（Ｐ）、ホウ素（Ｂ）、ヒ素（Ａｓ）等
の不純物イオンをドーピングした。
によりクロム（Ｃｒ）、タンタル（Ｔａ）、アルミニウ
ム（Ａｌ）等の単層または多層膜からなるゲート電極５
を形成し、イオン注入法によりゲート電極５をマスクと
して多結晶シリコン層３０のソースまたはドレインとな
る領域に、リン（Ｐ）、ホウ素（Ｂ）、ヒ素（Ａｓ）等
の不純物イオンをドーピングした。
【００２９】必要に応じ不純物イオン活性化のための熱
処理を行った後、層間絶縁膜８を堆積し、ソースおよび
ドレインの上にコンタクトホールを形成し、その上にソ
ースまたはドレインに接続される電極層９を形成した
（図２）。
処理を行った後、層間絶縁膜８を堆積し、ソースおよび
ドレインの上にコンタクトホールを形成し、その上にソ
ースまたはドレインに接続される電極層９を形成した
（図２）。
【００３０】上述した非晶質シリコン薄膜３の製膜後の
熱処理は単独の工程として行うことができた。また、非
晶質シリコン薄膜３上に反射防止膜等を形成する場合は
反射防止膜等を３００℃以上４５０℃以下かつ非晶質シ
リコンの製膜温度より高温で製膜することにより非晶質
シリコン薄膜３に対しての熱処理を兼ねることも可能で
あった。
熱処理は単独の工程として行うことができた。また、非
晶質シリコン薄膜３上に反射防止膜等を形成する場合は
反射防止膜等を３００℃以上４５０℃以下かつ非晶質シ
リコンの製膜温度より高温で製膜することにより非晶質
シリコン薄膜３に対しての熱処理を兼ねることも可能で
あった。
【００３１】以上コプレーナ型多結晶シリコンＴＦＴの
場合を例にとって説明したが、ＴＦＴの構造は逆スタガ
ー型やスタガー型等の他の構造のＴＦＴ素子であっても
適用可能であるし、太陽電池などの他の多結晶シリコン
デバイスにも応用できる。
場合を例にとって説明したが、ＴＦＴの構造は逆スタガ
ー型やスタガー型等の他の構造のＴＦＴ素子であっても
適用可能であるし、太陽電池などの他の多結晶シリコン
デバイスにも応用できる。
【００３２】
（実施例１）以下、図１〜２を参照しながら本発明の実
施例１の説明を行う。実施例１はプロセスの低温化を最
優先の目的としており、最高温度３００℃で多結晶シリ
コンＴＦＴを形成したものである。
施例１の説明を行う。実施例１はプロセスの低温化を最
優先の目的としており、最高温度３００℃で多結晶シリ
コンＴＦＴを形成したものである。
【００３３】ガラス基板（コーニング７０５９）１上に
プラズマＣＶＤ法により２００ｎｍ厚の酸化シリコンの
パッシベーション膜２および１００ｎｍ厚の非晶質シリ
コン薄膜３を基板温度２００℃で形成した。３００℃で
３０分間熱処理した後、１３Ｗのアルゴンイオンレーザ
ー光を約５０μｍ径に集光し、約１１ｍ／秒の速度で走
査照射し（ビームスポット径×２２００００／秒の走査
速度）、非晶質シリコン薄膜３の多結晶化を行った。
プラズマＣＶＤ法により２００ｎｍ厚の酸化シリコンの
パッシベーション膜２および１００ｎｍ厚の非晶質シリ
コン薄膜３を基板温度２００℃で形成した。３００℃で
３０分間熱処理した後、１３Ｗのアルゴンイオンレーザ
ー光を約５０μｍ径に集光し、約１１ｍ／秒の速度で走
査照射し（ビームスポット径×２２００００／秒の走査
速度）、非晶質シリコン薄膜３の多結晶化を行った。
【００３４】フォトリソグラフィーにより、多結晶シリ
コン層３０を島状にパターン化し、その上にプラズマＣ
ＶＤ法によりおよそ２００ｎｍの厚みの窒化シリコンか
らなるゲート絶縁膜４を３００℃にて堆積し、さらにゲ
ート電極材料としてクロムを１５０ｎｍの厚みになるよ
うに電子線加熱蒸着法により３００℃で蒸着した。
コン層３０を島状にパターン化し、その上にプラズマＣ
ＶＤ法によりおよそ２００ｎｍの厚みの窒化シリコンか
らなるゲート絶縁膜４を３００℃にて堆積し、さらにゲ
ート電極材料としてクロムを１５０ｎｍの厚みになるよ
うに電子線加熱蒸着法により３００℃で蒸着した。
【００３５】さらにフォトリソグラフィーによりゲート
電極５をパターン形成した。ゲート絶縁膜４をエッチン
グした後、イオン注入法によりゲート電極５をマスクに
して多結晶シリコン層３０の島のソース３１、またはド
レイン３２となる部分に、Ｐイオンを加速電圧１０ｋ
Ｖ、ドーズ量２×１０15個／ｃｍ2 の条件でドーピング
した。
電極５をパターン形成した。ゲート絶縁膜４をエッチン
グした後、イオン注入法によりゲート電極５をマスクに
して多結晶シリコン層３０の島のソース３１、またはド
レイン３２となる部分に、Ｐイオンを加速電圧１０ｋ
Ｖ、ドーズ量２×１０15個／ｃｍ2 の条件でドーピング
した。
【００３６】不純物イオン活性化のための熱処理を３０
０℃の温度で１時間行った後、層間絶縁膜８を堆積し、
ソース３１、およびドレイン３２の上にコンタクトホー
ルを形成し、その上に電極層９を形成した。
０℃の温度で１時間行った後、層間絶縁膜８を堆積し、
ソース３１、およびドレイン３２の上にコンタクトホー
ルを形成し、その上に電極層９を形成した。
【００３７】（実施例２）以下、図２〜３を参照しなが
ら本発明の実施例２を説明する。本実施例はＴＦＴの電
気特性を改善するため最高温度を３５０℃とした。ま
た、非晶質シリコン製膜後の熱処理を反射防止膜の製膜
と兼ねた場合の実施例である。ここで非晶質シリコンの
製膜温度を３００℃としたのは２００℃の場合と比べ、
プラズマＣＶＤの製膜室内での微粒子発生が低減され、
歩留および装置の稼働率が向上するからである。
ら本発明の実施例２を説明する。本実施例はＴＦＴの電
気特性を改善するため最高温度を３５０℃とした。ま
た、非晶質シリコン製膜後の熱処理を反射防止膜の製膜
と兼ねた場合の実施例である。ここで非晶質シリコンの
製膜温度を３００℃としたのは２００℃の場合と比べ、
プラズマＣＶＤの製膜室内での微粒子発生が低減され、
歩留および装置の稼働率が向上するからである。
【００３８】ガラス基板（コーニング７０５９）１上に
プラズマＣＶＤ法により２００ｎｍ厚の酸化シリコンの
パッシベーション膜２および１００ｎｍ厚の非晶質シリ
コン薄膜３を基板温度３００℃で形成し、さらに５０ｎ
ｍ厚の窒化シリコンによる反射防止膜１０を基板温度３
５０℃で形成した。
プラズマＣＶＤ法により２００ｎｍ厚の酸化シリコンの
パッシベーション膜２および１００ｎｍ厚の非晶質シリ
コン薄膜３を基板温度３００℃で形成し、さらに５０ｎ
ｍ厚の窒化シリコンによる反射防止膜１０を基板温度３
５０℃で形成した。
【００３９】８Ｗのアルゴンイオンレーザー光を約５０
μｍ径に集光し、約１１ｍ／秒の速度で走査照射し（ビ
ームスポット径×２２００００／秒）、非晶質シリコン
薄膜３の多結晶化を行った（図３）。反射防止膜１０を
除去した後、フォトリソグラフィーにより多結晶シリコ
ン層３０を島状にパターン化して形成し、その上にプラ
ズマＣＶＤ法により２００ｎｍの厚みの窒化シリコンの
ゲート絶縁膜４を３５０℃にて堆積し、さらにゲート材
料としてクロムを１５０ｎｍの厚みで電子線加熱蒸着法
により３００℃で蒸着した。
μｍ径に集光し、約１１ｍ／秒の速度で走査照射し（ビ
ームスポット径×２２００００／秒）、非晶質シリコン
薄膜３の多結晶化を行った（図３）。反射防止膜１０を
除去した後、フォトリソグラフィーにより多結晶シリコ
ン層３０を島状にパターン化して形成し、その上にプラ
ズマＣＶＤ法により２００ｎｍの厚みの窒化シリコンの
ゲート絶縁膜４を３５０℃にて堆積し、さらにゲート材
料としてクロムを１５０ｎｍの厚みで電子線加熱蒸着法
により３００℃で蒸着した。
【００４０】フォトリソグラフィーによりゲート電極５
をパターン形成した。ゲート絶縁膜４をエッチングした
後、イオン注入法によりゲート電極５をマスクとして多
結晶シリコン層３０の島のソース３１またはドレイン３
２となる部分に、Ｐイオンを加速電圧１０ｋＶ、ドーズ
量２×１０15個／ｃｍ2 の条件でドーピングした。不純
物イオン活性化のための熱処理を３５０℃の温度で１時
間行った後、層間絶縁膜８、および透明導電体膜１１を
堆積し、透明導電体膜１１を表示電極の形にパターン化
し、さらにソース３１またはドレイン３２の上にコンタ
クトホールを形成し、その上に電極層９を形成した。
をパターン形成した。ゲート絶縁膜４をエッチングした
後、イオン注入法によりゲート電極５をマスクとして多
結晶シリコン層３０の島のソース３１またはドレイン３
２となる部分に、Ｐイオンを加速電圧１０ｋＶ、ドーズ
量２×１０15個／ｃｍ2 の条件でドーピングした。不純
物イオン活性化のための熱処理を３５０℃の温度で１時
間行った後、層間絶縁膜８、および透明導電体膜１１を
堆積し、透明導電体膜１１を表示電極の形にパターン化
し、さらにソース３１またはドレイン３２の上にコンタ
クトホールを形成し、その上に電極層９を形成した。
【００４１】（実施例３）図４〜５を参照しながら本発
明の実施例３の説明を行う。実施例３はアルミニウムを
ゲートの電極材料として用いているため、プロセスの最
高温度を３００℃で形成した逆スタガー型の多結晶シリ
コンＴＦＴである。
明の実施例３の説明を行う。実施例３はアルミニウムを
ゲートの電極材料として用いているため、プロセスの最
高温度を３００℃で形成した逆スタガー型の多結晶シリ
コンＴＦＴである。
【００４２】ガラス基板１上にアルミニウムを５０ｎｍ
の厚みで電子線加熱蒸着法により蒸着し、フォトリソグ
ラフィーによりゲート電極５のパターンを形成し、その
上にプラズマＣＶＤ法により窒化シリコン２００ｎｍか
らなるゲート絶縁膜４、および１００ｎｍの厚みの非晶
質シリコン薄膜３を製膜温度２００℃で積層し、さらに
窒化シリコン５０ｎｍからなる反射防止膜１０を製膜温
度３００℃で製膜し、非晶質シリコン薄膜３の膜生成後
の熱処理を兼ねた。
の厚みで電子線加熱蒸着法により蒸着し、フォトリソグ
ラフィーによりゲート電極５のパターンを形成し、その
上にプラズマＣＶＤ法により窒化シリコン２００ｎｍか
らなるゲート絶縁膜４、および１００ｎｍの厚みの非晶
質シリコン薄膜３を製膜温度２００℃で積層し、さらに
窒化シリコン５０ｎｍからなる反射防止膜１０を製膜温
度３００℃で製膜し、非晶質シリコン薄膜３の膜生成後
の熱処理を兼ねた。
【００４３】１０Ｗのアルゴンイオンレーザー光を約５
０μｍ径に集光し、約１３ｍ／秒の速度で走査照射し
（ビームスポット径×２６００００／秒）。非晶質シリ
コン薄膜３の多結晶化を行った。このようにして多結晶
シリコン層３０を形成した（図４）。
０μｍ径に集光し、約１３ｍ／秒の速度で走査照射し
（ビームスポット径×２６００００／秒）。非晶質シリ
コン薄膜３の多結晶化を行った。このようにして多結晶
シリコン層３０を形成した（図４）。
【００４４】反射防止膜１０を除去した後、ポジ型フォ
トレジスト（東京応化製ＯＦＰＲ−８００）を塗布し、
基板裏面より露光し現像することにより、自己整合的に
ゲート電極５と同一パターンのフォトレジスト層を形成
した。イオン注入法によりフォトレジスト層のパターン
をマスクに多結晶シリコン層３０のソースおよびドレイ
ンの領域となる部分に、Ｐイオンを加速電圧１０ｋＶ、
ドーズ量２×１０15個／ｃｍ2 の条件でドーピングし
た。
トレジスト（東京応化製ＯＦＰＲ−８００）を塗布し、
基板裏面より露光し現像することにより、自己整合的に
ゲート電極５と同一パターンのフォトレジスト層を形成
した。イオン注入法によりフォトレジスト層のパターン
をマスクに多結晶シリコン層３０のソースおよびドレイ
ンの領域となる部分に、Ｐイオンを加速電圧１０ｋＶ、
ドーズ量２×１０15個／ｃｍ2 の条件でドーピングし
た。
【００４５】フォトレジスト層を酸素プラズマにより除
去した後、不純物イオンの活性化のための熱処理を３０
０℃・１時間で行った。フォトリソグラフィーにより多
結晶シリコン層３０を島状にパターン化し、その上にプ
ラズマＣＶＤ法によりシリコンオキシナイトライドを２
００ｎｍの厚みで形成して層間絶縁膜８を堆積し、ソー
ス・ドレイン領域上にコンタクトホールを形成し、その
上に電極９を形成した（図５）。
去した後、不純物イオンの活性化のための熱処理を３０
０℃・１時間で行った。フォトリソグラフィーにより多
結晶シリコン層３０を島状にパターン化し、その上にプ
ラズマＣＶＤ法によりシリコンオキシナイトライドを２
００ｎｍの厚みで形成して層間絶縁膜８を堆積し、ソー
ス・ドレイン領域上にコンタクトホールを形成し、その
上に電極９を形成した（図５）。
【００４６】本発明による、プロセス中での熱履歴の最
高温度が３５０℃という方法で製造された多結晶シリコ
ンＴＦＴ（薄膜トランジスタ）と従来の方法により最高
温度が４５０℃に達する方法で製造された多結晶シリコ
ンＴＦＴのドレイン電流−ゲート電圧の特性を測定した
が同等以上の特性が得られた。
高温度が３５０℃という方法で製造された多結晶シリコ
ンＴＦＴ（薄膜トランジスタ）と従来の方法により最高
温度が４５０℃に達する方法で製造された多結晶シリコ
ンＴＦＴのドレイン電流−ゲート電圧の特性を測定した
が同等以上の特性が得られた。
【００４７】表示技術の国際会議ＳＩＤ’９１（Ｓｏｃ
ｉｅｔｙ ｆｏｒ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐ
ｌａｙ）のダイジェスト（６６３〜６６６頁）によれ
ば、現在液晶表示装置製造に最も一般的に用いられてい
るコーニング７０５９ガラスの熱収縮は１時間処理の場
合、３００℃で３ｐｐｍ、３５０℃で６ｐｐｍ、４００
℃で１５ｐｐｍ、４５０℃で４０ｐｐｍとなっている。
ｉｅｔｙ ｆｏｒ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐ
ｌａｙ）のダイジェスト（６６３〜６６６頁）によれ
ば、現在液晶表示装置製造に最も一般的に用いられてい
るコーニング７０５９ガラスの熱収縮は１時間処理の場
合、３００℃で３ｐｐｍ、３５０℃で６ｐｐｍ、４００
℃で１５ｐｐｍ、４５０℃で４０ｐｐｍとなっている。
【００４８】例えば１辺の寸法長が３００ｍｍのガラス
基板では、１０ｐｐｍ収縮すると３μｍのパターンずれ
を起こすことになる。使用基板サイズと設計ルールにも
よるが、多結晶シリコンＴＦＴの製造プロセス温度を低
温化することの効果はきわめて大きい。
基板では、１０ｐｐｍ収縮すると３μｍのパターンずれ
を起こすことになる。使用基板サイズと設計ルールにも
よるが、多結晶シリコンＴＦＴの製造プロセス温度を低
温化することの効果はきわめて大きい。
【００４９】
【発明の効果】本発明の製造方法によれば、従来の製造
プロセス中で最高温度であった非晶質シリコン薄膜３の
製膜温度およびそれに対する熱処理温度を下げることが
できるようになったため、全プロセス中の最高温度を１
００℃以上低温化することができた。そして、非晶質シ
リコンＴＦＴと同等のプロセス温度条件で高性能な多結
晶シリコンＴＦＴを製造することが可能となった。
プロセス中で最高温度であった非晶質シリコン薄膜３の
製膜温度およびそれに対する熱処理温度を下げることが
できるようになったため、全プロセス中の最高温度を１
００℃以上低温化することができた。そして、非晶質シ
リコンＴＦＴと同等のプロセス温度条件で高性能な多結
晶シリコンＴＦＴを製造することが可能となった。
【００５０】従来は金属配線上にレーザーアニール可能
な非晶質シリコン薄膜３を形成するために４５０℃程度
の温度に達するため金属配線の材料として耐熱性のよい
ものが必要になるという制約があった。例えば低コスト
であり電気抵抗が低いが、耐熱性が低く、３００数１０
℃でヒロック（膜表面の局所的な異常隆起）を発生する
ためアルミニウムはなかなか使用することができなかっ
た。
な非晶質シリコン薄膜３を形成するために４５０℃程度
の温度に達するため金属配線の材料として耐熱性のよい
ものが必要になるという制約があった。例えば低コスト
であり電気抵抗が低いが、耐熱性が低く、３００数１０
℃でヒロック（膜表面の局所的な異常隆起）を発生する
ためアルミニウムはなかなか使用することができなかっ
た。
【００５１】しかし、上述の高速走査レーザーアニール
法および本発明を用いることにより、逆スタガー型等、
レーザーアニール時にシリコンの下層に金属配線がある
ような構造の多結晶シリコンＴＦＴをより低温プロセス
で形成することができた。
法および本発明を用いることにより、逆スタガー型等、
レーザーアニール時にシリコンの下層に金属配線がある
ような構造の多結晶シリコンＴＦＴをより低温プロセス
で形成することができた。
【００５２】また逆スタガー型の場合、多結晶シリコン
層３０に接するゲート絶縁膜４（通常３００〜３５０℃
で製膜される）が不必要に熱処理されＴＦＴの電気特性
の最適化に制約を与えるという問題点もあったが、本発
明によれば３００℃前後の熱処理でもレーザーアニール
可能な非晶質シリコン薄膜３を形成することができるた
めこれらの問題を解決することができる。
層３０に接するゲート絶縁膜４（通常３００〜３５０℃
で製膜される）が不必要に熱処理されＴＦＴの電気特性
の最適化に制約を与えるという問題点もあったが、本発
明によれば３００℃前後の熱処理でもレーザーアニール
可能な非晶質シリコン薄膜３を形成することができるた
めこれらの問題を解決することができる。
【図１】本発明の実施例１での、光ビームアニール状態
を示す模式図。
を示す模式図。
【図２】本発明により完成したＴＦＴの一部断面図。
【図３】実施例２において光ビームアニール状態を示す
模式図。
模式図。
【図４】実施例３での、逆スタガー型のＴＦＴ製造プロ
セス途中での断面図。
セス途中での断面図。
【図５】逆スタガー型のＴＦＴの断面図。
１：基板 ２：パッシベーション膜 ３：非晶質シリコン薄膜 ４：ゲート絶縁膜 ５：ゲート電極 ６：光ビーム １１：透明導電体膜 ３０：多結晶シリコン層
Claims (2)
- 【請求項１】絶縁基板上に形成された非晶質シリコン薄
膜に、連続発振レーザー光などの光ビームを照射せし
め、前記光ビームの走査速度をビームスポット径×５０
００／秒以上として光ビームアニールを行い、前記非晶
質シリコン薄膜を完全な溶融状態に至らしめることなく
多結晶化する多結晶シリコン層の形成方法において、該
非晶質シリコン薄膜は製膜後３００℃以上４５０℃以下
かつ製膜温度より高温で熱処理されたことを特徴とする
多結晶シリコン層の形成方法。 - 【請求項２】請求項１の形成方法を用いて形成された多
結晶シリコン層を用いて形成された多結晶シリコン薄膜
トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26956292A JPH06163401A (ja) | 1992-09-11 | 1992-09-11 | 多結晶シリコン層の形成方法およびそれを用いた多結晶シリコン薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26956292A JPH06163401A (ja) | 1992-09-11 | 1992-09-11 | 多結晶シリコン層の形成方法およびそれを用いた多結晶シリコン薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06163401A true JPH06163401A (ja) | 1994-06-10 |
Family
ID=17474103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26956292A Withdrawn JPH06163401A (ja) | 1992-09-11 | 1992-09-11 | 多結晶シリコン層の形成方法およびそれを用いた多結晶シリコン薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06163401A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1065180A (ja) * | 1996-03-29 | 1998-03-06 | A G Technol Kk | 多結晶半導体薄膜、その形成方法、多結晶半導体ｔｆｔ、およびｔｆｔ基板 |
| US5808318A (en) * | 1996-03-03 | 1998-09-15 | Ag Technology Co., Ltd. | Polycrystalline semiconductor thin film for semiconductor TFT on a substrate having a mobility in a longitudinal direction greater than in a width direction |
| US5834827A (en) * | 1994-06-15 | 1998-11-10 | Seiko Epson Corporation | Thin film semiconductor device, fabrication method thereof, electronic device and its fabrication method |
| US5858819A (en) * | 1994-06-15 | 1999-01-12 | Seiko Epson Corporation | Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device |
| US6391690B2 (en) | 1995-12-14 | 2002-05-21 | Seiko Epson Corporation | Thin film semiconductor device and method for producing the same |
| KR20030036034A (ko) * | 2001-10-30 | 2003-05-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 레이저 조사 방법 및 레이저 조사 장치, 및 반도체 장치제조 방법 |
| KR100443034B1 (ko) * | 1995-10-13 | 2004-10-08 | 소니 가부시끼 가이샤 | 박막반도체장치 |
| US6897889B2 (en) | 2001-11-30 | 2005-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Laser beam irradiating apparatus, laser beam irradiating method, and method of manufacturing a semiconductor device |
| KR100518352B1 (ko) * | 1999-10-25 | 2005-09-30 | 닛본 덴끼 가부시끼가이샤 | 박막트랜지스터 및 그 제조방법 |
| US7037809B2 (en) | 2001-10-30 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device using a laser irradiation process |
| US7052944B2 (en) | 2000-06-23 | 2006-05-30 | Nec Corporation | Thin-film transistor and method of manufacture thereof |
| US7468312B2 (en) | 2001-11-09 | 2008-12-23 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus, laser irradiation method, and method of manufacturing a semiconductor device |
| US7547915B2 (en) | 1994-06-09 | 2009-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having SiOxNy film |
-
1992
- 1992-09-11 JP JP26956292A patent/JPH06163401A/ja not_active Withdrawn
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7547915B2 (en) | 1994-06-09 | 2009-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having SiOxNy film |
| US8330165B2 (en) | 1994-06-09 | 2012-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US5834827A (en) * | 1994-06-15 | 1998-11-10 | Seiko Epson Corporation | Thin film semiconductor device, fabrication method thereof, electronic device and its fabrication method |
| US5858819A (en) * | 1994-06-15 | 1999-01-12 | Seiko Epson Corporation | Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device |
| US6017779A (en) * | 1994-06-15 | 2000-01-25 | Seiko Epson Corporation | Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device |
| KR100443034B1 (ko) * | 1995-10-13 | 2004-10-08 | 소니 가부시끼 가이샤 | 박막반도체장치 |
| US6660572B2 (en) | 1995-12-14 | 2003-12-09 | Seiko Epson Corporation | Thin film semiconductor device and method for producing the same |
| US6391690B2 (en) | 1995-12-14 | 2002-05-21 | Seiko Epson Corporation | Thin film semiconductor device and method for producing the same |
| US5808318A (en) * | 1996-03-03 | 1998-09-15 | Ag Technology Co., Ltd. | Polycrystalline semiconductor thin film for semiconductor TFT on a substrate having a mobility in a longitudinal direction greater than in a width direction |
| JPH1065180A (ja) * | 1996-03-29 | 1998-03-06 | A G Technol Kk | 多結晶半導体薄膜、その形成方法、多結晶半導体ｔｆｔ、およびｔｆｔ基板 |
| KR100518352B1 (ko) * | 1999-10-25 | 2005-09-30 | 닛본 덴끼 가부시끼가이샤 | 박막트랜지스터 및 그 제조방법 |
| US7052944B2 (en) | 2000-06-23 | 2006-05-30 | Nec Corporation | Thin-film transistor and method of manufacture thereof |
| KR20030036034A (ko) * | 2001-10-30 | 2003-05-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 레이저 조사 방법 및 레이저 조사 장치, 및 반도체 장치제조 방법 |
| US7037809B2 (en) | 2001-10-30 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device using a laser irradiation process |
| US7892952B2 (en) | 2001-10-30 | 2011-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Laser apparatus, laser irradiation method, manufacturing method for semiconductor device, semiconductor device, production system for semiconductor device using the laser apparatus, and electronic equipment |
| US7468312B2 (en) | 2001-11-09 | 2008-12-23 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus, laser irradiation method, and method of manufacturing a semiconductor device |
| US6897889B2 (en) | 2001-11-30 | 2005-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Laser beam irradiating apparatus, laser beam irradiating method, and method of manufacturing a semiconductor device |
| US7445974B2 (en) | 2001-11-30 | 2008-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Laser beam irradiating apparatus, laser beam irradiating method, and method of manufacturing a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5306651A (en) | Process for preparing a polycrystalline semiconductor thin film transistor | |
| JP3325992B2 (ja) | 半導体装置の作製方法 | |
| JPH06163401A (ja) | 多結晶シリコン層の形成方法およびそれを用いた多結晶シリコン薄膜トランジスタ | |
| US5834827A (en) | Thin film semiconductor device, fabrication method thereof, electronic device and its fabrication method | |
| JPH098313A (ja) | 半導体装置の製造方法および液晶表示装置の製造方法 | |
| JPH0697073A (ja) | 多結晶シリコン層の形成方法及びそれを用いた多結晶シリコン薄膜トランジスタ | |
| JPH0547791A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0738110A (ja) | 半導体装置の製造方法 | |
| JP3864476B2 (ja) | 薄膜半導体装置 | |
| US6534350B2 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step | |
| JP2003007719A (ja) | 薄膜トランジスタおよびそれを用いた表示装置 | |
| JP2001189462A (ja) | 半導体装置の作製方法 | |
| JP2776276B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH03159119A (ja) | 半導体装置の製造方法 | |
| JPH04226040A (ja) | 多結晶半導体薄膜トランジスタの製造方法及びアクティブマトリックス基板 | |
| KR101599280B1 (ko) | 어레이 기판의 제조방법 | |
| JP2000068515A (ja) | 薄膜半導体装置の製造方法 | |
| JPH07225395A (ja) | 液晶表示装置およびその製造方法 | |
| JP3331642B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0282578A (ja) | 薄膜トランジスタの製造方法 | |
| JP3404928B2 (ja) | 薄膜集積回路の製造方法 | |
| JP3238072B2 (ja) | 薄膜トランジスタ | |
| JP3094542B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JP4211085B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2630195B2 (ja) | 薄膜電界効果トランジスタとその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |