KR20030036034A - 레이저 조사 방법 및 레이저 조사 장치, 및 반도체 장치제조 방법 - Google Patents

레이저 조사 방법 및 레이저 조사 장치, 및 반도체 장치제조 방법 Download PDF

Info

Publication number
KR20030036034A
KR20030036034A KR1020020066423A KR20020066423A KR20030036034A KR 20030036034 A KR20030036034 A KR 20030036034A KR 1020020066423 A KR1020020066423 A KR 1020020066423A KR 20020066423 A KR20020066423 A KR 20020066423A KR 20030036034 A KR20030036034 A KR 20030036034A
Authority
KR
South Korea
Prior art keywords
laser
substrate
film
scanning speed
laser beam
Prior art date
Application number
KR1020020066423A
Other languages
English (en)
Inventor
야마자키순페이
타나카코이치로
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20030036034A publication Critical patent/KR20030036034A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/903—Dendrite or web or cage technique
    • Y10S117/904—Laser beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

적절한 조건들 하에서 반도체막 상에 레이저빔이 출사될 때, 반도체막은 레이저빔의 주사 방향으로 접속된 단결정형 그레인들로 결정화될 수 있다(레이저 어닐링). 가장 효과적인 레이저 어닐링 조건이 연구되었다. 반도체막이 형성되는 직사각형 기판의 한 변의 길이가 b이고, 주사 속도가 V이고, 기판에 대한 레이저빔의 주사 속도(V)를 얻기 위해 필요한 가속도가 g일 때, V = (gb/5.477)1/2이 만족되면, 레이저 어닐링을 위해 필요한 시간은 최소가 된다. 가속도(g)는 상수이지만, 시간의 함수일 경우에는, 그 시간-평균값이 상수 대신 사용될 수 있다.

Description

레이저 조사 방법 및 레이저 조사 장치, 및 반도체 장치 제조 방법{Laser irradiation method and laser irradiation apparatus, and method for fabricating semiconductor device}
본 발명은 레이저빔 조사 방법 및 이 방법을 사용하는 레이저 조사 장치(레이저와, 이 레이저로부터 출사되는 레이저빔을 조사 대상까지 유도하기 위한 광학 시스템을 포함하는 장치)에 관한 것이다. 또한, 본 발명은 레이저빔 조사 단계를 포함하는 반도체 장치 제조 방법에 관한 것이다. 본 명세서에 설명되는 반도체 장치는 액정 디스플레이 장치 또는 발광 장치와 같은 전기 광학 장치, 및 전기 광학 장치를 부품으로서 포함하는 전자 장치를 포함한다.
최근, 유리 등으로 이루어진 절연 기판 상에 형성되는 비정질 반도체막이 결정화되어, 결정 구조를 갖는 반도체막(이하, 결정성 반도체막이라고 함)이 되도록 하는 광대한 연구가 행해지고 있다. 결정화 방법으로서는, 노(furnace) 어닐링을 사용하는 열 어닐링 방법, 고속 열 어닐링 방법(RTA 방법), 레이저 어닐링 방법 등이 시험되었다. 이들 중 임의의 방법 또는 상기 방법들 중 2개 이상의 조합들이 결정화를 위해 행해질 수 있다.
비정질 반도체와 비교하여, 결정성 반도체막은 매우 높은 이동도를 갖는다. 따라서, 결정성 반도체막은 박막 트랜지스터(TFT라고 함)를 형성하는데 사용되기 때문에, 예를 들어, TFT는 픽셀부용 TFT들, 픽셀부용 TFT들 및 구동 회로용 TFT들이 하나의 유리 기판 상에 형성되는 액티브 매트릭스 액정 디스플레이 장치에 광범위하게 사용될 수 있다.
일반적으로, 어닐링 노에서 비정질 반도체를 결정화하기 위해서, 600℃ 이상에서 10시간 이상동안 열처리되는 것이 필요하다. 이 결정화를 위한 적용 가능한 기판의 재료는 석영이지만, 석영 기판은 특히 큰 면적으로 제조하기에는 비용이 너무 비싸다. 생산 효율을 향상시키기 위해서는 큰 면적의 기판을 제조하는 것을 피할 수 없으며, 최근 한 변의 길이가 1m를 초과하는 기판이 사용되는 것도 고려되고 있다.
한편, 일본 특개평 7-183540호 공보에 개시되어 있는 금속 원소들을 사용하여 열 결정화하는 방법은 종래의 문제였던 결정화 온도를 저온화하는 것을 가능하게 하고 있다. 결정성 반도체막은, 니켈, 팔라듐 및 납과 같은 소량의 원소가 비정질 반도체막에 첨가된 다음, 비정질 반도체막을 550℃의 온도에서 4시간동안 가열함으로써 형성될 수 있다.
레이저 어닐링 방법은 기판에서 온도를 실질적으로 증가시키지 않으면서 반도체막에만 높은 에너지를 부여할 수 있기 때문에, 레이저 어닐링 기술은 낮은 스트레인 점(strain point)을 갖는 유리 기판은 물론, 플라스틱 기판 등에도 적용할 수 있기 때문에 주목을 받고 있다.
레이저 어닐링 방법의 예로는, 조사면에 있어서 수 ㎝의 사각형 스폿이나 길이 100㎜ 이상의 선 형상이 되도록 하고, 레이저빔의 조사 위치를 조사면에 대해 상대적으로 이동시켜 어닐링을 수행하도록 하는, 광학 시스템에 의해 엑시머 레이저 등으로부터 펄스 레이저빔을 형성하는 방법이 있다. 여기서 언급된 "선 형상"은 엄밀한 의미에서의 "선"을 의미하는 것이 아니라 높은 애스팩트비를 갖는 직사각형(또는 폭이 넓은 타원형)을 의미한다. 예를 들어, 2 이상(바람직하게는, 10 내지 100)의 애스팩트비를 갖는 형상을 나타내지만, 조사면에 있어서의 형상은 직사각형 형상을 갖는 레이저광(직사각형 빔)에 포함되는 것과 어떠한 차이도 없다.선 형상은 조사 대상을 충분히 어닐링하기 위해 필요한 에너지 밀도를 얻기 위해 사용된다. 따라서, 충분한 어닐링이 조사 대상에 대해 수행되는 경우, 직사각형 및 면 형상(tabletop shape)일 수도 있다.
그러나, 비정질 실리콘막을 레이저 어닐링함으로써 형성된 결정성 반도체막은 다수의 결정 그레인들의 집합을 포함하고, 결정 그레인들의 위치와 크기는 랜덤하다. TFT들은 소자 분리를 위해 섬 형상(island shape)으로 결정성 반도체층을 패터닝함으로써 유리 기판 상에 형성된다. 이 경우에, 결정 그레인들의 위치와 크기는 지정될 수 없다. 결정 그레인들의 내부와 비교하여, 결정 그레인들의 계면은 비정질 구조, 결정 결함 등에 기인하는 무수한 재결합 중심들이나 트래핑 중심들을 갖는다. 캐리어들이 트래핑 중심들에서 트래핑되면, 그레인 경계에서의 전위가 상승하고 캐리어들에 대한 장벽들이 되기 때문에, 캐리어들의 전류 수송 특성들은 이로 인해 열화되는 것으로 알려져 있다. 그러나, 채널 형성 영역의 반도체막의 결정 특성들이 TFT 특성들에 대해 중대한 영향을 끼치고 있지만, 그레인 경계의 영향을 회피하면서 단일 결정 반도체막을 사용하여 채널 형성 영역을 형성하는 것은 거의 불가능하다.
최근 주의를 끌고 있는 결정 성장 기술이 있다. 이 기술에서는, CW 레이저가 한 방향의 CW 레이저 주사에 의해 반도체막 상에 조사될 때, 그 주사 방향으로 접속된 결정 그레인들이 성장하여, 그 방향으로 연장된 단일 결정을 형성한다. 이 방법이 적용될 때, 적어도 TFT의 채널 방향으로 그레인 경계를 갖지 않는 반도체막이 형성될 수 있는 것이 고려된다. 그러나, 이 방법에서, 반도체막에 의해 충분히 흡수될 수 있는 영역의 파장을 갖는 CW 레이저가 사용되기 때문에, 출력이 실질적으로 10W 정도로 매우 작은 레이저가 적용될 수 있다. 따라서, 생산성의 관점에서, 엑시머 레이저를 사용하는 기술보다 열등하다.
도 1은 본 발명의 실시예를 설명하기 위한 도면.
도 2는 레이저 조사 장치의 예를 도시하는 도면.
도 3은 레이저 출력과 주사 속도의 관계를 도시하는 도면.
도 4는 레이저 조사 장치의 예를 도시하는 도면.
도 5는 레이저 조사 장치의 예를 도시하는 도면.
도 6은 주사 속도와 긴 그레인 영역의 폭의 관계를 도시하는 도면.
도 7a 및 도 7b는 레이저 어닐링의 조건들을 도시하는 도면.
도 8은 실시예 1을 설명하기 위한 도면.
도 9는 실시예 2를 설명하기 위한 도면.
도 10a 내지 도 10c는 타원형 빔의 주사 속도와 처리 시간의 관계를 도시하는 도면.
도 11의 (a) 내지 도 11의 (c)는 픽셀 TFT 및 구동 회로 TFT를 제조하기 위한 처리를 도시하는 단면도.
도 12의 (a) 내지 도 12의 (c)는 픽셀 TFT 및 구동 회로 TFT를 제조하기 위한 처리를 도시하는 단면도.
도 13은 픽셀 TFT 및 구동 회로 TFT를 제조하기 위한 처리를 도시하는 단면도.
도 14는 픽셀 TFT의 구성을 도시하는 도면.
도 15는 액티브 매트릭스형 액정 디스플레이 장치의 단면도.
도 16은 발광 장치의 구동 회로 및 픽셀부의 개략 단면도.
도 17a 내지 도 17f는 반도체 장치들의 예를 도시하는 도면.
도 18a 내지 도 18d는 반도체 장치들의 예를 도시하는 도면.
도 19a 내지 도 19c는 반도체 장치들의 예를 도시하는 도면.
도 20의 (a) 및 도 20의 (b)는 본 발명에 따른 반도체막의 결정화 처리의 예를 도시하는 도면.
도 21의 (a) 내지 도 21의 (c)는 본 발명에 따른 반도체막의 결정화 처리의 예를 도시하는 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
423 내지 427 : 불순물 영역450a 내지 450c : 마스크
470 : 픽셀 전극469 : 게이트 배선
801 : 레이저 발진기802 : 미러
본 발명은, CW 레이저를 사용하여, 생산 효율이 높은 레이저광 조사를 행하는 방법, 및 레이저광의 조사를 수행하는 레이저 조사 장치를 제공하는 것이다. 또한, 본 발명은 이러한 레이저 조사를 수행하여 얻어진 반도체막을 사용하여 반도체 장치를 제조하는 방법을 제공하는 것이다.
CW 레이저로 반도체막을 결정화하는 처리에 있어서, 적어도 생산성을 향상하기 위해서, 실제로 다음과 같이 행해진다. 즉, 레이저빔이 조사면에 있어서 긴 타원형으로 처리되고, 처리된 레이저빔은 타원형 레이저빔(이하, 타원형 빔이라고 함)의 단축(minor axis) 방향으로 주사되고, 그에 의해, 반도체막이 결정화된다. 본 발명은 이러한 처리로 생산성이 높은 타원형 빔 조사를 행하는 방법을 제공하는 것이다.
본 방법에 적합한 CW 레이저로는, 파장이 550㎚ 이하의 범위이고 출력 안정성이 현저히 높은 것으로, 예를 들어, YVO4레이저의 제 2 고조파, YAG(Nd3+:YAG, Cr4+:YAG) 레이저의 제 2 고조파, YLF 레이저의 제 2 고조파, 유리 레이저의 제 2고조파, YalO3레이저의 제 2 고조파, Y2O3(Nd3+:Y2O3, Yb3+:Y2O3) 레이저의 제 2 고조파, 및 적용 가능한 Ar 레이저가 있다. 대안적으로, 상기 레이저들의 더 높은 차수의 고조파가 사용될 수도 있다. 또한, 대안적으로, 루비 레이저, 알렉산더(alexandrite) 레이저, Ti:사파이어 레이저, CW 엑시머 레이저, Ar 레이저, Kr 레이저, CO2레이저, CW 헬륨-카드뮴 레이저, 구리 증기 레이저, 및 금 증기 레이저와 같은 레이저들이 사용될 수도 있다. 이러한 레이저들의 한 종류 또는 다수 종류를 사용할 수도 있다.
먼저, 10W YVO4레이저(CW, 제 2 고조파, TEM00)를 준비하고, 그 빔 형상은 20㎜의 초점 길이를 갖는 볼록 렌즈에 의해 타원형 빔으로 처리된다. 구체적으로, 렌즈 빔은 볼록 렌즈에 비스듬히 입사되고 비점수차 등을 사용하여 가느다란 타원형 빔으로 처리된다. 본 실험은 도 2를 참조하여 설명될 것이다. 본 실험에서, 레이저 발진기(201)로부터 출사된 레이저빔이 미러(202)에 의해 반사되어 20도의 입사각으로 볼록 렌즈(203)에 입사되고, 실질적으로 500㎛인 장축(major axis)과 실질적으로 30㎛인 단축을 갖는 타원형 빔(205)이, 볼록 렌즈(203)와 평행하게 조사면 상에 배치된 반도체막(204) 상에 형성된다. 단축을 더 짧게 하여 장축을 길게 함으로써 조사 효율을 더 향상시킬 수 있지만, 단축의 길이가 짧아지면 초점 깊이도 얕아지고 균일한 레이저 어닐링을 수행하는 것이 어려워지기 때문에, 상기 크기들이 적절한 것으로 고려된다.
반도체막(204)이 타원형 빔(205)의 단축 방향으로 주사될 때, 타원형 빔의장축 방향으로 150㎛의 폭을 갖는 영역에서, 주사 방향으로 연장된 그레인들이 단단하게 패킹되어 형성된다. 이하, 이 영역을 긴 그레인 영역의 폭이라고 한다. 반도체막이 유리 기판 상에 형성된다. 구체적으로, 0.7㎜의 두께를 갖는 유리 기판의 한 표면 상에 200㎚의 두께로 산화질화실리콘이 증착되고, 그 위에 150㎚의 두께를 갖는 a-Si 막이 플라즈마 CVD 방법을 사용하여 증착된다. 또한, 레이저에 대한 반도체막의 내성을 증가시키기 위해서, 반도체막에는 1시간동안 500℃로 열 어닐링이 행해진다. 열 어닐링 이외에는, 종래기술 부분에 언급된 바와 같이, 금속 원소로 인한 반도체막의 결정화가 수행될 수도 있다. 이들 중 어떠한 것에서도, 최적의 레이저 조사 조건들은 비슷하다.
도 3은 반도체막을 결정화하기 위한 최적의 레이저 출력과 반도체막의 주사 속도간의 관계를 나타내는 그래프이다. 수직축은 최적의 레이저 출력(단위 W)을 나타내고, 수평축은 반도체막의 주사 속도(단위 ㎝/s)를 나타낸다. 본 실험에서, 주사 속도의 최대값은 100㎝/s이다. 그래프로부터, 주사 속도와 레이저 출력간에는 선형 관계가 존재한다는 것을 알 수 있다. 이후 실험들과의 비교를 용이하게 하기 위해서, 도 3에 도시된 그래프로부터, 레이저 출력이 10W이고, 반도체막의 최적의 주사 속도가 실질적으로 150㎝/s인 경우를 추정한다.
도 4는 타원형 빔의 장축을 더 길게 한 광학 시스템을 도시한다. 그에 의해, 700㎛의 장축 및 30㎛의 단축을 갖는 타원형 빔(406)이 형성될 수 있다. 본 명세서에 있어서는 실험 결과들을 통일하기 위해서, 타원형 빔의 단축을 30㎛로 고정한다. 광학 시스템의 구체적 구성은 레이저 발진기(401), 수직 방향으로 광로를편향하는 미러(402), 타원형 빔의 단축의 길이를 조정하고 150㎜의 초점 길이를 갖는 원통형 렌즈(403), 및 단축의 길이를 조정하고 20㎜의 초점 길이를 갖는 원통형 렌즈(404)를 포함한다. 원통형 렌즈(403)는 반도체막(405)의 120㎜ 상방에 배치되고, 원통형 렌즈(404)는 그 초점 위치가 반도체막(405) 위로 집중하도록 배치된다. 원통형 렌즈(403, 404) 및 반도체막(405)은 레이저빔의 광학축과 수직으로 배치된다.
타원형 빔(406)이 타원형 빔의 단축 방향으로 반도체막(405)에 대하여 주사되어 반도체막(405)이 결정화될 때, 타원형 빔의 장축 방향으로 250㎛의 폭을 갖는 영역에, 주사 방향으로 연장된 그레인들이 단단하게 패킹되는 상태로 형성될 수 있다. 이때의 최적의 주사 속도는 50㎝/s이고, 레이저 출력은 10W이다.
타원형 빔의 장축이 더 연장되는 광학 시스템이 도 5에 도시되어 있다. 그에 의해, 2000㎛의 장축과 30㎛의 단축을 갖는 타원형 빔(505)이 형성될 수 있다. 광학 시스템의 구체적인 구성은 레이저 발진기(501), 수직 방향으로 광로를 편향하는 미러(502), 및 타원형 빔의 단축의 길이를 조정하고 20㎜의 초점 길이를 갖는 원통형 렌즈(503)를 포함한다. 원통형 렌즈(503)는 초점이 반도체막(504) 위에 집중될 수 있도록 배치된다. 원통형 렌즈(503) 및 반도체막(504)은 레이저빔의 광학축에 대해 직각이 되도록 배치된다.
반도체막(504)을 결정화하기 위해 타원형 빔(505)이 타원형 빔의 단축 방향으로 반도체막(504)에 대해 주사될 때, 타원형 빔의 장축 방향으로 600 내지 800㎛의 폭을 갖는 영역에서, 주사 방향으로 연장된 그레인들이 단단하게 패킹되는 상태로 형성될 수 있다. 이때 최적의 주사 속도는 5 내지 10㎝/s이고 레이저 출력은 10W이다.
일련의 실험 결과들이 도 6의 그래프에 도시되어 있다. 구체적으로, 도 6은 레이저 출력이 10W로 고정되고 타원형 빔의 폭이 30㎛로 설정될 때, 반도체막 결정화의 최적의 주사 속도와 형성된 타원형 빔의 장축 방향에서의 그레인들의 영역의 폭과의 관계를 도시한다. 조사 대상은 150㎚의 두께를 갖는 상술된 a-Si 막이다. 수직축은 반도체막의 주사 속도(V)(단위 ㎝/s)를 나타내고, 수평축은 긴 그레인 영역의 폭(L)(단위 ㎛)을 나타낸다. 이 둘이 완전히 대수적으로 도시되었을 때, 이들간의 관계는 실질적으로 선형이 된다.
이들간의 관계를 식으로 표현하면 다음과 같이 될 수 있다.
log L = -0.465 log V + 3.188(1)
본 명세서에서, 이해를 쉽게 하기 위해서, 긴 그레인 영역의 폭(L)의 단위와 주사 속도(V)의 단위는 서로 다른 것으로 한다. 그러나, 동일한 단위가 사용될 수도 있으며, 그 경우에는, 식(1)에서 상수항만이 다르게 된다. 따라서, 상수항을 제외하고는, 식(1)은 어떠한 단위 시스템을 이용하여도 상기와 같이 성립된다.
한편, 레이저 어닐링을 위해 필요한 시간이 T로 주어질 때, T는 다음과 같이 표현될 수 있다.
T = (a/L) × (b/V + 2V/g)(2)
여기서, a는 반도체막이 직사각형이라고 가정될 때의 더 짧은 변의 길이(단위 ㎛)이고, b는 반도체막이 직사각형이라고 가정될 때의 더 긴 변의 길이(단위 ㎝)이며,g는 주사 속도가 속도 V에 도달하기 위해 필요한 가속도(단위 ㎝/s2)이다. 식(2)의 계수 2는 가속 기간과 감속 기간을 나타낸다. a와 L의 단위는 동일하기 때문에, a/L은 무차원량이다. 따라서, 식(2)에서도 모든 단위 시스템들이 통일되기 때문에 동일한 결과가 얻어질 수 있다.
직사각형 기판 상에 형성된 반도체막의 전체 표면은 본 발명에 따라 레이저-어닐링되기 때문에, 타원형 빔이 직사각형 기판의 긴 변을 따라 주사될 때 레이저 어닐링이 가장 효과적으로 수행될 수 있다는 것이 명백하다. 이때, 타원형 빔의 장축은 기판의 짧은 변과 평행하게 되도록 배치된다. 그렇게 배치될 때, 주사의 가속 및 감속 회수가 가장 적어질 수 있다. 따라서, 식(2)에서, a는 직사각형의 짧은 변을 나타내고 b는 직사각형의 긴 변을 나타낸다. 그러나, 결정 그레인은 레이저빔의 주사 방향으로 성장하기 때문에, 직사각형 기판에서, 그레인들이 짧은 변의 방향으로 연장되는 반도체 소자가 필요할 경우, a와 b가 서로 대체되어도 문제가 없다.
여기서, 도 7a 및 도 7b를 참조하여 식(2)가 설명될 것이다. 도 7a에서, 타원형 빔(7002)에 의해, 도면에서 화살표로 표시된 방향으로 반도체막(7001)이 주사된다. 이 이동은 상대적이기 때문에, 타원형 빔(7002) 또는 반도체막(7001) 중 어느 하나가 이동되거나, 또는 둘 다 이동될 수 있다. 여기에는 본질적으로 차이점이 없다. 반도체막(7001)의 주사 속도가 느릴 경우, 가속을 위해 필요한 시간은 실질적으로 0이 될 수 있기 때문에, g는 무한대가 된다. 그러나, 반도체막이 주사될 때, 반도체막은 왕복 운동을 할 필요가 있기 때문에, 반도체막의 주사 속도가 빨라지면 왕복 운동의 양단에서의 가속도의 영향으로, 과도한 처리 시간(T)이 걸리게 된다. 즉, 조사 시간 기간(도 7b에서 주사 거리(b)의 영역으로 표시된 기간, 이때 주사 속도는 일정함)에 부가하여, 긴 가속 시간 기간(도 7b에서 주사 거리 c의 영역으로 표시됨)이 요구된다. 본 명세서에서, g는 일정한 것으로서 간주되지만, g가 시간의 함수이어도 문제가 없다. 그 경우에, g(t)는 시간-평균될 수 있고, 그에 따라 상수로서 간주될 수 있다.
식(2)의 양변을 대수로 하면 다음과 같이 된다.
log T = log a - log L + log (b/V + 2V/g)(3)
L이 식(1) 및 식(3)에서 제거되면, 다음과 같이 된다.
log T = log (b/V0.535+ 2V1.465/g) + A(4)
여기서, A는 상수(A = -3.188 + log a)이다. 상기 식에서, 변수 L은 출력(이 경우에는 10W)에 의존하고, 타원형 빔의 단축은 상수로 설정되며, 실질적으로 선형 관계가 존재한다. 그러나, 출력의 변화는 상기 식의 의미에는 변화가 없다. 출력이 변할 경우에는 상기 식의 상수항 A만이 변한다. 따라서, 식(4)를 최소화하는 주사 속도(V)가 얻어질 경우, 어떠한 레이저 출력들이 사용되어도, 얻어진 속도(V)는 레이저 어닐링을 위해 필요한 시간을 최소로 한다는 것을 알 수 있다. 즉, 본 발명은 식(4)를 최소로 하는 V, 또는 레이저 어닐링을 위해 필요한 시간이 최단으로 하는 V를 제공한다.
식(4)를 V에 대해 미분하면,
(log T)' = f(V)(5.477/g - b/V2)(5)
가 얻어지고, 여기서, f(V)는 V의 함수이다.
레이저 어닐링을 가장 효과적으로 수행하기 위해서, T는 최소의 값을 취해야만 하기 때문에, 식(5)를 0으로 하고 계산하면 다음 식이 얻어진다.
V = (gb/5.477)1/2(6)
즉, 레이저 어닐링은 식(6)에 따라 주사 속도(V)로 수행되어야만 한다.
통상적으로 생산라인에 사용되는 기판은, 예를 들어, 실질적으로 600㎜×720㎜의 크기를 갖는 직사각형 기판이다. 따라서, 직사각형의 긴 변은 b(=72)에 대응한다. 통상의 XY단에 있어서, 가속도는 10 내지 1000㎝/s2의 범위에 있기 때문에, 가속도가, 예를 들어, 250㎝/s2로 설정될 경우, 식(6)으로부터 유도되는 V는 57㎝/s가 된다.
도 10a 내지 도 10c는 레이저 어닐링을 위해 필요한 시간 기간과 반도체막의 주사 속도와의 관계를 도시한다. 식(6)으로부터 계산된 주사 속도(V)의 1/2 내지 2배 정도인 V로 레이저 어닐링이 수행될 때, 즉, 도 10a 내지 도 10c의 실선으로 둘러싸인 범위에서, 레이저 어닐링은 최단의 레이저 어닐링에 필요한 시간의 실질적으로 1.3배 또는 그보다 작은 시간에 효과적으로 수행될 수 있다. 따라서, 레이저 어닐링은 다음과 같음 범위에서 수행되어야 한다.
(gb/5.477)1/2/2 < V < 2 × (gb/5.477)1/2(7)
바람직하게, 레이저 어닐링이 식(6)으로부터 계산된 주사 속도의 90% 내지 110% 정도의 범위에 있는 V로 수행될 때, 즉, 도 10a 내지 도 10c에서 점선으로 둘러싸인 범위에서, 레이저 어닐링은 최단의 어닐링이 수행되는 것과 실질적으로 동일하고 그 만큼 효율적으로 수행될 수 있다. 따라서, 레이저 어닐링은 다음과 같은 범위에서 수행될 수도 있다.
0.9 × (gb/5.477)1/2< V < 1.1 × (gb/5.477)1/2(8)
통상적으로 사용되는 기판의 크기는 300×400㎜, 550×650㎜, (600 내지 620㎜)×720㎜, 730×920㎜, 1000×1200㎜, 및 1150×1350㎜와 같이 다양하지만, 어떤 기판의 크기가 사용되어도, 상기 계산이 적용될 수 있다. 또한, 계산은 타원형 빔에 대한 조건이 설정된 것이지만, 예를 들어, 직사각형 또는 보빈형(bobbin-like shape)과 같이 타원형에 근사한 형태에도 적용될 수 있다. 직사각형 빔을 얻기 위해서, 예를 들어, 슬랩형(slab type) 레이저 발진기가 사용될 수 있다. 예를 들어, 보빈형 빔을 얻기 위해서, 렌즈의 수차가 이용될 수 있다.
본 발명의 실시 형태에 있어서, 레이저 어닐링이 가장 효과적으로 수행될 수 있는 예가 설명될 것이다. 구체적으로, 150㎝/s의 속도로 주사가 수행되는 예가 도 1을 참조하여 설명될 것이다. 레이저 발진기(101)는 지속파형(continuous wave type) 10W YVO4레이저이다. 비선형 광학 소자가 공진기에 내장되어, 제 2 고조파가 출사된다.
레이저 발진기(101)로부터 수평 방향으로 출사된 레이저빔은 미러(102)에 의해 수직 방향으로부터 20도의 방향으로 편향된다. 따라서, 레이저빔은, 20㎜의 초점 길이를 갖고 수평 방향으로 배치된 볼록 렌즈(103)에 의해 집광된다. 반도체막이 배치되는 조사면(104)은 볼록 렌즈(103)의 초점 위치에 배치된다. 또한, 조사면(104)은 볼록 렌즈(103)와 평행하게 배치된다. 그에 의해, 500㎛의 길이와 30㎛의 폭을 갖는 타원형 빔이 형성될 수 있다. 빔이 조사면에 대해 타원형이 되도록 하는 이유는 비점수차 때문이다. 여기서, 예로서, 150㎚의 두께를 갖는 a-Si 막의 레이저-어닐링이 설명될 것이며, 그 제조 공정은 상기에 설명되어 있다. 이 경우에, 150㎛의 폭을 갖는 긴 그레인 영역이 형성된다.
긴 그레인 영역들을 갖는 반도체막을 단단히 패킹하기 위해서, 타원형 빔은 장축 방향으로 150㎛만큼 이동되어야 하고 기판을 반복적으로 주사해야 한다. 이 이동은 XY단이 채용될 때 쉽게 수행될 수 있다. 조사 대상인 반도체막의 크기가 600×720㎜일 때, 기판의 짧은 변의 길이는 600㎜이기 때문에, 기판의 전체 표면은 타원형 빔으로 4000번(2000번의 왕복 이동) 주사함으로써 레이저-어닐링될 수 있다. 또한, 이 때, 150㎝/s의 주사 속도가 가장 효율적인 속도일 조건은, 식(6)으로부터, g = 1700㎝/s2정도인 경우이다. 가장 효율적으로 가속될 수 있는 단이 사용될 필요가 있다는 것을 알 수 있다. 도 10a에는 레이저 어닐링을 위해 필요한 시간과 반도체막의 주사 속도와의 관계가 도시되어 있다. 이로부터 최소값을 알 수 있고, 이때의 처리 시간은 2600s 정도이다. 처리 능력을 향상시키기 위해 다수의 레이저 발진기들이 사용될 수도 있다.
실시예 1
본 실시예에 있어서, 본 발명의 실시 형태에 설명된 예와 비교하여, 주사 속도가 50㎝/s로 설정되는 경우가 도 8을 참조하여 설명될 것이다. 레이저 발진기(801)는 CW형 10W YVO4레이저이다. 비선형 광학 소자가 공진기에 내장되어, 제 2 고조파가 출사된다.
레이저 발진기(801)로부터 수평 방향으로 출사된 레이저빔은 미러(802)에 의해 수직 방향으로 편향된다. 그 후에, 레이저빔은 150㎜의 초점 길이를 갖는 원통형 렌즈(803)에 의해 한 방향으로 집광된다. 또한, 원통형 렌즈(803)의 100㎜ 후방에 배치되고 20㎜의 초점 길이를 갖는 원통형 렌즈(804)에 의해, 상기 한 방향과 직각이고 레이저빔이 진행하는 방향과 직각인 방향으로 레이저빔이 집광된다. 반도체막이 배치되는 조사면(805)은 원통형 렌즈(804)의 초점 위치에 배치된다. 그에 의해, 700㎛의 길이와 30㎛의 폭을 갖는 타원형 빔(806)이 형성될 수 있다. 본 실시예에서는, 본 발명의 실시 형태에서 설명된 150㎚의 두께를 갖는 a-Si 막이 레이저-어닐링되는 예가 설명될 것이다. 이 경우에, 250㎚의 폭을 갖는 긴 그레인 영역이 형성된다.
긴 그레인 영역들을 갖는 반도체막을 단단하게 패킹하기 위해서, 타원형 빔을 장축 방향으로 250㎛만큼 이동시키면서, 타원형 빔은 기판의 긴 변 방향에 대한 주사를 반복할 필요가 있다. 이 이동은 XY단이 채용될 때 쉽게 수행될 수 있다.조사 대상인 반도체막의 크기가 600×720㎜일 경우, 기판의 짧은 변의 길이는 600㎜이기 때문에, 기판의 전체 표면은 타원형 빔에 의해 2400번(1200번의 왕복 이동) 주사됨으로써 레이저-어닐링될 수 있다. 또한, 이때, 50㎝/s의 주사 속도가 가장 효율적인 속도일 조건은, 식(6)으로부터, g = 190㎝/s2정도가 된다. 이 정도의 가속도로 기판은 쉽게 주사될 수 있다. 이때, 한 기판을 처리하기 위해 필요한 처리 시간은 4600s이다. 처리 능력을 향상시키기 위해 다수의 레이저 발진기들이 사용될 수도 있다.
실시예 2
본 실시예에서, 상술된 예와 비교하기 위해서, 주사 속도가 500㎝/s로 설정되는 예가 도 9를 참조하여 설명될 것이다. 레이저 발진기(901)는 CW형 10W YVO4레이저이다. 비선형 광학 소자가 공진기에 내장되어, 제 2 고조파가 출사된다.
레이저 발진기(901)로부터 수평 방향으로 출사된 레이저빔은 미러(902)에 의해 수직 방향으로 편향된다. 그후, 160㎜의 초점 길이를 갖는 원통형 렌즈(903)에 의해 한 방향으로 레이저빔이 집광된다. 또한, 원통형 렌즈(903)의 140㎜ 후방에 배치되고 20㎜의 초점 길이를 갖는 원통형 렌즈(904)에 의해, 상기 한 방향과 직각이고 레이저빔이 진행하는 방향과 직각인 방향으로 레이저빔이 집광된다. 반도체막이 배치되는 조사면(905)은 원통형 렌즈(904)의 초점에 배치된다. 그에 의해, 250㎛의 길이와 30㎛의 폭을 갖는 타원형 빔(906)이 형성될 수 있다. 본 실시예에서는 본 발명의 실시 형태에 그 제조 방법이 기술되어 있고 150㎚의 두께를 갖는a-Si 막이 레이저-어닐링되는 예가 설명될 것이다. 이 경우에, 85㎛의 폭을 갖는 긴 그레인 영역이 형성된다.
긴 그레인 영역들을 갖는 반도체막을 단단하게 패킹하기 위해서, 타원형 빔을 장축 방향으로 85㎛만큼 이동시키면서, 타원형 빔이 기판의 긴 변 방향으로 주사되는 것을 반복할 필요가 있다. 이 이동은 XY단이 채용될 때 쉽게 수행될 수 있다. 조사 대상인 반도체막의 크기가 600×700㎜일 때, 기판의 짧은 변의 길이는 600㎜이기 때문에, 기판의 전체 표면은 타원형 빔에 의해 7000번 주사되어 레이저-어닐링될 수 있다. 또한, 이때, 500㎝/s의 주사 속도가 가장 효율적인 속도일 조건은, 식(6)에 기초하여 g = 19000㎝/s2정도가 된다. 즉, 본 발명의 실시 형태에 나타낸 예보다 더 높은 가속도가 필요하다. 이것은 꽤 높은 가속도이기 때문에, 이 경우에는, 반도체막을 이동시키기 보다 미러 등에 의해 레이저빔을 주사하는 것이 바람직하다. 또한, 이때, 한 기판을 처리하기 위한 시간은 1400s이고, 이는 본 발명의 실시 형태에 따른 예의 1/2 정도이다. 한편, 주사 속도는 3배 이상이기 때문에, 주사 속도의 증가율과 비교했을 때, 처리 시간은 주사 속도의 증가율에 대응하는 감소율이 얻어지지 않는다. 처리 능력을 향상시키기 위해 다수의 레이저 발진기들이 사용될 수도 있다.
실시예 3
실시예 3에서는, 본 발명의 광학 시스템을 사용하여 수행되는 반도체막의 결정화의 예가 도 20을 참조하여 설명될 것이다.
먼저, 기판(20)으로서는, 바륨 붕규산 유리 및 알루미늄 붕규산 유리와 같은 유리들로 이루어진 유리 기판, 석영 기판과 같은 표면에 절연막을 갖는 기판, 실리콘 기판, 금속 기판 또는 스테인레스 기판이 사용될 수 있다. 기판(20)은 본 실시예에서 처리 온도에 대해 충분한 내열성을 갖는 플라스틱 기판일 수도 있다.
다음으로, 산화실리콘막, 질화실리콘막, 및 산화질화실리콘막과 같은 절연막으로 이루어지는 기저막(21)이 기판(20) 위에 형성된다. 본 실시예에서는 기저막(21)용으로 단층 구조가 사용된다. 그러나, 2층 이상의 막이 적층된 구조가 사용될 수도 있다. 본 실시예에서는 110㎚의 두께를 갖는 산화질화실리콘막(조성비 : Si=32%, O=59%, N=7%, H=2%)이 플라즈마 CVD 방법으로 형성된다.
다음으로, 반도체층(22)이 기저막(21) 상에 형성된다. 반도체층(22)은 공지된 방법(스퍼터링 방법, LPCVD 방법 및 플라즈마 CVD 방법)으로 25 내지 200㎚(바람직하게는 30 내지 150㎚)의 두께로 형성되고, 반도체막(22)은 공지된 결정화 방법(레이저 결정화 방법, RTA 또는 노 어닐링을 사용하는 열 결정화 방법, 결정화를 용이하게 하는 금속 원소를 사용하는 열 결정화 방법)으로 결정화된다. 반도체막들로서는, 비정질 반도체막, 미결정 반도체막, 및 결정질 반도체막이 있고, 또한 비정질 실리콘 게르마늄막과 같은 비정질 구조를 갖는 화합물 반도체막이 적용될 수 있다. 본 실시예에서는 150㎚ 두께의 비정질 실리콘막을 형성하기 위해 플라즈마 CVD 방법이 사용된다. 이 비정질 실리콘막에 탈수소화가 수행(500℃, 3시간)된 후에, 결정질 실리콘막을 형성하기 위해 레이저 결정화 방법이 수행된다.
레이저 결정화 방법으로는, 엑시머 레이저와 같은 연속 발진형 레이저, YAG레이저, YVO4레이저, YLF 레이저, YAlO3레이저, 유리 레이저, 루비 레이저, Ti:사파이어 레이저가 사용될 수 있다. 이 레이저들이 사용될 때, 연속 레이저 발진으로부터 출사된 레이저빔이 광학 시스템에 의해 타원형이나 직사각형을 갖도록 집광되고 그 레이저빔이 비정질 실리콘막을 조사하는 방법이 채용될 수 있다. 결정화 조건들은 실시자에 의해 적절히 선택된다. 본 실시예에서, 레이저 결정화는 본 발명의 실시 형태, 실시예 1, 및 실시예 2에 나타낸 예들에 따라 수행된다.
크기가 큰 결정 그레인들은 상술된 바와 같이 얻어진 결정성 반도체막(23)에 형성되기 때문에, 반도체막을 이용하여 TFT들을 제조함으로써 채널 형성 영역에 포함될 수도 있는 결정 경계들의 수를 감소시킬 수 있다. 게다가, 개개의 결정 그레인들은 실질적으로 단결정으로 간주되는 결정성을 갖고 있기 때문에, 단결정 반도체를 채용하는 트랜지스터의 이동도와 같거나 그 이상인 높은 이동도(전계 효과 이동도)를 얻는 것이 가능하다.
또한, 얻어진 결정 그레인들은 동일한 방향으로 배열되기 때문에, 캐리어가 결정 그레인 경계들을 가로지르는 회수를 극단적으로 감소시킬 수 있으며, 따라서, 온 전류값(TFT가 온 상태에 있을 때 흐르는 드레인 전류값), 오프 전류값(TFT가 오프 상태에 있을 때 흐르는 드레인 전류값), 임계 전압, S 값, 및 전계 효과 이동도의 변동을 감소시키는 것을 가능하게 한다. 또한, 전기 특성들이 향상된다.
실시예 4
본 실시예에서, 실시예 3에 나타낸 것과는 다른, 반도체막의 결정화를 얻는다른 방법이 도 21을 참조하여 설명될 것이다.
반도체막으로서는, 실시예 3에 따라 비정질 실리콘막을 형성하는 것까지 수행된다. 일본 특개평 7-183540호 공보에 개시된 방법을 이용하여 금속 함유층(31)이 형성되고, 그 후 열 처리를 행하여, 반도체막의 결정성이 레이저 어닐링 방법에 의해 향상되도록 한다. 실시예 4에서, 반도체막의 표면에 스핀 코팅에 의해 니켈 아세테이트 수용액(중량 환산 농도 : 5ppm, 체적 : 10㎖)이 도포되고, 반도체막 상에 열처리(1시간동안 500℃에서, 12시간동안 550℃에서)가 수행된다. 계속해서, 실시 형태, 실시예 1 및 실시예 2에 나타낸 예들에 따라, 반도체막의 결정성이 레이저 어닐링 방법에 의해 향상된다.
상술된 바와 같이, 실시예 3에서 얻어진 결정 그레인들과 비교하여, 반도체막 상에 본 발명을 이용하여 결정화를 수행하여 얻어진 결정 그레인들은 크기가 크기 때문에, 반도체막을 사용하여 TFT들을 제조함으로써 채널 형성 영역에 포함될 수도 있는 결정 경계들의 수를 감소시킬 수 있다. 또한, 개개의 결정 그레인은 실질적으로 단결정으로 간주되는 결정성을 갖기 때문에, 단결정 반도체를 채용하는 트랜지스터의 이동도와 같거나 그 이상인 높은 이동도(전계 효과 이동도)를 달성할 수 있다.
또한, 얻어진 단결정 그레인들은 동일한 방향으로 배열되기 때문에, 캐리어가 결정 그레인 경계들을 가로지르는 회수를 극도로 감소시킬 수 있고, 따라서, 온 전류값, 오프 전류값, 임계 전압, S 값, 및 전계 효과 이동도의 변동을 감소시키는 것이 가능하게 된다. 또한, 전기 특성들도 현저하게 향상된다.
실시예 5
본 실시예에서는 액티브 매트릭스 기판을 제조하는 방법이 도 11 내지 도 14를 참조하여 설명될 것이다. CMOS 회로, 구동 회로 및 픽셀 TFT와 보유 커패시터가 함께 형성되는 기판을 편리상 액티브 매트릭스 기판이라고 한다.
먼저, 본 실시예에서는 바륨 붕규산 유리 및 알루미늄 붕규산 유리와 같은 유리로 형성된 기판(400)이 사용된다. 기판(400)으로는 석영 기판, 실리콘 기판, 금속 기판 또는 스테인레스 기판의 표면에 절연막을 갖는 것을 사용할 수도 있다. 기판(400)으로는 본 실시예의 처리 온도를 견뎌내는 내열성을 갖는 플라스틱 기판이 사용될 수도 있다.
다음으로, 산화실리콘막, 질화실리콘막, 및 산화질화실리콘막과 같은 절연막을 갖는 기저막(401)이 기판(400) 상에 형성된다. 본 실시예에서는 기저막(401)으로 2층 구조가 사용된다. 그러나, 그 자체가 절연막인 단층 막, 또는 적어도 2층이 적층된 구조가 사용될 수도 있다. 기저막(401)의 제 1 층으로서, 산화질화실리콘막(401a)이 플라즈마 CVD 방법에 따라 반응 기체로서 SiH4, NH3및 N2O를 사용하여 10 내지 200㎚(바람직하게는 50 내지 100㎚)의 두께로 형성된다. 본 실시예에서, 산화질화실리콘막(401a)(조성비 : Si=32%, O=27%, N=24%, H=17%)은 50㎚의 두께로 형성되었다. 다음으로, 기저막(401)의 제 2 층으로서, 산화질화실리콘막(401b)이 플라즈마 CVD 방법에 따라 반응 기체로서 SiH4및 N2O를 사용하여 50 내지 200㎚(바람직하게는 100 내지 150㎚)의 두께로 형성된다. 본 실시예에서, 산화질화실리콘막(401b)(조성비 : Si=32%, O=59%, N=7%, H=2%)은 100㎚의 두께로 형성된다.
다음으로, 반도체막이 기저막 상에 형성된다. 먼저, 반도체막은 공지된 방법(스퍼터링 방법, LPCVD 방법 및 플라즈마 CVD 방법)에 의해 25 내지 200㎚(바람직하게는 30 내지 150㎚)의 두께로 형성된다. 다음에, 반도체막은 공지된 결정화 방법(레이저 결정화 방법, RTA 또는 노 어닐링을 사용하는 열 결정화 방법 및 결정화를 용이하게 하는 금속 원소를 사용하는 열 결정화 방법)에 의해 결정화되고, 또한 공지된 결정화 방법은 결정화를 위해 조합되어 사용될 수 있다. 반도체막은 비정질 반도체막, 미결정 반도체막 또는 결정성 반도체막일 수도 있다. 대안적으로, 반도체막은 비정질 실리콘게르마늄막과 같은 비정질 구조를 갖는 화합물 반도체막일 수도 있다.
레이저 결정화 방법에 사용하는 레이저로서는, 연속 발진형의 고체 레이저, 기체 레이저, 또는 금속 레이저를 사용하는 것이 바람직하다. 상술된 고체 레이저로서는 YAG 레이저, YVO4레이저, YLF 레이저 YAlO3레이저, 유리 레이저, 루비 레이저, 알렉산더 레이저, Ti:사파이어 레이저 등의 연속 발진형 레이저가 있고, 상술된 기체 레이저로는 엑시머 레이저, Ar 레이저, Kr 레이저, CO2레이저 등과 같은 연속 발진형 레이저가 있으며, 상술된 금속 레이저로는 헬륨-카드뮴 레이저, 구리 증기 레이저, 금 증기 레이저 등이 있다.
본 실시예에서는 플라즈마 CVD 방법이 사용되어 150㎚의 두께를 갖는 비정질 실리콘막을 형성하고, 이어서 비정질 실리콘막에 대해, 결정화를 촉진하는 금속 원소들을 사용하는 열 결정화 방법 및 레이저 결정화 방법이 사용된다. 니켈이 금속 원소로서 사용되어, 용액 도포법에 의해 비정질 실리콘막 상에 도입된다. 그후, 500℃에서 5시간동안 열 처리가 수행되어, 제 1 결정성 실리콘막이 얻어진다. 이어서, 10W의 출력을 갖는 연속 발진형 YVO4레이저로부터 출사된 레이저빔은 비선형 광학 소자에 의해 제 2 고조파로 변환된 다음, 실시 형태, 실시예 1 및 실시예 2에 따라 도 1, 도 8 및 도 9에 도시된 광학 시스템들에 의해 타원형 레이저빔이 형성되어 조사되어, 제 2 결정성 실리콘막이 얻어진다. 레이저빔을 제 1 결정성 실리콘막에 조사하여, 제 1 결정성 실리콘막을 제 2 결정성 실리콘막으로 변경하는 것은 제 2 결정성 실리콘막의 결정성을 향상시킨다. 이때, 약 0.01 내지 100MW/㎠(바람직하게는 0.1 내지 10MW/㎠)의 에너지 밀도가 필요하다. 약 0.5 내지 2000㎝/s의 속도로 레이저빔에 대해 상대적으로 단을 이동시켜 조사하고, 이어서 결정성 실리콘막이 형성된다.
물론, TFT가 제 1 결정성 실리콘막을 사용하여 형성될 수 있지만, 제 2 결정성 실리콘막이 향상된 결정성을 갖고 TFT의 전기 특성들이 개선되었기 때문에 제 2 결정성 실리콘막이 TFT를 형성하는데 사용된다. 예를 들어, TFT가 제 1 실리콘막을 사용하여 형성될 때 이동도는 대체로 300㎠/Vs이지만, TFT가 제 2 결정성 실리콘막을 사용하여 형성될 때 이동도는 약 500 내지 600㎠/Vs로 극도로 향상된다.
비정질 실리콘막은 본 실시예에서 결정화를 용이하게 하는 금속 원소를 사용하여 결정화된다. 따라서, 금속 원소가 결정성 실리콘막에 남아있게 된다. 금속원소는 다음과 같이 제거된다. 먼저, 50 내지 100㎚ 두께의 비정질 실리콘막이 결정성 실리콘막 상에 형성된다. 다음에, 그 위에서 열 처리(RTA 방법 또는 어닐링 노를 사용하는 열 어닐링 등)가 수행된다. 이어서, 금속 원소가 비정질 실리콘막에 확산되고, 비정질 실리콘은 가열 처리 후 에칭하여 제거된다. 따라서, 결정성 실리콘막에 포함된 금속 원소가 감소되거나 제거될 수 있다.
TFT 임계값을 제어하기 위해서 반도체층들(402 내지 406)을 형성한 후에 적은 양의 불순물 원소(붕소 또는 인)의 도핑이 수행될 수도 있다.
다음으로, 반도체층들(402 내지 406)을 덮는 게이트 절연막(407)이 형성된다. 게이트 절연막(407)은 플라즈마 CVD 또는 스퍼터링 방법을 사용하여 40 내지 150㎚의 두께로 실리콘을 함유하는 절연막에 의해 형성된다. 본 실시예에서, 110㎚의 두께를 갖는 산화질화실리콘막(조성비 : Si=32%, O=59%, N=7%, H=2%)이 플라즈마 CVD 방법에 의해 형성된다. 물론, 게이트 절연막은 산화질화실리콘막으로 제한되는 것이 아니라, 실리콘을 함유하는 다른 절연막들이 단층으로 또는 적층 구조로 사용될 수도 있다.
또한, 산화실리콘막이 사용되는 경우에는, 플라즈마 CVD 방법에 의해, TEOS(Tetradthyl Orthosilicate)와 O2를 혼합하고, 반응 압력 40Pa, 기판 온도를 300 내지 400℃로 설정하고, 고주파(13.56㎒) 전력 밀도 0.5 내지 0.8W/㎠로 방전시켜 형성될 수 있다. 이이서, 그렇게 제조된 산화실리콘막에 400 내지 500℃로 열 어닐링을 수행함으로써 게이트 절연막으로서의 양호한 특성을 얻을 수 있다.
이어서, 20 내지 100㎚의 두께를 갖는 제 1 도전막(408)과 100 내지 400㎚의 두께를 갖는 도전막(409)이 게이트 절연막(407) 위에 적층되어 형성된다. 30㎚의 막 두께를 갖는 TaN 막으로 이루어진 제 1 도전막(408)과 370㎚의 막 두께를 갖는 W 막으로 이루어진 제 2 도전막(409)이 본 실시예에서 적층되어 형성된다. TaN 막이 스퍼터링에 의해 형성되고, Ta 타겟의 스퍼터링은 질소 분위기 중에서 수행된다. 또한, W 막은 W 타겟을 사용하는 스퍼터링에 의해 형성된다. 또한, W 막은 텅스텐 헥사플루오라이드(WF6)를 사용하는 열 CVD 방법에 의해 형성될 수 있다. 어떤 것이 사용되든지, 게이트 전극으로서 사용하기 위해서 낮은 저항을 가질 필요가 있으며, W 막의 저항률은 20μΩ㎝ 이하로 하는 것이 바람직하다. W 막의 낮은 저항은 결정 그레인들의 크기를 증가시킴으로써 달성될 수 있다. 그러나, W 막이 산소와 같은 불순물 원소를 대량으로 포함할 때, 결정화가 억제되어 저항이 높아진다. 따라서, 본 실시예에서, W 막은, 높은 순도(순도 99.9999%)의 W 타겟을 사용하는 스퍼터링 방법에 의해, 막 형성동안 기상(vapor phase)으로부터 불순물의 혼입을 충분히 고려하여 방지함으로써 형성된다. 따라서, 9 내지 20μΩ㎝의 저항률이 실현될 수 있다.
본 실시예에서는 제 1 도전막(408)이 TaN이고 제 2 도전막(409)이 W이지만, 도전막들에는 특히 한정되지 않는다. 또한, 제 1 도전막(408) 및 제 2 도전막(409)은 Ta, W, Ti, Mo, Al, Cu, Cr 및 Nd로 이루어지는 그룹에서 선택되는 원소, 또는 주 조성으로서 이 원소들 중 하나를 갖는 합금 재료, 또는 이 원소들의화합물로 형성될 수도 있다. 또한, 인과 같은 불순물 원소로 도핑된 반도체막(전형적으로는 다결정 실리콘막)이 사용될 수도 있고, AgPdCu 합금이 사용될 수도 있다. 탄탈(Ta) 막으로 형성된 제 1 도전막과 W 막으로 형성된 제 2 도전막의 조합, 질화티탄막(TiN)으로 형성된 제 1 도전막과 W 막으로 형성된 제 2 도전막의 조합, 질화탄탈막(TaN)으로 형성된 제 1 도전막과 Al 막으로 형성된 제 2 도전막의 조합, 또는 질화탄탈(TaN) 막으로 형성된 제 1 도전막과 Cu 막으로 형성된 제 2 도전막의 조합도 가능하다.
다음으로, 포토리소스래피 방법을 사용하여 레지스트로 이루어지는 마스크들(410 내지 415)이 형성되고, 전극과 배선들을 형성하기 위해서 제 1 에칭 처리가 수행된다. 제 1 에칭 처리는 제 1 및 제 2 에칭 조건들(도 11의 (b))에 따라 수행된다. 본 실시예에서는 제 1 에칭 조건으로서 ICP(Inductively Coupled Plasma) 에칭 방법이 사용된다. 에칭용 가스로는 CF4, Cl2, 및 O2의 가스 혼합물이 사용되고, 가스 유량비는 각각 25:25:10(sccm)으로 설정되고, 1Pa의 압력으로 500W RF(13.56㎒)의 전력을 코일형 전극에 공급함으로써 플라즈마가 발생되고, 에칭이 수행된다. 또한 150W RF(13.56㎒)의 전력이 기판측(샘플단)에 투입되어, 실질적으로 음의 자기-바이어스 전압을 인가한다. 제 1 에칭 조건들 하에서 W 막이 에칭되고, 제 1 도전층의 에지 부분은 테이퍼된 형상(tapered shape)으로 이루어진다.
에칭 조건들은 레지스트로 된 마스크들(410 내지 415)을 제거하지 않고 제 2 에칭 조건으로 변경된다. 에칭 가스로는 CF4와 Cl2의 가스 혼합물이 사용되고, 가스 유량비는 각각 30:30(sccm)으로 설정되고, 1Pa의 압력으로 500W RF(13.56㎒)의 전력을 코일형 전극에 투입함으로써 플라즈마가 발생되고, 약 30초 동안 에칭이 수행된다. 또한, 20W RF(13.56㎒)의 전력이 기판측(샘플단)에 공급되어, 실질적으로 음의 자기-바이어스 전압을 인가한다. W 막과 TaN 막 모두는 CF4와 Cl2의 가스 혼합물을 사용하는 제 2 에칭 조건들에 의해 동일한 정도로 에칭된다. 게이트 절연막 상에 잔류물이 남아있지 않도록 에칭을 수행하기 위해서, 에칭 시간은 10 내지 20% 정도 증가될 수도 있다.
레지스트 마스크들의 형상들을 상술된 제 1 에칭 조건에 의해 적절히 함으로써, 제 1 도전층과 제 2 도전층의 에지 부분들은 기판측에 인가된 바이어스 전압의 효과에 따라 테이퍼된 형상이 된다. 테이퍼된 부분들의 각도는 15 내지 45°이다. 그에 따라, 제 1 형의 도전층들(417 내지 422)(제 1 도전층들(417a 내지 422a) 및 제 2 도전층들(417b 내지 422b))이 제 1 에칭 처리에 의해 제 1 도전층들 및 제 2 도전층들로 형성된다. 참조부호 416은 게이트 절연막을 나타내고, 제 1 형의 도전층들(417 내지 422)에 의해 덮여지지 않은 영역들은 에칭에 의해 약 20 내지 50㎚로 얇아진다.
이어서, 레지스트로 이루어지는 마스크들을 제거하지 않고 제 2 에칭 처리가 수행된다. 여기서, W 막은 에칭 가스로 CF4, Cl2, 및 O2를 사용하여 선택적으로 에칭된다. 이 때, 제 2 도전층들(428b 내지 433b)이 제 2 에칭 처리에 의해 형성된다. 한편, 제 1 도전층들(417a 내지 422a)이 거의 에칭되고, 제 2 형의도전층들(428 내지 433)이 형성된다.
레지스트로 이루어진 마스크들을 제거하지 않고 제 1 도핑 처리가 수행되고, 반도체층에 n형을 부여하는 불순물 원소가 저농도로 첨가된다. 이온 도핑 방법 또는 이온 주입 방법에 의해 도핑 처리가 수행될 수도 있다. 도우즈(dosage)가 1×1013내지 5×1014/㎠로 설정되고, 가속 전압이 40 내지 80keV로 설정되는 처리 조건들에 의해 이온 도핑이 수행된다. 본 실시예에서는, 도우즈가 1.5×1013/㎠로 설정되고, 가속 전압이 60keV로 설정되어 도핑이 수행된다. ⅠⅤ족에 속하는 원소(전형적으로는 인(P) 또는 비소(As))가 n형을 부여하는 불순물 원소로서 사용된다. 여기서는 인(P)이 사용된다. 이 경우에, 도전층들(428 내지 433)은 n형 도전성을 부여하는 불순물 원소에 대해 마스크들로서 작용하고, 불순물 영역들(423 내지 427)은 자기-정합 방식으로 형성된다. n형을 부여하는 불순물 원소가 1×1018내지 1×1020/㎤의 농도로 불순물 영역들(423 내지 427)에 첨가된다.
다음으로, 레지스트로 이루어진 마스크들을 제거한 후에, 레지스트로 이루어진 새로운 마스크들(434a 내지 434c)이 형성되고, 제 1 도핑 처리보다 높은 가속 전압으로 제 2 도핑 처리가 수행된다. 도우즈가 1×1013내지 1×1015/㎠로 설정되고, 가속 전압이 60 내지 120keV로 설정되는 처리 조건들로 이온 도핑이 수행된다. 마스크들로서 제 2 도전층들(428b 내지 432b)을 사용하여 도핑 처리가 수행되고, 제 1 도전층의 테이퍼된 부분 하부의 반도체층에는 불순물 원소가 첨가된다. 계속해서, 가속 전압은 제 2 도핑 처리보다 낮아져 제 3 도핑 처리가 행해지고, 도 12의 (a)의 상태가 얻어진다. 도우즈가 1×1015내지 1×1017/㎠로 설정되고, 가속 전압이 50 내지 100keV로 하여 이온 도핑 방법이 수행된다. 제 1 도전층과 중첩하는 저농도 불순물 영역들(436, 442, 448)에는 제 2 도핑 처리와 제 3 도핑 처리에 의해 1×1018내지 5×1019/㎠의 밀도 범위 내에서 n형을 부여하는 불순물 원소가 첨가되고, 고농도 불순물 영역들(435, 441, 444, 447)에는 1×1019내지 5×1021/㎠의 밀도 범위 내에서 n형을 부여하는 불순물 원소가 첨가된다.
물론, 제 2 도핑 처리 및 제 3 도핑 처리는 적절한 가속 전압으로 함으로써 1회 도핑 처리될 수 있고, 또한, 저농도 불순물 영역과 고농도 불순물 영역을 형성하는 것도 가능하다.
다음으로, 레지스트로 된 마스크들을 제거한 후에, 레지스트로 된 새로운 마스크들(450a 내지 450c)이 형성되고, 제 2 도핑 처리가 수행된다. 한 도전형과 반대되는 다른 도전형을 부여하는 불순물 원소가 첨가되는 불순물 영역들(453, 454, 459, 460)이 p-채널형 TFT들의 활성층들이 되는 반도체막들에 제 4 도핑 처리에 따라 형성된다. 제 2 도전층들(429b 내지 432b)은 불순물 원소에 대해 마스크들로서 사용되고, 자기-정합 방식으로 불순물 영역들을 형성하기 위해 p형 도전성을 부여하는 불순물 원소가 첨가된다. 본 실시예서 불순물 영역들(453, 454, 459, 460)은 디보란(B2H6)을 사용하는 이온 도핑 방법에 의해 형성된다(도 12의 (b)). 제 4 도핑 처리가 수행될 때, n-채널형 TFT를 형성하기 위한 반도체층들은 레지스트로 이루어진 마스크들(450a 내지 450c)로 덮여진다. 제 1 내지 제 3 도핑 처리들에 의해 상이한 농도의 인이 불순물 영역들(439, 447, 448)에 첨가된다. 그러나, 각 영역들에서 p형 도전성을 부여하는 불순물 원소의 농도가 1×1019내지 5×1021atoms/㎤가 되도록 도핑 처리를 수행함으로써, 상기 영역들이 p-채널형 TFT의 소스 영역들과 드레인 영역들로서 기능하도록 하는데 아무런 문제도 없다.
불순물 영역들은 지금까지의 단계들에 의해 각 반도체층들에 형성된다.
다음으로, 레지스트로 이루어진 마스크들(450a 내지 450c)을 제거한 후에 제 1 층간 절연막(461)이 형성된다. 이 제 1 층간 절연막(461)은 플라즈마 CVD 방법 또는 스퍼터링 방법을 사용하여, 100 내지 200㎚의 두께를 갖도록 실리콘을 함유하는 절연막으로 형성된다. 본 실시예에서는 150㎚의 두께를 갖는 산화질화실리콘막이 플라즈마 CVD 방법에 의해 형성된다. 물론, 제 1 층간 절연막(461)은 산화질화실리콘막으로 제한되지 않으며, 실리콘을 함유하는 다른 절연막들이 단층 또는 적층 구조로 사용될 수도 있다.
다음으로, 도 12의 (c)에 도시된 바와 같이, 반도체층들의 결정성을 회복하고 각 반도체층에 첨가된 불순물 원소를 활성화하기 위해 열 처리가 행해진다. 열 처리는 어닐링 노를 사용하여 열 어닐링 방법에 의해 수행된다. 열 어닐링 방법은 1ppm 이하(바람직하게는 0.1ppm 이하)의 산소를 갖는 질소 분위기에서 400 내지 700℃(전형적으로는 500 내지 550℃)로 수행될 수도 있다. 본 실시예에서, 활성화처리는 550℃로 4시간동안 열 처리함으로써 수행된다. 열 처리 방법에 부가하여, 레이저 어닐링 방법 또는 고속 열 어닐링 방법(RTA 방법)이 적용될 수도 있다.
대안적으로, 가열 처리는 제 1 층간 절연막이 형성되기 전에 수행될 수도 있다. 그러나, 사용되는 배선 재료가 열에 민감한 경우에는, 활성화 처리는, 본 실시예에서와 같이 배선들을 보호하기 위한 층간 절연막(질화실리콘막과 같은 실리콘을 주로 함유하는 절연막)이 형성된 후에 수행되는 것이 바람직하다.
가열 처리(300 내지 550℃로 1 내지 12시간동안의 열 처리)가 수행된 후에 수소화가 수행될 수 있다. 이 처리는 제 1 층간 절연막(461)에 함유된 수소에 의해 반도체층의 댕글링 본드(dangling bond)를 종단하는 처리이다. 대안적으로, 수소화의 다른 수단으로서, 3 내지 100%의 수소를 함유하는 분위기에서 300 내지 450℃로 1 내지 12시간동안 플라즈마 수소화(플라즈마에 의해 여기된 수소를 사용함) 또는 가열 처리가 수행될 수도 있다.
이어서, 무기 절연막 재료 또는 유기 절연 재료로 이루어지는 제 2 층간 절연막(462)이 제 1 층간 절연막(461) 상에 형성된다. 본 실시예에서는 1.6㎛의 막 두께를 갖는 아크릴 수지막이 형성되고, 사용되는 재료는 10 내지 1000cp(바람직하게는 40 내지 200cp)의 점도를 가질 수도 있다. 표면에 요철이 형성되는 재료가 사용된다.
본 실시예에서는 미러 반사를 방지하기 위해서, 요철 표면을 형성하는 제 2 층간 절연막을 형성함으로써 픽셀 전극의 표면에는 요철이 형성된다. 또한, 픽셀 전극 표면에는 요철이 만들어져 광 산란성을 가질 수 있기 때문에, 볼록한 부분은픽셀 전극 하부에 형성될 수도 있다. 볼록한 부분을 형성하는 것은 TFT들을 형성하기 위한 것과 동일한 포토마스크에 의해 수행될 수 있기 때문에, 처리 단계들의 수를 증가시키지 않고 형성될 수 있다. 또한, 볼록한 부분은 배선들과 TFT들을 제외하고는 픽셀부 영역의 기판 상에 적절히 형성될 수도 있다. 이렇게 하여, 볼록한 부분을 덮는 절연막의 표면에 형성된 요철을 따라 픽셀 전극의 표면에 요철이 형성된다.
또한, 제 2 층간 절연막(462)으로서는 평탄한 표면(level surface)을 갖는 막이 사용될 수도 있다. 이 경우에, 미러 반사를 방지하기 위해 공지된 분사 처리(sandblasting process) 또는 에칭 처리와 같은 처리를 부가함으로써 표면에 요철이 만들어지고, 따라서, 반사광을 산란시킴으로써 백색도(whiteness)를 증가시키는 것이 바람직하다.
이어서, 각 불순물 영역들을 전기적으로 접속하는 배선들(463 내지 467)이 구동 회로(506)에 형성된다. 50㎚의 두께를 갖는 Ti 막과 500㎚의 두께를 갖는 합금막(Al과 Ti의 합금)의 적층막이 배선들을 형성하기 위해 패터닝된다. 물론, 2층 구조에 제한되는 것은 아니며, 단층 또는 3층 이상의 적층 구조도 가능하다. 또한, 배선 재료는 Al과 Ti로 제한되는 것은 아니다. 예를 들어, Al과 Cu가 TaN 막 상에 형성되고, Ti막을 형성하는 적층막이 패터닝에 의해 형성되어 배선을 형성한다(도 13).
또한, 픽셀 전극(470), 게이트 배선(469), 및 접속 전극(468)이 픽셀부(507)에 형성된다. 접속 전극(469)에 의해 픽셀 TFT와 소스 배선의 전기 접속이 형성된다. 또한, 게이트 배선(469)은 픽셀 TFT의 게이트 전극과 전기 접속을 형성한다. 픽셀 전극(470)은 픽셀 TFT의 드레인 영역(442)과 전기 접속을 형성하고, 또한, 보유 커패시터를 형성하는 한 전극으로서 기능하는 반도체층(459)과 전기 접속을 형성한다. 픽셀 전극(470)으로서, 주성분으로 Al 또는 Ag를 갖는 막, 또는 이러한 막들의 적층막과 같은 반사성이 우수한 재료를 사용하는 것이 바람직하다.
이와 같이 하여, n-채널 TFT(501)와 p-채널 TFT(502)로 이루어지는 CMOS 회로, n-채널 TFT(503)를 갖는 구동 회로(506), 및 픽셀 TFT(504)와 보유 커패시터(505)를 갖는 픽셀부(507)가 동일한 기판 상에 형성된다. 따라서 액티브 매트릭스 기판이 완성된다.
구동 회로(506)의 n-채널 TFT(501)는, 채널 형성 영역(437), 게이트 전극의 일부를 구성하는 제 1 도전층(428a)과 중첩하는 저농도 불순물 영역(436)(GOLD 영역), 및 소스 영역 또는 드레인 영역으로서 기능하는 고농도 불순물 영역(452)을 갖는다. 전기 접속에 의해 n-채널 TFT(501)와 전극(466)으로 CMOS 회로를 형성하는 p-채널 TFT(502)는, 채널 형성 영역(440), 소스 영역 또는 드레인 영역으로서 기능하는 고농도 불순물 영역(453), 및 n형 및 p형을 부여하는 불순물 원소들이 도입되는 불순물 영역(454)을 갖는다. 또한, n-채널 TFT(503)는 채널 형성 영역(443), 게이트 전극의 일부를 구성하는 제 1 도전층(430a)과 중첩하는 저농도 불순물 영역(442)(GOLD 영역), 및 소스 영역 또는 드레인 영역으로서 기능하는 고농도 불순물 영역(456)을 갖는다.
픽셀부의 픽셀 TFT(504)는 채널 형성 영역(446), 게이트 전극의 외부에 형성되는 저농도 불순물 영역(445)(LDD 영역), 및 소스 영역 또는 드레인 영역으로서 기능하는 고농도 불순물 영역(458)을 갖는다. 또한, n형을 부여하는 불순물 원소와 p형을 부여하는 불순물 원소가 보유 커패시터(505)의 한 전극으로서 기능하는 반도체층에 첨가된다. 보유 커패시터(505)는, 절연막(416)을 유전체로 하고, 전극(432a와 432b의 적층)과 반도체층을 포함한다.
본 실시예의 픽셀 구조에 있어서, 블랙 매트릭스를 사용하지 않고, 픽셀 전극들간의 갭들이 차광되도록, 픽셀 전극들의 에지 부분들이 소스 배선들과 중첩하도록 배치된다.
본 실시예에서 제조된 액티브 매트릭스 기판의 픽셀부의 상면도가 도 14에 도시되어 있다. 도 11 내지 도 14에 있어서 대응하는 부분들에는 동일한 참조 부호들이 사용되었다는 것을 유념해야 한다. 도 13의 A-A' 선은 도 14의 A-A' 선을 따라 절단한 단면도에 대응한다. 또한, 도 13의 B-B' 선은 도 14의 B-B' 선을 따라 절단한 단면도에 대응한다.
실시예 5는 실시예 1 내지 실시예 4의 어느 것과도 자유롭게 조합될 수 있다.
실시예 6
실시예 5에서 제조된 액티브 매트릭스 기판으로부터 반사형 액정 디스플레이 장치를 제조하는 공정이 본 실시예에서 이하 설명된다. 도 15가 설명에 사용된다.
먼저 도 13의 상태의 액티브 매트릭스 기판이 실시예 5에 따라 얻어진 다음, 도 13의 액티브 매트릭스 기판 상에 적어도 픽셀 전극(470) 상에 배향막(567)이 형성되고, 러빙 처리(rubbing process)가 행해진다. 본 실시예에서 배향막(567)을 형성하기 전에, 기판들간의 갭을 유지하기 위해서, 아크릴 수지막 등과 같은 유기 수지막을 패터닝함으로써 원주형 스페이서(572)가 원하는 위치에 형성된다. 또한, 원주형 스페이서들을 대체하여 기판의 전체 표면에 걸쳐 구형 스페이서들이 분포될 수도 있다.
다음으로, 대향 기판(569)이 준비된다. 다음으로, 착색층들(570, 571) 및 평탄화막(573)이 대향 기판(569) 상에 형성된다. 적색 착색층(570)과 청색 착색층(571)이 중첩되어 차광부를 형성한다. 또한, 차광부는 적색 착색층과 녹색 착색층의 일부를 중첩함으로써 형성될 수도 있다.
본 실시예에서는 실시예 5에 나타낸 기판이 사용된다. 따라서, 도 14에 도시된 실시예 5의 픽셀부의 상면도에 있어서, 적어도 게이트 배선(469)과 픽셀 전극(470)간의 갭, 게이트 배선(469)과 접속 전극(468)간의 갭, 및 접속 전극(468)과 픽셀 전극(470)간의 갭이 차광될 필요가 있다. 착색층들 각각은, 착색층들이 적층되어 이루어진 차광부들이 차광해야 하는 위치들에 형성되도록 배열되어 대향 기판과 접합된다.
따라서, 블랙 마스크 등과 같은 차광층을 형성하지 않고, 착색층들의 적층들로 이루어진 차광부들을 사용하여 픽셀들간의 각 갭들의 차광을 수행함으로써 처리 단계들의 수를 감소시키는 것이 가능하게 된다.
투명 도전막으로 이루어진 대향 전극(576)이 적어도 픽셀부의 평탄화막(573) 상에 형성되고, 배향막(574)이 대향 기판의 전체 표면에 형성되며, 러빙 처리가 수행된다.
픽셀부와 구동 회로가 형성되는 액티브 매트릭스 기판과 대향 기판이 밀봉재(sealing material)(568)에 의해 접합된다. 밀봉재(568)에는 충전재(filler)가 혼입되고, 두 기판들은 충전재와 원주형 스페이서들에 따라 균일한 갭을 유지하면서 접합된다. 이어서, 액정 재료(575)가 두 기판들 사이에 주입되고, 기판들은 밀봉제(sealant)(도시되지 않음)를 사용하여 완전히 밀봉된다. 공지된 액정 재료가 액정 재료(575)용으로 사용될 수도 있다. 이로써, 도 15에 도시된 반사형 액정 디스플레이 장치가 완성된다. 필요시, 액티브 매트릭스 기판 또는 대향 기판이 원하는 형태로 절단된다. 또한, 편광판(도시되지 않음)이 대향 기판에만 부착된다. 이어서, 공지된 기술을 사용하여 FPC가 부착된다.
상술된 바와 같이 제조된 액정 디스플레이 패널은 다양한 종류의 전자기기의 디스플레이부로서 사용될 수 있다. 본 실시예는 실시예 1 내지 실시예 5와 함께 자유롭게 결합될 수 있다는 점을 유념해야 한다.
실시예 7
본 실시예에서, TFT의 제조 방법을 사용하여 발광 장치를 제조하는 예가 액티브 매트릭스 기판을 형성하는데 사용된다. 본 명세서에서, 발광 장치는, 상술된 기판과 커버재(cover member) 사이에서 상기 기판 상에 형성된 발광 소자를 구비한 디스플레이 패널 및 상술된 디스플레이 패널에 TFT가 장치된 상술된 디스플레이 모듈을 총칭하는 용어이다. 또한, 발광 소자는, 전계 발광이 전계를 인가하여 얻어질 수 있는 화합물을 포함하는 층(발광층), 애노드 및 캐소드를 갖는다. 또한, 유기 화합물에 있어서의 전계 발광은, 단일항-여기된 상태(single-excied state)로부터 그라운드 상태로 복귀할 때의 발광(형광), 3중항-여기된 상태로부터 그라운드 상태로 복귀할 때의 발광(인광)이 있고, 두 발광 중 어느 것 또는 둘 다를 포함한다.
본 명세서에서, 발광 소자에 있어서 애노드와 캐소드 사이에 형성된 모든 층들은 유기 발광층으로서 정의된다. 구체적으로, 발광층, 홀 주입층, 전자 주입층, 홀 수송층, 및 전자 수송층 등이 유기 발광층에 포함된다. 기본적으로, 발광 소자는 애노드층, 발광층 및 캐소드층이 연속적으로 적층되는 구조를 갖는다. 이 구조에 부가하여, 발광 소자는 또한 애노드층, 홀 주입층, 발광층 및 캐소드층이 연속적으로 적층되는 구조나, 애노드층, 홀 주입층, 발광층, 홀 수송층, 및 캐소드층 등이 연속적으로 적층되는 구조를 가질 수도 있다.
도 16은 본 실시예의 발광 장치의 단면도이다. 도 16에서, 기판(700) 상에 설치된 스위칭 TFT(603)는 도 13의 n-채널 TFT(503)를 사용하여 형성된다. 따라서, 구조의 설명에 있어서는 n-채널 TFT(503)에 관한 설명을 참조하는 것으로 충분하다.
또한, 본 실시예는 2개의 채널 영역들로 형성된 이중 게이트 구조이지만, 하나의 채널 영역으로 형성된 단일 게이트 구조 또는 3개의 채널 영역들로 형성된 3중 게이트 구조를 사용하는 것도 가능하다.
기판(700) 상에 제공된 구동 회로는 도 13의 CMOS 회로를 사용하여 형성된다. 따라서, 구조의 설명에 있어서는 n-채널 TFT(501)와 p-채널 TFT(502)에 관한설명을 참조하는 것으로 충분하다. 또한, 본 실시예는 단일 게이트 구조이지만, 이중 게이트 구조 또는 3중 게이트 구조를 사용하는 것도 가능하다.
또한, 배선들(701, 703)은 CMOS 회로의 소스 배선들로서 사용되고, 배선(702)은 드레인 배선으로서 사용된다. 또한, 배선(704)은 스위칭 TFT의 소스 영역과 소스 배선(708) 사이를 전기적으로 접속하기 위한 배선으로서 사용되고, 배선(705)은 스위칭 TFT의 드레인 영역과 드레인 배선(709) 사이를 전기적으로 접속하기 위한 배선으로서 사용된다.
또한, 전류 제어 TFT(604)는 도 13의 p-채널 TFT(502)를 사용하여 형성된다. 따라서, 구조의 설명에 있어서는 p-채널 TFT(502)에 관한 설명을 참조하는 것으로 충분하다. 또한, 본 실시예는 단일 게이트 구조이지만, 이중 게이트 구조 또는 3중 게이트 구조를 사용하는 것도 가능하다.
또한, 배선(706)은 (전류 공급선에 대응하는) 전류 제어 TFT의 소스 배선이고, 배선(707)은 전류 제어 TFT의 픽셀 전극(711)과 전기적으로 접속되는 전극으로 픽셀 전극(711) 하부에서 중첩된다.
또한, 참조 번호 711은 투명 도전막으로 이루어지는 픽셀 전극(발광 소자의 애노드)이다. 투명 도전막으로서는 산화인듐과 산화주석의 화합물, 산화인듐과 산화아연의 화합물, 산화아연, 산화주석 또는 산화인듐이 사용될 수 있거나, 또는 갈륨이 첨가된 상기와 같은 투명 도전막이 사용될 수도 있다. 픽셀 전극(711)은 배선들을 형성하기 전에 평탄한 층간 절연막(710) 상에 형성된다. 본 실시예에서는, 수지 평탄화막(710)을 사용하여 TFT로 인한 단차를 평탄화하는 것이 매우 중요하다. 후에 형성될 발광층은 두께가 매우 얇기 때문에, 단차의 존재로 인한 발광 불량을 초래할 수도 있다. 따라서, 발광층이 가능한 한 평탄하게 형성될 수 있도록, 픽셀 전극을 형성하기 전에 평탄화를 수행하는 것이 바람직하다.
배선들(701 내지 707)을 형성한 후에, 도 16에 도시된 바와 같이 뱅크(712)가 형성된다. 뱅크(712)는 100 내지 400㎚의 실리콘을 함유하는 절연막 또는 유기 수지막을 패터닝함으로써 형성될 수도 있다.
또한, 뱅크(712)는 절연막이기 때문에, 증착시 소자의 정전 파괴에 주의해야 한다. 본 실시예에서, 뱅크(712)용 재료로서 탄소 입자나 금속 입자가 절연막에 첨가되어, 정전기의 발생이 억제되고 저항률이 감소된다. 이러한 경우에, 탄소 또는 금속 입자의 첨가량은 1×106내지 1×1012Ωm(바람직하게는 1×108내지 1×1010Ωm)의 저항률을 제공하도록 조정될 수도 있다.
발광층(713)이 픽셀 전극(711) 상에 형성된다. 또한, 도 16은 하나의 픽셀만을 도시하고 있지만, 본 실시예는 R(적색), G(녹색) 및 B(청색)의 각 컬러들에 대해 대응적으로 발광층을 개별적으로 형성한다. 또한, 본 실시예에서는 증착 처리에 의해 저분자계 유기 발광 재료가 형성된다. 구체적으로, 이것은 홀 주입층으로서 20㎚의 두께로 제공된 구리 프타로시아닌(copper phthalocyanine)(CuPc) 막과, 발광층으로서 70㎚의 두께로 그 위에 설치된 트리스-8-퀴놀리노라토 알루미늄 복합체(Alq3) 막을 갖는 적층 구조이다. 발광 색은 퀴나크리돈(quinacridone), 페리렌(perylene) 또는 DCM1과 같은 형광 색소를 Alq3에 첨가함으로써 제어될 수 있다.
그러나, 상술된 예는 발광층에 사용되는 유기 발광 재료의 예로서, 반드시 이에 제한되는 것은 아니다. 발광층, 전하 수송층 및 전자 주입층을 자유롭게 조합함으로써 발광층(발광 및 그에 따른 캐리어 이동을 위한 층)을 형성하는 것이 바람직하다. 예를 들어, 본 실시예에서는 저분자계 유기 발광 재료가 발광층에 사용되는 예를 나타내었지만, 중분자계 유기 발광 재료 및 고분자계 유기 발광 재료를 사용하는 것도 가능하다. 또한, 승화성을 갖지 않고, 분자수가 20 이하, 또는 체인형으로 연결된(chained) 분자의 길이가 10㎛ 이하인 유기 발광 재료가 중분자계 발광 재료로서 제공된다. 고분자계 유기 발광 재료 사용의 예로서는, 홀 주입층으로서 20㎚의 두께를 갖는 폴리티오페닌(PEDOT) 막이 스핀 코팅 방법에 의해 형성되고, 그 위에 발광층으로서 약 100㎚의 파라페닐렌비닐렌(PPV)을 설치하는 적층 구조도 양호하다. 발광 파장 길이는 PPV의 π-공액계 폴리머를 사용하여 적색으로부터 청색까지 선택될 수 있다. 또한, 전자 수송층 또는 전하 주입층으로서 탄화실리콘과 같은 무기 재료를 사용할 수 있다. 이 유기발광 재료들 또는 무기 재료들은 공지된 재료일 수 있다.
다음으로, 도전막의 캐소드(714)가 발광층(713) 상에 설치된다. 본 실시예에서는 도전막으로서 알루미늄과 리튬의 합금막이 사용된다. 물론, 공지된 MgAg 막(마그네슘과 은의 합금막)이 사용될 수도 있다. 캐소드 재료로서는 주기표 1족 또는 2족에 속하는 원소의 도전막, 또는 이러한 원소가 첨가된 도전막이 사용될 수도 있다.
발광 소자(715)는 캐소드(714)가 형성되는 시점에서 완성된다. 또한, 여기서 발광 소자(715)는 픽셀 전극(애노드)(711), 발광층(713) 및 캐소드(714)로 형성된 다이오드로서 언급된다.
발광 소자(715)를 완전히 덮도록 하여 패시베이션막(716)을 설치하는 것이 효과적이다. 패시베이션막(716)은 탄소막, 질화실리콘막 또는 산화질화실리콘막을 포함하는 절연막으로 형성되고, 상기 절연막은 단층 또는 조합된 적층으로 이용된다.
이러한 경우에, 패시베이션막으로서는 커버리지(coverage)가 유리한 막을 사용하는 것이 바람직하다. 탄소막, DLC(diamond-like carbon) 막을 사용하는 것이 효과적이다. DLC 막은 실온 내지 100℃ 이하의 온도 범위에서 증착될 수 있어서, 내열성이 낮은 발광층(713) 상에 쉽게 증착될 수 있다. 또한, DLC 막은 산소에 대한 높은 차단 효과를 갖고 있어서, 발광층(713)이 산화되는 것을 억제할 수 있다. 따라서, 산화의 문제가 발광층(713)에서 다음 밀봉 처리동안 방지될 수 있다.
또한, 커버재(718)를 접합하기 위해 밀봉재(717)가 패시베이션막(716)에 설치된다. 밀봉재(717)로서는 자외선 경화 수지가 사용될 수도 있다. 내부에 흡습 효과 또는 산화 방지 효과를 갖는 물질이 설치되는 것이 효과적이다. 또한, 본 실시예에서는 커버재(718)로서 유리 기판, 석영 기판 또는 플라스틱 기판(플라스틱막도 포함함)의 양면에 탄소막들(바람직하게는 DLC 막들)이 형성되는 것이 사용된다.
따라서, 도 16에 도시된 바와 같은 구조를 갖는 발광 장치가 완성된다. 또한, 뱅크(712)가 형성된 후에, 다중-챔버 방식(또는 인-라인 방식)의 증착 장치를사용하여 대기에 노출시키지 않고 패시베이션막(716)을 형성하는 처리가 연속적으로 수행되는 것이 효과적이다. 또한, 다른 발전에 있어서, 대기에 노출시키지 않고 커버재(718)를 접착하기까지의 처리를 연속적으로 수행하는 것이 가능하다.
이와 같은 방식으로, n-채널 TFT들(601), p-채널 TFT들(602), 스위칭 TFT(n-채널 TFT)(603) 및 전류 제어 TFT(p-채널 TFT)(604)가 기판(700) 상에 형성된다.
또한, 도 16과 관련하여 설명된 바와 같이, 절연막을 통해 게이트 전극과 중첩되는 불순물 영역을 설치함으로써, 핫-캐리어 효과에 기인하는 열화에 강한 n-채널 TFT를 형성하는 것이 가능하다. 결과적으로, 신뢰성이 높은 발광 장치가 실현될 수 있다.
한편, 본 실시예는 픽셀부 및 구동 회로의 구성만을 나타내었다. 그러나, 본 실시예의 제조 처리에 따르면, 그 이외에도, 신호 분할 회로, D/A 변환기, 동작 증폭기,-보정 회로 등과 같은 논리 회로들을 동일한 절연재 상에 형성하는 것도 가능하다. 또한, 메모리 또는 마이크로프로세서가 형성될 수도 있다.
상술된 바와 같이 제조된 액정 디스플레이 패널은 각종 전자기기의 디스플레이부로서 사용될 수 있다. 본 실시예는 실시예 1 내지 실시예 5와 자유롭게 조합될 수 있다는 점을 유념해야 한다.
실시예 8
각종 반도체 장치들(액티브 매트릭스형 액정 디스플레이 장치, 액티브 매트릭스형 발광 장치 또는 액티브 매트릭스형 EC 디스플레이 장치)이 본 발명을 적용하여 형성될 수 있다. 구체적으로, 본 발명은 전기 광학 장치가 디스플레이부에통합되는 임의 형태의 전자기기에 적용될 수 있다.
이러한 전자기기로는 비디오 카메라, 디지털 카메라, 프로젝터, 헤드-장착형 디스플레이(고글형 디스플레이), 자동차 네비게이션 시스템, 자동차 스테레오, 퍼스널 컴퓨터, 이동 정보 단말기(이동 컴퓨터, 이동 전화 또는 전자 서적 등) 등이 있다. 도 17a 내지 도 17f, 도 18a 내지 도 18d 및 도 19a 내지 도 19c는 이 예들의 일부를 도시하고 있다.
도 17a는 본체(3001), 이미지 입력부(3002), 디스플레이부(3003), 키보드(3004) 등을 포함하는 퍼스널 컴퓨터를 도시한다. 본 발명의 퍼스널 컴퓨터는 본 발명에 의해 제조된 반도체 장치를 디스플레이부(3003)에 적용함으로써 완성될 수 있다.
도 17b는 본체(3101), 디스플레이부(3102), 음성 입력부(3103), 조작 스위치(3104), 배터리(3105), 이미지 수신부(3106) 등을 포함하는 비디오 카메라를 도시한다. 본 발명의 비디오 카메라는 본 발명에 의해 제조된 반도체 장치를 디스플레이부(3102)에 적용함으로써 완성될 수 있다.
도 17c는 본체(3201), 카메라부(3202), 이미지 수신부(3203), 조작 스위치(3204), 디스플레이부(3205) 등을 포함하는 이동 컴퓨터를 도시한다. 본 발명의 이동 컴퓨터는 본 발명에 의해 제조된 반도체 장치를 디스플레이부(3205)에 적용함으로써 완성될 수 있다.
도 17d는 본체(3301), 디스플레이부(3302), 암부(3303) 등을 포함하는 고글형 디스플레이를 도시한다. 본 발명의 고글형 디스플레이는 본 발명에 의해 제조된 반도체 장치를 디스플레이부(3302)에 적용함으로써 완성될 수 있다.
도 17e는 프로그램이 기록되는 기록 매체(이하, 기록 매체라고 함)를 사용하는 플레이어를 도시하고, 상기 플레이어는 본체(3401), 디스플레이부(3402), 스피커부(3403), 기록 매체(3404), 조작 스위치(3405) 등을 포함한다. 이 플레이어는 기록 매체로서 DVD(Digital Versatile Disc), CD 등을 사용하고, 사용자가 음악, 영화, 게임 및 인터넷을 즐길 수 있도록 한다. 본 발명의 기록 매체는 본 발명에 의해 제조된 반도체 장치를 디스플레이부(3402)에 적용함으로써 완성될 수 있다.
도 17f는 본체(3501), 디스플레이부(3502), 접안부(3503), 조작 스위치(3504), 이미지 수신부(도시되지 않음) 등을 포함하는 디지털 카메라를 도시한다. 본 발명의 디지털 카메라는 본 발명에 따라 제조된 반도체 장치를 디스플레이부(3502)에 적용함으로써 완성될 수 있다.
도 18a는 투사 장치(3601), 스크린(3602) 등을 포함하는 프런트형 프로젝터를 도시한다. 프런트형 프로젝터는 본 발명에 의해 제조된 반도체 장치를 투사 장치(3601)의 일부를 구성하는 액정 디스플레이 장치(3808) 및 다른 구동 회로들에 적용함으로써 완성될 수 있다.
도 18b는 본체(3701), 투사 장치(3702), 미러(3703), 스크린(3704) 등을 포함하는 레어형 프로젝터를 도시한다. 레어형 프로젝터는 본 발명에 의해 제조된 반도체 장치를 투사 장치(3702)의 일부를 구성하는 액정 디스플레이 장치(3808) 및 다른 구동 회로들에 적용함으로써 완성될 수 있다.
도 18c는 도 18a 및 도 18b에 각각 도시된 투사 장치들(3601, 3702) 구조의일예를 도시한다. 투사 장치들(3601, 3702) 각각은 광원 광학 시스템(3801), 미러들(3802, 3804 내지 3806), 다이크로익 미러(dichroic mirror)(3803), 프리즘(3807), 액정 디스플레이 장치(3808), 위상차판(phase difference plate)(3809) 및 투사 광학 시스템(3810)으로 이루어진다. 투사 광학 시스템(3810)은 투사 렌즈를 포함하는 광학 시스템으로 이루어진다. 본 실시예는 3-판형의 예이지만, 이 예에 제한되지 않고 단판형일 수도 있다. 또한, 도 18c에서 화살표로 표시된 광로에, 실시자가 광학 렌즈, 편광 기능을 갖는 막, 위상차를 조정하기 위한 막, IR 막 등과 같은 광학 시스템을 적절히 배치할 수 있다.
도 18d는 도 18c에 도시된 광원 광학 시스템(3801) 구조의 예를 도시한다. 본 실시예에서, 광원 광학 시스템(3801)은 반사기(3811), 광원(3912), 렌즈 어레이들(3813, 3814), 편광 변환 소자(3815) 및 집광 렌즈(3816)로 이루어진다. 또한, 도 18d에 도시된 광원 광학 시스템은 일예이며, 본 발명은 특히 이 도시된 구성에 제한되지 않는다. 예를 들어, 실시자는 광학 렌즈, 편광 기능을 갖는 막, 위상차를 조정하기 위한 막, IR 막 등과 같은 광학 시스템을 적절히 배치할 수도 있다.
도 18a 내지 도 18d에 도시된 프로젝터는 투명형의 전기-광학 장치를 사용하는 것이지만, 본 발명이 반사형의 전기-광학 장치 및 발광 장치에 적용되는 예는 도시하지 않았다.
도 19a는 본체(3901), 음성 출력부(3902), 음성 입력부(3903), 디스플레이부(3904), 조작 스위치(3905), 안테나(3906) 등을 포함하는 이동 전화를 도시한다. 본 발명의 이동 전화는 본 발명에 의해 제조된 반도체 장치를 디스플레이부(3904)에 적용함으로써 완성될 수 있다.
도 19b는 본체(4001), 디스플레이부(4002, 4003), 저장 매체(4004), 조작 스위치(4005), 안테나(4006) 등을 포함하는 이동 서적(전자 서적)을 도시한다. 본 발명의 이동 서적은 본 발명에 의해 제공된 반도체 장치를 디스플레이부(4002, 4003)에 적용함으로써 완성될 수 있다.
도 19c는 본체(4101), 지지대(4102), 디스플레이부(4103) 등을 포함하는 디스플레이를 도시한다. 본 발명의 디스플레이는 본 발명에 의해 제조된 반도체 장치를 디스플레이부(4103)에 적용함으로써 완성될 수 있다. 본 발명은 특히 대형 스크린 디스플레이에 유리하며, 10인치 이상(특히, 30인치 이상)의 대각선 크기를 갖는 디스플레이에 유리하다.
상술된 설명으로부터 알 수 있는 바와 같이, 본 발명의 응용 범위는 매우 광범위하며, 본 발명은 전자 장치의 어떠한 분야에도 적용될 수 있다. 본 발명에 따른 전자 장치는 실시예 1 내지 실시예 6 및 실시예 7의 어떠한 실시예들의 조합으로 이루어지는 구성을 사용하여 실현될 수 있다.
본 발명의 구성들이 채용될 때 다음과 같은 기본적인 이점들이 얻어질 수 있다.
(a) 본 발명에 의해 나타낸 식들에 따라 CW 레이저를 사용하는 반도체막의 결정화 장치를 설계할 때, 적절한 단의 가속 특성들을 미리 쉽게 알 수 있다. 이것은 동일한 종류의 다수의 레이저들 또는 상이한 종류의 다수의 레이저들이 사용될 때에도 마찬가지이다.
(b) CW 레이저가 본 발명에 따른 식들에 따라 사용될 때, 단결정에 가까운 특성들을 갖는 반도체막들은 높은 스루풋으로 얻을 수 있다. 동일한 종류의 다수의 레이저들 또는 상이한 종류의 다수의 레이저들이 사용될 때, 더 높은 스루풋이 얻어질 수 있다.
(c) 레이저는 반도체막이 증착되는 기판을 그다지 가열하지 않기 때문에, 본 처리가 사용될 때, 예를 들어, 플라스틱 기판 상에, 단결정에 가까운 특성들을 갖는 반도체막들이 높은 스루풋으로 형성될 수 있다. 동일한 종류의 다수의 레이저들 또는 상이한 종류의 다수의 레이저들이 사용될 때, 더 많은 스루풋이 얻어질 수 있다.
(d) 레이저 어닐링에 필요한 시간을 최소로 하는 주사 속도는 레이저 출력에 의존하지 않기 때문에, 본 발명은 어떠한 종류의 레이저 발진기들에도 쉽게 적용될 수 있다.
(e) 상술된 것 이외에, 액티브 매트릭스형 액정 디스플레이 장치의 대표적인 반도체 장치에 있어서, 반도체 장치의 동작 특성들 및 신뢰성의 향상이 실현될 수 있다.

Claims (31)

  1. 레이저 조사 방법에 있어서:
    레이저빔을 기판에 대해 상대적 주사 속도(V)로 주사하는 단계를 포함하며,
    상기 주사 속도(V)를 얻기 위해 필요한 가속도가 g이고, 상기 기판의 한 변의 길이가 b일 때, 상기 주사 속도(V)는 (gb/5.477)1/2/2 < V < 2(gb/5.477)1/2를 만족하는, 레이저 조사 방법.
  2. 레이저 조사 방법에 있어서:
    레이저빔을 기판에 대해 상대적 주사 속도(V)로 주사하는 단계를 포함하며,
    상기 주사 속도(V)를 얻기 위해 필요한 가속도가 g이고, 상기 기판의 한 변의 길이가 b일 때, 상기 주사 속도(V)는 0.9(gb/5.477)1/2< V < 1.1(gb/5.477)1/2를 만족하는, 레이저 조사 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 레이저빔은 상기 기판 위에서 또는 그 근방에서의 형상이 타원형 또는 직사각형이 되도록 광학 시스템에 의해 처리되는, 레이저 조사 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 레이저빔은 지속파(continuous wave) 고체 레이저, 기체 레이저, 또는 금속 레이저로부터 출사되는, 레이저 조사 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 레이저빔은 지속파 YAG 레이저, YVO4레이저, YLF 레이저, YAlO3레이저, Y203레이저, 유리 레이저, 루비 레이저, 알렉산더(alexandrite) 레이저 및 Ti:사파이어 레이저로부터 선택된 한 종류의 레이저로부터 출사되는, 레이저 조사 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 레이저빔은 지속파 엑시머 레이저, Ar 레이저, Kr 레이저, 및 CO2레이저로부터 선택된 한 종류의 레이저로부터 출사되는, 레이저 조사 방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 레이저빔은 지속파 헬륨-카드뮴 레이저, 구리 증기 레이저, 및 금 증기 레이저로부터 선택된 한 종류의 레이저로부터 출사되는, 레이저 조사 방법.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 레이저빔은 비선형 광학 소자에 의해 고조파로 변환되는, 레이저 조사방법.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 기판의 한 변은 상기 기판의 긴 변인, 레이저 조사 방법.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 기판의 치수는 300㎜×400㎜, 550㎜×650㎜, (600㎜ 내지 620㎜)×720㎜, 730㎜×920㎜, 1000㎜×1200㎜, 및 1150㎜×1350㎜ 중 임의의 하나인, 레이저 조사 방법.
  11. 레이저 조사 장치에 있어서:
    레이저 발진기; 및
    상기 레이저 발진기로부터 출사된 레이저빔을 처리하는 광학 시스템을 포함하며,
    기판에 대한 상기 레이저빔의 주사 속도(V)는, 상기 주사 속도(V)를 얻기 위해 필요한 가속도가 g이고 상기 기판의 한 변의 길이가 b일 때, (gb/5.477)1/2/2 < V < 2(gb/5.477)1/2를 만족하는, 레이저 조사 장치.
  12. 레이저 조사 장치에 있어서:
    레이저 발진기; 및
    상기 레이저 발진기로부터 출사된 레이저빔을 처리하는 광학 시스템을 포함하며,
    기판에 대한 상기 레이저빔의 주사 속도(V)는, 상기 주사 속도(V)를 얻기 위해 필요한 가속도가 g이고 상기 기판의 한 변의 길이가 b일 때, 0.9(gb/5.477)1/2< V < 1.1(gb/5.477)1/2를 만족하는, 레이저 조사 장치.
  13. 제 11 항 또는 제 12 항에 있어서,
    상기 레이저빔은 상기 기판 위에서 또는 그 근방에서의 형상이 타원형 또는 직사각형이 되도록 상기 광학 시스템에 의해 처리되는, 레이저 조사 장치.
  14. 제 11 항 또는 제 12 항에 있어서,
    상기 레이저는 지속파 고체 레이저, 기체 레이저, 또는 금속 레이저인, 레이저 조사 장치.
  15. 제 11 항 또는 제 12 항에 있어서,
    상기 레이저는 지속파 YAG 레이저, YVO4레이저, YLF 레이저, YAlO3레이저, Y203레이저, 유리 레이저, 루비 레이저, 알렉산더 레이저 및 Ti:사파이어 레이저로부터 선택된 한 종류의 레이저인, 레이저 조사 장치.
  16. 제 11 항 또는 제 12 항에 있어서,
    상기 레이저는 지속파 엑시머 레이저, Ar 레이저, Kr 레이저, 및 CO2레이저로부터 선택된 한 종류의 레이저인, 레이저 조사 장치.
  17. 제 11 항 또는 제 12 항에 있어서,
    상기 레이저는 지속파 헬륨-카드뮴 레이저, 구리 증기 레이저, 및 금 증기 레이저로부터 선택된 한 종류의 레이저인, 레이저 조사 장치.
  18. 제 11 항 또는 제 12 항에 있어서,
    상기 레이저빔은 비선형 광학 소자에 의해 고조파로 변환되는, 레이저 조사 장치.
  19. 제 11 항 또는 제 12 항에 있어서,
    상기 기판의 한 변은 상기 기판의 긴 변인, 레이저 조사 장치.
  20. 제 11 항 또는 제 12 항에 있어서,
    상기 기판의 치수는 300㎜×400㎜, 550㎜×650㎜, (600㎜ 내지 620㎜)×720㎜, 730㎜×920㎜, 1000㎜×1200㎜, 및 1150㎜×1350㎜ 중 임의의 하나인, 레이저 조사 장치.
  21. 반도체 장치 제조 방법에 있어서:
    반도체막을 레이저빔으로 상대적 주사 속도(V)로 주사하는 단계를 포함하며,
    상기 주사 속도(V)를 얻기 위해 필요한 가속도가 g이고, 상기 반도체막이 형성되는 기판의 한 변의 길이가 b일 때, 상기 주사 속도(V)는 (gb/5.477)1/2/2 < V < 2(gb/5.477)1/2를 만족하는, 반도체 장치 제조 방법.
  22. 반도체 장치 제조 방법에 있어서:
    반도체막을 레이저빔으로 상대적 주사 속도(V)로 주사하는 단계를 포함하며,
    상기 주사 속도(V)를 얻기 위해 필요한 가속도가 g이고, 상기 반도체막이 형성되는 기판의 한 변의 길이가 b일 때, 상기 주사 속도(V)는 0.9(gb/5.477)1/2< V < 1.1(gb/5.477)1/2를 만족하는, 반도체 장치 제조 방법.
  23. 제 21 항 또는 제 22 항에 있어서,
    상기 레이저빔은 상기 기판 위에서 또는 그 근방에서의 형상이 타원형 또는 직사각형이 되도록 광학 시스템에 의해 처리되는, 반도체 장치 제조 방법.
  24. 제 21 항 또는 제 22 항에 있어서,
    상기 레이저빔은 지속파 고체 레이저, 기체 레이저 또는 금속 레이저로부터 출사되는, 반도체 장치 제조 방법.
  25. 제 21 항 또는 제 22 항에 있어서,
    상기 레이저빔은 지속파 YAG 레이저, YVO4레이저, YLF 레이저, YAlO3레이저, Y203레이저, 유리 레이저, 루비 레이저, 알렉산더 레이저, 및 Ti:사파이어 레이저로부터 선택된 한 종류의 레이저로부터 출사되는, 반도체 장치 제조 방법.
  26. 제 21 항 또는 제 22 항에 있어서,
    상기 레이저빔은 지속파 엑시머 레이저, Ar 레이저, Kr 레이저, 및 CO2레이저로부터 선택된 한 종류의 레이저로부터 출사되는, 반도체 장치 제조 방법.
  27. 제 21 항 또는 제 22 항에 있어서,
    상기 레이저빔은 지속파 헬륨-카드뮴 레이저, 구리 증기 레이저, 및 금 증기 레이저로부터 선택된 한 종류의 레이저로부터 출사되는, 반도체 장치 제조 방법.
  28. 제 21 항 또는 제 22 항에 있어서,
    상기 레이저빔은 비선형 광학 소자에 의해 고조파로 변환되는, 반도체 장치 제조 방법.
  29. 제 21 항 또는 제 22 항에 있어서,
    상기 기판의 한 변은 상기 기판의 긴 변인, 반도체 장치 제조 방법.
  30. 제 21 항 또는 제 22 항에 있어서,
    상기 기판의 치수는 300㎜×400㎜, 550㎜×650㎜, (600㎜ 내지 620㎜)×720㎜, 730㎜×920㎜, 1000㎜×1200㎜, 및 1150㎜×1350㎜ 중 임의의 하나인, 반도체 장치 제조 방법.
  31. 제 21 항 또는 제 22 항에 있어서,
    상기 반도체막은 실리콘-함유 막인, 반도체 장치 제조 방법.
KR1020020066423A 2001-10-30 2002-10-30 레이저 조사 방법 및 레이저 조사 장치, 및 반도체 장치제조 방법 KR20030036034A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00333402 2001-10-30
JP2001333402 2001-10-30

Publications (1)

Publication Number Publication Date
KR20030036034A true KR20030036034A (ko) 2003-05-09

Family

ID=19148663

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020066423A KR20030036034A (ko) 2001-10-30 2002-10-30 레이저 조사 방법 및 레이저 조사 장치, 및 반도체 장치제조 방법

Country Status (5)

Country Link
US (2) US6808969B2 (ko)
KR (1) KR20030036034A (ko)
CN (2) CN1275300C (ko)
SG (1) SG108878A1 (ko)
TW (1) TWI256185B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008105631A1 (en) * 2007-02-28 2008-09-04 Eo Technics Co., Ltd. Laser processing apparatus and method
KR102608596B1 (ko) * 2022-07-08 2023-11-30 중앙대학교 산학협력단 Cw 레이저 박막 어닐링 공정 변수 최적화 방법, 이를 이용한 레이저 박막 어닐링 방법 및 이에 의해 제조된 전력 반도체 박막

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG108878A1 (en) * 2001-10-30 2005-02-28 Semiconductor Energy Lab Laser irradiation method and laser irradiation apparatus, and method for fabricating semiconductor device
US7148159B2 (en) * 2003-09-29 2006-12-12 Ultratech, Inc. Laser thermal annealing of lightly doped silicon substrates
CN1315163C (zh) * 2004-03-08 2007-05-09 友达光电股份有限公司 激光退火装置及其激光退火方法
US7547866B2 (en) * 2004-04-28 2009-06-16 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and method for manufacturing semiconductor device including an autofocusing mechanism using the same
US7041520B1 (en) * 2004-10-18 2006-05-09 Softpixel, Inc. Method for fabricating liquid crystal displays with plastic film substrate
KR101217108B1 (ko) * 2004-11-18 2012-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조 방법
DE212006000023U1 (de) 2005-10-19 2008-01-17 Martin Professional A/S Verbesserungen in oder in Bezug auf Leuchtanordnungen
JP2008016652A (ja) * 2006-07-06 2008-01-24 Shin Etsu Handotai Co Ltd シリコンウェーハの製造方法
US7935584B2 (en) * 2006-08-31 2011-05-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing crystalline semiconductor device
US7662703B2 (en) * 2006-08-31 2010-02-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing crystalline semiconductor film and semiconductor device
JP5082425B2 (ja) * 2006-12-19 2012-11-28 富士通株式会社 レーザ加工方法、レーザ加工装置、およびスプリングアーム製造方法
US7972943B2 (en) * 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN101733556B (zh) * 2009-12-25 2014-03-12 深圳市大族激光科技股份有限公司 一种激光切割机
JP5430488B2 (ja) * 2010-05-11 2014-02-26 株式会社日本製鋼所 レーザアニール処理装置、レーザアニール処理体の製造方法およびレーザアニール処理プログラム
WO2016002036A1 (ja) * 2014-07-03 2016-01-07 新日鐵住金株式会社 レーザ加工装置
US9855626B2 (en) * 2015-01-29 2018-01-02 Rohr, Inc. Forming a pattern of apertures in an object with a plurality of laser beams
CN106271105B (zh) * 2016-08-31 2018-05-25 武汉凌云光电科技有限责任公司 一种可实现光纤端面角度控制的激光切割方法及系统
CN106654814A (zh) * 2017-03-09 2017-05-10 中国科学院合肥物质科学研究院 可用于晶化和剥离的两用准分子激光系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163401A (ja) * 1992-09-11 1994-06-10 A G Technol Kk 多結晶シリコン層の形成方法およびそれを用いた多結晶シリコン薄膜トランジスタ
JPH0851218A (ja) * 1995-06-23 1996-02-20 Asahi Glass Co Ltd 薄膜トランジスタの形成方法
JP2000012461A (ja) * 1998-06-17 2000-01-14 Matsushita Electric Ind Co Ltd 結晶質半導体薄膜の作製方法
KR100296779B1 (ko) * 1993-06-11 2001-10-24 오노 시게오 주사형노광장치및이장치를이용하는소자제조방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4059461A (en) * 1975-12-10 1977-11-22 Massachusetts Institute Of Technology Method for improving the crystallinity of semiconductor films by laser beam scanning and the products thereof
US4330363A (en) * 1980-08-28 1982-05-18 Xerox Corporation Thermal gradient control for enhanced laser induced crystallization of predefined semiconductor areas
JPH0810668B2 (ja) 1985-10-31 1996-01-31 旭硝子株式会社 多結晶シリコン膜の製造方法
JPH0763055B2 (ja) 1986-03-18 1995-07-05 富士通株式会社 レ−ザアニ−ル装置
US5029175A (en) * 1988-12-08 1991-07-02 Matsushita Electric Industrial Co., Ltd. Semiconductor laser
JPH02181419A (ja) 1989-01-06 1990-07-16 Hitachi Ltd レーザアニール方法
EP0456199B1 (en) * 1990-05-11 1997-08-27 Asahi Glass Company Ltd. Process for preparing a polycrystalline semiconductor thin film transistor
JP2947681B2 (ja) * 1992-11-30 1999-09-13 三田工業株式会社 画像形成位置調整方法
CN1095204C (zh) * 1993-03-12 2002-11-27 株式会社半导体能源研究所 半导体器件和晶体管
JP3431041B2 (ja) 1993-11-12 2003-07-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW264575B (ko) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3727034B2 (ja) 1995-01-13 2005-12-14 株式会社半導体エネルギー研究所 レーザー照射装置
JP3778456B2 (ja) * 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
US5504612A (en) * 1995-05-18 1996-04-02 International Business Machines Corporation Synchronized XY laser scanner
JPH10320810A (ja) * 1997-05-22 1998-12-04 Sankyo Seiki Mfg Co Ltd 半導体レーザ装置および光ピックアップ装置
CN1088933C (zh) * 1998-06-02 2002-08-07 中国科学院半导体研究所 高功率高亮度激光器
JP2001316802A (ja) * 2000-05-08 2001-11-16 Mitsubishi Electric Corp 薄膜成形方法
JP4845309B2 (ja) 2000-12-27 2011-12-28 株式会社半導体エネルギー研究所 レーザアニール方法及び半導体装置の作製方法
SG113399A1 (en) * 2000-12-27 2005-08-29 Semiconductor Energy Lab Laser annealing method and semiconductor device fabricating method
SG108878A1 (en) * 2001-10-30 2005-02-28 Semiconductor Energy Lab Laser irradiation method and laser irradiation apparatus, and method for fabricating semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163401A (ja) * 1992-09-11 1994-06-10 A G Technol Kk 多結晶シリコン層の形成方法およびそれを用いた多結晶シリコン薄膜トランジスタ
KR100296779B1 (ko) * 1993-06-11 2001-10-24 오노 시게오 주사형노광장치및이장치를이용하는소자제조방법
JPH0851218A (ja) * 1995-06-23 1996-02-20 Asahi Glass Co Ltd 薄膜トランジスタの形成方法
JP2000012461A (ja) * 1998-06-17 2000-01-14 Matsushita Electric Ind Co Ltd 結晶質半導体薄膜の作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008105631A1 (en) * 2007-02-28 2008-09-04 Eo Technics Co., Ltd. Laser processing apparatus and method
KR102608596B1 (ko) * 2022-07-08 2023-11-30 중앙대학교 산학협력단 Cw 레이저 박막 어닐링 공정 변수 최적화 방법, 이를 이용한 레이저 박막 어닐링 방법 및 이에 의해 제조된 전력 반도체 박막

Also Published As

Publication number Publication date
CN1913105A (zh) 2007-02-14
TW200300057A (en) 2003-05-01
CN1417847A (zh) 2003-05-14
SG108878A1 (en) 2005-02-28
TWI256185B (en) 2006-06-01
US20030085720A1 (en) 2003-05-08
US7300516B2 (en) 2007-11-27
CN100437911C (zh) 2008-11-26
US20050048704A1 (en) 2005-03-03
US6808969B2 (en) 2004-10-26
CN1275300C (zh) 2006-09-13

Similar Documents

Publication Publication Date Title
US7253032B2 (en) Method of flattening a crystallized semiconductor film surface by using a plate
JP5227900B2 (ja) 半導体装置の作製方法
KR100884221B1 (ko) 레이저 조사방법, 레이저 조사장치 및 반도체 장치의제조방법
JP4127565B2 (ja) 半導体装置の作製方法
US7351647B2 (en) Method of irradiating a laser beam, apparatus for irradiating a laser beam and method of fabricating semiconductor devices
KR100848668B1 (ko) 액티브 매트릭스 장치 제작방법
US7466735B2 (en) Manufacturing method of semiconductor device
KR20030036034A (ko) 레이저 조사 방법 및 레이저 조사 장치, 및 반도체 장치제조 방법
US6844523B2 (en) Laser apparatus, laser irradiation method, manufacturing method for a semiconductor device, semiconductor device and electronic equipment
KR101065660B1 (ko) 레이저 조사방법, 레이저 조사장치 및 반도체장치의제조방법
JP4827305B2 (ja) 半導体装置の作製方法
JP3908153B2 (ja) 半導体装置の作製方法
JP4408011B2 (ja) レーザ照射装置およびレーザ照射方法、並びに半導体装置の作製方法
JP4397582B2 (ja) 半導体装置の作製方法
JP4515088B2 (ja) 半導体装置の作製方法
JP2003224083A (ja) レーザ照射装置
JP2004200559A6 (ja) レーザ照射方法および半導体装置の作製方法
JP3883952B2 (ja) レーザ照射装置
JP4762121B2 (ja) レーザ照射方法、及び半導体装置の作製方法
JP4131792B2 (ja) レーザ照射装置およびレーザ照射方法、並びに結晶性半導体膜の作製方法
JP2004153022A6 (ja) レーザ照射方法および半導体装置の作製方法
JP2004153022A (ja) レーザ照射方法および半導体装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20091228

Effective date: 20110215