KR101217108B1 - 반도체장치의 제조 방법 - Google Patents

반도체장치의 제조 방법 Download PDF

Info

Publication number
KR101217108B1
KR101217108B1 KR1020077012563A KR20077012563A KR101217108B1 KR 101217108 B1 KR101217108 B1 KR 101217108B1 KR 1020077012563 A KR1020077012563 A KR 1020077012563A KR 20077012563 A KR20077012563 A KR 20077012563A KR 101217108 B1 KR101217108 B1 KR 101217108B1
Authority
KR
South Korea
Prior art keywords
impurity
laser
region
impurity region
laser beam
Prior art date
Application number
KR1020077012563A
Other languages
English (en)
Other versions
KR20070085710A (ko
Inventor
코이치로 타나카
요시아키 야마모토
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20070085710A publication Critical patent/KR20070085710A/ko
Application granted granted Critical
Publication of KR101217108B1 publication Critical patent/KR101217108B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Abstract

ＲＴＡ법은, 미세화에 한계가 있다. ＲＴＡ법은, 가열시간이 수초이고, 반도체 기판 전체가 고온으로 가열되기 때문에 불순물이 반도체 기판의 심부에 확산할 우려가 있다. 따라서, RTA법은 금후의 한층 더의 미세화에 대응하는 것이 곤란하다. 본 발명에 따르면, 레이저빛을 비선형 광학소자에 통과시키지 않고 기본파가 사용되며, 고강도이며 반복 주파수가 높은 펄스의 레이저빛을 불순물 확산층에 조사해서 레이저 어닐을 행해서 불순물을 전기적으로 활성화시킨다. 본 발명에 의해, 실리콘 기판 표면의 박층을 국소적으로 용해시켜서 활성화할 수 있다. 또한 한번의 레이저 주사로 활성화되는 영역의 폭을 확대할 수 있으므로, 각별히 생산성을 향상시킬 수 있다.
반도체장치, 반복 주파수, 불순물 영역, 기본파, 전기적 활성화

Description

반도체장치의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은, 레이저빛을 피처리물에 조사하기 위한 레이저 조사장치를 사용한 반도체장치의 제조 방법에 관한 것이다. 구체적으로는, 본 발명은 전계 효과 트랜지스터(이하, ＦＥＴ라고 한다)로 구성된 회로를 가지는 반도체장치에 관한 것이다다. 더욱이, 본 발명은, 예를 들면 대규모 집적회로(ＬＳＩ)나, 액정표시 패널로 대표되는 전기광학장치나, 유기발광소자를 가지는 발광 표시장치나, 라인 센서 등의 센서 장치나, ＳＲＡＭ, ＤＲＡＭ 등의 메모리 장치를 부품으로서 탑재한 전자기기에 관한 것이다.
이때, 본 명세서 중에 있어서 반도체장치란, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리키고, 전기광학장치, 반도체회로 및 전자기기는 모두 반도체장치이다.
최근, ＬＳＩ의 미세화 및 고집적화는 점점 진행되고 있고, 예를 들면 반도체 기판에 형성된 MOS 트랜지스터의 게이트 길이는 서브미크론 레벨까지 축소되고 있다. MOS 트랜지스터를 단순하게 미세화하면, 실효적인 채널길이가 짧아져, 소스 드레인 사이에서 단채널 효과가 생겨, MOS 트랜지스터의 문턱 전압이 저하해 버린다. 덧붙여, 단채널 효과에 의해 펀치스루의 다량 발생이나, 리크 전류의 증대 등이 현저해져 버린다.
단채널 효과를 막기 위해서 LDD 구조를 채용하거나, 트랜지스터에 형성되는 확산층의 접합 깊이를 얕게 하는 구조를 채용하고 있다. 확산층의 접합 깊이를 얕게 하는 구조는, 극히 얕은 접합(ultra shallow junction)이라고 부르고 있는 것이다. 또한, 극히 얕은 접합은, 익스텐션이라고도 불린다.
원하는 영역이나 깊이에 불순물을 도핑하는 기술과 함께, 도핑된 불순물을 활성화시키기 위한 어닐 기술이 검토되고 있다.
이러한 종래의 어닐 기술의 하나로서, 불순물이 첨가된 반도체 기판 전체를 1000℃ 정도로 적외선 램프 등을 사용해서 가열하는 ＲＴＡ(rapid thermal annealing)법이 알려져, 많이 사용되고 있다. 그렇지만, ＲＴＡ법은, 미세화에 한계가 있다. ＲＴＡ에 의한 어닐법은, 가열시간이 몇초이고, 반도체 기판 전체가 고온으로 가열되기 때문에 불순물이 반도체 기판의 심부에 확산할 우려가 있기 때문에, 금후의 다른 미세화에 대응하는 것이 곤란하다.
그래서, 금후의 더욱 더의 미세화에 대응하는 기술로서 레이저 어닐법이 주목받고 있다. 레이저를 사용한 종래기술로서는, 308nm의 ＸｅＣｌ 엑시머 레이저를 조사해서 실리콘 기판의 표면을 용융한 후, 실리콘 원자를 재결정화하는 기술이 어닐법으로서 알려져 있다.
레이저 어닐법의 특징은, 복사 가열 혹은 전도 가열을 이용하는 어닐법과 비교해서 처리 시간을 대폭 단축할 수 있는 점이나, 반도체 기판을 선택적으로 가열 하여, 기판에 거의 열적 손상을 주지 않는 점 등을 들 수 있다.
레이저 어닐법에 사용되는 레이저 발진기는 그것의 발진 방법에 의해, 펄스 발진과 연속발진의 2종류로 대별된다. 레이저 어닐법에는, 종종 펄스 발진의 엑시머 레이저로부터 발진된 레이저빛(레이저빔 또는 레이저광이라고도 한다)이 사용된다. 엑시머 레이저는 출력이 크고, 높은 반복 주파수에서의 반복 조사가 가능하다고 하는 이점을 가지고 있다.
또한 엑시머 레이저로부터 발진되는 레이저빛은 반도체로서 자주 사용되는 실리콘에 대한 흡수계수가 높다고 하는 이점을 가진다.
예를 들면 레이저빛의 조사시에는, 조사면에 있어서의 레이저빛의 형상이 선형이 되도록 광학계(빔 호모지나이저 등)로 정형하고, 레이저빛의 조사 위치를 조사면에 대하여 상대적으로 이동시켜서 조사한다. 이 방법은, 한번에 넓은 면적의 반도체를 어닐할 수 있고, 높은 생산성을 가지기 때문에 공업적으로 우수하다. (이하, 조사면에 있어서, 선 형태의 형상을 가지는 레이저빛을 선형 빔이라고 칭한다.)
레이저 어닐법에 의한 실리콘의 재결정화의 주된 목적은, 불순물 이온의 유입에 의해 손상을 받은 불순물 영역을 가능한 한 단결정에 가깝게 하여, 불순물 영역을 전기적으로 활성화하는 것이다.
펄스 발진의 엑시머 레이저로부터 발진된 레이저빛을 사용한 종래의 레이저 어닐법에 있어서도 해결해야 할 몇개의 과제를 안고 있다. 예를 들면 레이저 어닐에 의해 발생하는 용융 재결정화시에 있어서의 결정 결함의 발생이라고 하는 과제를 안고 있다.
그래서, 이들 과제를 해결하기 위한 방법의 하나로서, Ar 레이저나 ＹＶＯ4 레이저와 같은 연속발진의 레이저 발진기(이하, ＣＷ 레이저로 칭한다), 혹은 반복 주파수가 10MHz 이상으로 대단히 높은 펄스 발진의 레이저 발진기(이하, 의사(quasi) ＣＷ 레이저로 칭한다)를 사용하는 방법을 들 수 있다.
그러나, 레이저 매질이 고체인 ＣＷ 레이저 또는 의사 ＣＷ 레이저를 적용할 경우, 그 기본파의 파장 영역은 적색으로부터 근적외역으로, 반도체에서의 레이저빛 흡수 효율은 극히 낮다. 덧붙여서 말하면, 반도체에의 흡수 효율이 좋은 레이저빛은, 가시 혹은 자외 영역의 파장을 가진 레이저빛이다.
따라서, ＣＷ 레이저 또는 의사 ＣＷ 레이저를 레이저 어닐법에 사용하는 경우에는, 비선형 광학소자를 사용해서 파장을 가시영역 이하의 고조파로 변환해서 사용한다. 예를 들면 대출력을 얻기 쉬운 근적외의 기본파를 제2고조파인 그린의 레이저빛으로 변환하는 방법에 있어서, 가장 변환 효율이 높아진다고 여겨지고 있다.
고조파는 레이저 매질로부터 발진한 기본파를 비선형 광학소자에 입사시킴으로써 얻어진다. 그러나, 레이저의 출력이 커지면, 다광자흡수 등의 비선형 광학효과에 의해, 비선형 광학소자에 데미지가 주어져, 브레이크다운으로 이어지는 등의 문제가 있다. 따라서, 현재, 생산되고 있는 가시 영역의 ＣＷ 레이저는, 비선형 광학소자의 문제에서, 최대라도 15W 정도이다.
또한 ＣＷ 레이저 또는 의사 ＣＷ 레이저를 사용해서 레이저 어닐을 행했을 경우, 엑시머 레이저를 사용했을 경우와 비교해 생산성이 나쁘게, 더욱 생산성의 향상이 필요하다. 예를 들면 10W의 532nm의 ＣＷ 레이저를 길이 방향이 300㎛, 폭 방향이 10㎛ 정도인 선 형태로 정형해서 레이저 어닐을 행할 경우, 일단의 주사로 어닐할 수 있는 영역의 폭은 200㎛ 정도가 된다. 이 때문에, 양산 프로세스에서 사용되는 직경이 100mm~300mm인 반도체 웨이퍼 전체면에 조사하기 위해서는, 빔 스폿의 주사를 무수하게 반복할 필요가 있다. 또한, 본 명세서에서는, 주축은 레이저빔의 긴 축을 나타내고, 단축은 조사면에 있어서 레이저빔이 어떤 형태, 선형태, 타원형 또는 사각형 형태를 가지고 있더라도, 레이저빔의 짧은 측을 말한다.
그래서, 본 발명에 따르면, 레이저빛을 비선형 광학소자에 통과시키는 않고 기본파인채로 사용하고, 고강도, 또한, 반복 주파수가 높은 펄스의 레이저빛을 반도체 웨이퍼에 조사해서 레이저 어닐을 행한다.
또한, 고강도란, 단위시간당 단위면적당 높은 피크 출력을 가지는 것을 가리키고 있고, 본 발명에 있어서의 레이저빛의 피크 출력의 범위는, 1GW/ｃｍ2~1ＴＷ/ｃｍ2로 한다.
파장이 1㎛ 정도인 기본파는, 반도체 웨이퍼에 조사해도 그다지 흡수되지 않는다. 따라서, 기본파는 흡수 효율이 낮다. 본 발명자 등은, 펄스 폭을 피코초대, 또는 펨토초(10-15초)대의 펄스 레이저로부터 출사되는 기본파이면, 고강도의 레이저빛이 얻어질 수 있다는 것을 발견하였다. 따라서, 비선형 광학효과(다광자흡수)가 생겨, 반도체 웨이퍼에 의해 기본파가 흡수될 수 있다.
보통, 반도체의 에너지갭에 비교하여, 1광자당의 에너지가 작을 경우에는, 광자는 반도체에 흡수되지 않는다. 그 때문에 종래에는 전술한 바와 같이 비선형 광학소자를 사용해서 기본파를 고조파로 변환함으로써 1광자당의 에너지를 증대시켜서 사용하고 있다. 파장λ인 n(n은 자연수)차의 고조파를 사용했을 경우, 1광자당의 에너지 E는 프랑크 정수
Figure 112007040614220-pct00001
, 광속 c을 사용해서 다음 식으로 나타낼 수 있다.
Figure 112007040614220-pct00002
.........[수식 1]
고강도의 레이저빛을 사용하면, 레이저빛이 조사된 재료중에서 고전자장이 생겨, 비선형 광학효과(다광자흡수)가 발생한다. 다광자흡수에 의해, 1광자당의 에너지가 반도체의 에너지 밴드갭과 비교해서 작을 경우에도, 광자를 동시에 다단적으로 흡수할 수 있어, 빛을 통과하지 않고 흡수할 수 있다.
본 발명은, 비선형 광학소자를 사용하지 않고, 또한, 빛이 고조파로 변환하지 않기 때문에, 15W보다도 큰 출력, 예를 들면 40W의 출력을 가지는 레이저 발진기를 레이저 어닐법에 사용하는 것이 가능해진다. 따라서, 한번의 주사로 활성화되는 불순물 영역의 폭을 확대할 수 있으므로, 각별히 생산성을 향상시킬 수 있다.
본 명세서에서 개시하는 발명의 구성은, 반도체 기판 위에 게이트 전극을 형성하는 단계와, 상기 반도체 기판에 선택적으로 제 1 불순물을 주입해서 제 1 불순물 영역을 형성하는 단계와, 기본파를 갖는 제 1 레이저빔을 상기 제 1 불순물 영역의 표면에서 긴 빔으로 가공하는 단계와, 상기 긴 빔에 대하여 상기 제 1 불순물 영역의 표면을 상대적으로 이동하여 상기 제 1 레이저빔을 주사해서 상기 제 1 불순물 영역을 활성화하는 단계와, 상기 제 1 불순물 영역을 활성화한 후, 상기 게이트 전극의 측벽에 사이드월을 형성하는 단계와, 상기 사이드월을 형성한 후, 상기 반도체 기판에 선택적으로 제 2 불순물을 상기 제 1 불순물보다 깊게 주입해서 제 2 불순물 영역을 형성하는 단계와, 제 2 레이저빔으로 상기 제 2 불순물 영역을 활성화하는 단계를 포함하고, 상기 기본파를 갖는 제 1 레이저빔은 높은 피크 출력의 범위가 1GW/cm2 내지 1ＴＷ/cm2인 반도체장치의 제조 방법이다.
또한 상기 각 구성에 있어서, 상기 반도체 기판은, 단결정 실리콘 기판 또는 화합물 반도체 기판이며, 대표적으로는, n형 또는 p형의 단결정 실리콘 기판, ＧａＡｓ 기판, ＩｎＰ 기판, ＧａＮ 기판, ＳｉＣ 기판, 사파이어 기판, 또는 ＺｎＳｅ 기판이다. 또한 반도체 기판을 사용해서 집적회로를 형성한 반도체소자로서는, 대표적으로는, 전원회로, 송수신회로, 메모리, 또는 음성처리회로의 앰프를 포함한다.
또한 SOI 기판을 사용하고 있어도 된다. 본 발명의 다른 발명의 구성은, SOI 기판의 반도체층 위에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 위에 게이트 전극을 형성하는 단계와, 상기 SOI 기판의 반도체층에 선택적으로 제 1 불순물을 주입해서 제 1 불순물 영역을 형성하는 단계와, 기본파를 갖는 제 1 레이저빔을 상기 제 1 불순물 영역의 표면에서 긴 빔으로 가공하는 단계와, 상기 긴 빔에 대하여 상기 제 1 불순물 영역의 표면을 상대적으로 이동하여 상기 제 1 레이저빔을 주사해서 상기 제 1 불순물 영역을 활성화하는 단계와, 상기 제 1 불순물 영역을 활성화한 후, 상기 게이트 전극의 측벽에 사이드월을 형성하는 단계와, 상기 사이드월을 형성한 후, 상기 SOI 기판의 반도체층에 선택적으로 제 2 불순물을 상기 제 1 불순물보다 깊게 주입해서 제 2 불순물 영역을 형성하는 단계와, 제 2 레이저빔으로 상기 제 2 불순물 영역을 활성화하는 단계를 포함하고, 상기 기본파를 갖는 제 1 레이저빔은 높은 피크 출력의 범위가 1GW/cm2 내지 1ＴＷ/cm2인 반도체장치의 제조 방법이다.
상기 각 구성에 있어서, 상기 불순물 영역은, 전계 효과 트랜지스터의 소스 영역 또는 드레인 영역인 것을 특징으로 한다. 소스 영역 또는 드레인 영역에는 ｎ형의 도전형을 반도체에 부여하는 불순물(Ａｓ, P 등), 또는, ｐ형의 도전형을 반도체에 부여하는 불순물(B)을 고농도로 포함시켜 저저항화를 꾀하고 있다. 선택적인 레이저광 조사에 의해, 원하는 개소만을 활성화해서 저저항화시킬 수 있다.
또한 상기 각 구성에 있어서, 상기 불순물 영역은, 전계 효과 트랜지스터의 익스텐션 영역인 것을 특징으로 한다. 익스텐션 영역의 접합 깊이는, 상기 소스 영역 및 드레인 영역의 접합 깊이보다도 얕게 형성되어 있다. 또한 익스텐션 영역에는 ｎ형의 도전형을 반도체에 부여하는 불순물, 또는, ｐ형의 도전형을 반도체에 부여하는 불순물을 포함하고 있다. 덧붙여, ｎ형의 도전형을 반도체에 부여하는 불순물과 ｐ형의 도전형을 반도체에 부여하는 불순물의 양쪽을 포함하여도 된다.
또한, 상기 각 구성에 있어서, 상기 기본파를 갖는 레이저빔은, 펄스폭이 1펨토초 이상 10피코초 이하에서 발진하는 것을 특징으로 한다. 펄스폭을 1펨토초 이상 10 피코초 이하의 범위로 함으로써 다광자흡수를 일으키는데 충분한 고강도를 얻을 수 있다. 펄스폭이 10피코초보다 긴 수십 피코초의 레이저빔에서는 다광자흡수가 생기지 않는다. 또한 펄스폭이 150펨토초인 레이저빔을 사용해서 반도체의 가열을 행하는 실험을 실시한 바, 가열된 것을 확인할 수 있어, 이것으로부터 다광자흡수가 일어났다고 생각된다.
다광자흡수를 일으키는데 충분한 고강도를 얻을 수 있는 레이저로서, 펄스폭이 피코초 혹은 펨토초인 펄스 레이저가 있다. 상기 펄스레이저로서 사용되는 것은, 사파이어, ＹＡＧ, 세라믹 ＹＡＧ, 세라믹 Y2O3, ＫＧＷ, ＫＹＷ, Ｍｇ2ＳｉＯ4, ＹＬＦ, ＹＶＯ4, ＧｄＶＯ4 등의 결정에, Ｎｄ, Ｙｂ, Ｃｒ, Ｔｉ, Ｈｏ, Ｅｒ 등의 불순물을 첨가한 것을 들 수 있다.
또한, 본 발명에서 사용하는 레이저의 반복 주파수는 10MHz 이상으로 하는 것도 특징의 하나이다. 본 발명에서 사용하는 레이저의 반복 주파수는, 종래의 펄스 발진의 레이저에서 이용되고 있는 수십 Hz~수백 Hz의 주파수대보다도 현저하게 높은 주파수대를 사용한다. 펄스 발진으로 레이저빛을 반도체에 조사하고나서 반도체가 완전하게 고화할 때까지의 시간은 수십ｎｓｅｃ~수백ｎｓｅｃ로 말해지고 있으며, 10MHz 이상의 펄스 레이저 발진기를 사용하면, 반도체가 레이저빛에 의해 용융하고나서 고화할 때까지, 다음 펄스의 레이저빛을 조사할 수 있다.
이 수십ｎｓｅｃ~수백ｎｓｅｃ의 시간 내에 동일 개소에 다시 레이저빛이 조사되면, 용융 상태를 유지할 수 있다. 따라서, 10MHz 이상의 반복 주파수의 펄스레이저를 채용하면, 의사적으로 ＣＷ 레이저와 마찬가지로 생각할 수 있고, 그러한 레이저는, 의사 ＣＷ 레이저라고 부른다.
또한, 본 명세서에서 말하는 레이저 어닐법은, 반도체 기판 또는 반도체막에 형성된 손상층이나 아모퍼스층을 재결정화하는 기술이나, 기판 위에 형성된 비정질 반도체막을 결정화시키는 기술, 및, 반도체층에 첨가된 불순물을 활성화하는 기술을 가리키고 있다. 또한 반도체 기판 또는 반도체막의 평탄화나 표면 개질에 적용되는 기술도 포함하고 있다.
또한 본 명세서에서 다광자흡수란, 2개 이상의 광자의 동시 흡수의 의미로, 같은 에너지의 1광자만의 흡수에서는 에너지적으로 도달할 수 없는 반응성이 있는 전자 여기상태에 이르는 것과 같은 것을 의미한다. 또한, "동시"란 10-14초 이하의 시간 내에 발생하는 2개의 사상을 의미한다. 또한 전자 여기상태란 분자의 전자 기저 상태보다 높은 에너지에 있는 분자의 전자적 상태이며, 전자방사의 흡수에 의해 달성되며, 수명이 10-13초보다 긴 상태를 의미한다.
또한 상기 제조 방법에 의해 얻어진 디바이스도 본 발명의 하나이다. 이 장치는 구성은, 전계 효과 트랜지스터를 포함하는 집적회로를 가지는 반도체장치로서, 반도체층 위에 설치된 게이트 절연막과, 상기 게이트 절연막 위에 설치된 게이트 전극과, 상기 게이트 절연막을 거쳐서 상기 게이트 전극의 아래쪽에 위치하는 반도체층에 형성되는 채널 형성 영역과, ｎ형 또는 ｐ형의 불순물 원소가 주입되고 상기 채널 형성 영역의 양측에 배치된 익스텐션 영역과, 상기 익스텐션 영역에 접하는 소스 영역 또는 드레인 영역을 가지고, 상기 익스텐션 영역은, 상기 소스 영역 또는 드레인 영역보다도 접합 깊이가 얕게 형성되고, 상기 채널 형성 영역의 길이가 5nm 이상 80nm 이하인 것을 특징으로 하는 반도체장치이다.
본 발명에 의해, 매우 정밀하게 레이저광을 선택적으로 조사해서 활성화할 수 있다. 이에 따라, 전계 효과 트랜지스터의 채널 형성 영역의 길이를 5nm 이상 80nm 이하의 범위에서 자유롭게 설정하는 것이 가능하다.
또한 상기 구성에 있어서, 상기 채널 형성 영역의 길이와 상기 게이트 전극의 폭은 동일한 것을 특징으로 한다. 게이트 전극과 겹치는 위치에 존재하는 채널 형성 영역에는 레이저광은 조사되지 않고, 확산도 대부분 생기지 않는다. 따라서, 채널 형성 영역의 길이와 상기 게이트 전극의 폭이 동일하게 된다.
또한 상기 구성에 있어서, 상기 집적회로는, 콘트롤러, ＣＰＵ 및 메모리 중 적어도 하나를 포함하는 것을 특징으로 한다.
본 발명에 의해, 파장변환을 위한 비선형 광학소자를 필요로 하지 않고, 매우 대출력의 레이저빔, 예를 들면 고조파의 2배 이상의 에너지를 가지는 것을 얻을 수 있다. 또한 본 발명에 의해, 활성화한 불순물이 기판의 심부에 불필요하게 확산하는 것을 방지할 수 있다. 따라서, 재결정시에 있어서, 반도체 기판을 충분히 낮은 기판 온도로 유지한 상태에 있어서, 조사 영역의 불순물을 효율적으로 활성화 할 수 있어, 보다 고성능의 디바이스의 개발에 이용할 수 있다.
또한 본 발명에 의해, 접합 깊이가 얕은 극히 얕은 접합을 형성할 수 있다. 극히 얕은 접합을 형성할 수 있으면, 리크 전류를 저감할 수 있어, 저소비 전력을 실현할 수도 있다. 덧붙여, 반도체 집적회로의 한층 더의 미세화나 고집적도화가 가능해진다.
또한 비선형 광학소자는 변질되기 쉽기 때문에, 고체 레이저의 이점인 메인테넌스 프리의 상태를 길게 유지할 수 없다고 하는 결점이 있었다. 그러나, 본 발명은 비선형 광학소자를 사용하지 않기 때문에, 그 결점을 극복할 수 있다. 다시 말해, 본 발명에 의해 레이저 조사장치 자체의 안정성 및 신뢰성이 향상된다.
첨부도면에서,
도 1은 레이저 조사장치의 일례를 나타낸 사시도.
도 2a 및 도 2b는 레이저 조사장치의 광학계를 도시한 도면이다.
도 3a 및 도 3b는 본 발명의 ＦＥＴ의 제조 공정의 단면도이다.
도 4a 내지 도 4d는 ＳＩＭＯＸ 기판의 제조 공정을 도시한 도면.
도 5a 내지 도 5f는 ＳＩＭＯＸ 기판을 사용한 ＦＥＴ의 제조 공정을 도시한 도면.
도 6은 ＳＩＭＯＸ 기판을 사용한 ＤＲＡＭ의 단면 구조도.
도 7은 패키지가 행해진 디바이스의 단면 구조를 표시하는 사시도.
도 8a 및 도 8b는 패널 모듈에 본 발명의 ＩＣ칩을 탑재한 예를 나타낸 평면도.
도 9는 카드에 본 발명의 ＩＣ칩을 탑재한 예를 나타낸 평면도.
도 10a 내지 도 10e는 전자기기의 일례를 도시한 도면.
본 발명의 실시예에 대해서, 이하에 설명한다. 단, 본 발명은 많은 다른 태양으로 실시하는 것이 가능하며, 본 발명의 취지 및 그 범위에서 일탈하지 않고, 그 형태 및 상세를 다양하게 변경할 수 있다.
(실시예 1)
도 1은, 본 발명의 레이저 조사장치의 일례를 나타낸 사시도이다.
도 1에 나타내는 레이저 발진기(101)은, 펄스폭이 펨토초(10-15초)대에서 발진하는 레이저(펨토초 레이저라고도 한다)의 레이저 발진기를 사용한다. 상기 레이저 발진기로서 사용할 수 있는 것은, 사파이어, ＹＡＧ, 세라믹 ＹＡＧ, 세라믹 Y2O3, ＫＧＷ, ＫＹＷ, Ｍｇ2ＳｉＯ4, ＹＬＦ, ＹＶＯ4, ＧｄＶＯ4 등의 결정에, Ｎｄ, Ｙｂ, Ｃｒ, Ｔｉ, Ｈｏ, Ｅｒ 등의 불순물을 첨가한 레이저 등을 들 수 있다. 또한, 레이저 발진기(101)는, 비선형 광학소자를 내장하고 있지 않아, 레이저빔의 기본파가 출사된다. 레이저 발진기(101)는, 레이저 매질에서 발진된 빛을 고조파로 변환하기 위한 비선형 광학소자를 포함하지 않지만, 반도체에 있어서 충분하게 비선형 광학효과(다광자흡수)를 일으키는 것 만큼의 빛의 강도를 가지는 것이다.
우선, 레이저 발진기(101)로부터 출사된 레이저빔은, 슬릿(102)을 지난다. 슬릿(102)은, 레이저빔에 있어서의 에너지의 약한 부분을 차단할 수 있어, 조사면에 있어서의 레이저빔의 길이 방향의 길이를 조정할 수 있다. 본 발명에 있어서 사용하는 슬릿(102)에 대해서는 특히 제한되는 것은 없고, 슬릿을 통과했을 때에 강도가 약한 부분을 차단할 수 있는 구조 혹은 형상의 것을 사용할 수 있다.
이어서, 슬릿(102)을 통과한 레이저빔은 미러(103)로 방향이 바뀌어, 반도체 기판(106)의 방향으로 편향된다. 또한, 방향을 바꾼 후의 레이저빔의 방향은, 반도체 기판에 대하여 수직 방향이라도 경사 방향이라도 상관이 없다.
이어서, 미러(103)로 방향이 바뀐 레이저빔은, 일방향으로만 작용하는 제1 실린드리칼 렌즈(104)에 의해, 슬릿(102)의 상을 조사면인 반도체 기판(106) 위에 투영한다. 더욱이, 레이저빔은 제1 실린드리칼 렌즈(104)와 90도 회전한 일방향으로만 작용하는 제2 실린드리칼 렌즈(105)에 의해 집광되어, 반도체 기판(106)에 조사된다. 제1 실린드리칼 렌즈(104)와 제2 실린드리칼 렌즈(105)에 의해, 조사면에서 선형 또는 타원형 또는 사각형 형태의 빔 조사 영역(111)이 얻어진다. 제1 실린드리칼 렌즈(104)는, 빔 조사 영역(111)의 길이 방향으로 빔의 정형을 행하고, 제2 실린드리칼 렌즈(105)는, 빔 조사 영역(111)의 폭 방향으로 빔의 정형을 행하고 있다. 본 발명에서 사용하는 실린드리칼 렌즈로서는, 입사측, 출사측의 어느 한쪽에 볼록면이 형성되어 있는 것이어도, 양측에 볼록면이 형성되어 있는 것이어도 되지만, 저수차, 정밀도의 면에서 입사측에 볼록면이 형성되어 있는 것을 사용하는 것이 바람직하다.
도 2a 및 도 2b를 사용하여, 본 발명의 광학계에 대해서 자세하게 설명한다. 또한, 도 2a 및 도 2b 에서 사용하고 있는 부호는, 도 1에서 사용한 것과 공통의 부호를 사용하고 있다. 도2a는 빔 조사 영역의 길이 방향을 표시하고, 도 2b는 폭 방향을 표시하고 있다. 레이저 발진기(101)로부터 출사된 레이저빔은 슬릿(102)에 의해 레이저빔의 일부가 차단되어, 레이저빔의 강도가 강한 부분만이 슬릿을 통과한다. 통과한 레이저빔은 제1 실린드리칼 렌즈(104)에 의해 슬릿(102)에 생긴 상을 반도체 기판(106)에 투영하는 것이다. 또한, 도 1 중의 실선으로 나타내는 레이저빔(110)은, 빔 조사 영역(111)의 중심을 지나는 레이저빔을 나타내고 있다.
여기에서, 본 발명의 특징의 한개인, 제1 실린드리칼 렌즈(104)과, 슬릿(102)과, 조사면이 되는 반도체 기판(106)과의 사이의 위치 관계에 대해서 자세하게 설명한다. 슬릿(102)을 사용하는 이유는, 레이저빔에 있어서의 에너지가 약한 부분이 반도체 기판에 조사되는 것을 막기 위해서이다. 그러한 레이저빔이 반도체 기판에 조사되면 표면에 요철을 많이 갖는 비교적 결정립이 작은 다결정의 영역(여기에서는 결정성 불량 영역이라고 칭한다)이 형성되어, 바람직하지 못하다. 그래서, 슬릿(102)을 사용하여, 그러한 영역이 반도체 기판에 형성되지 않도록 한다. 또한, 통상, 레이저빔을 슬릿으로 일부 차광하면 레이저의 간섭성에 기인하는 회절로 불리는 현상이 발생하지만, 이에 따라 레이저빔에 회절 줄무늬가 발생한다. 이하는, 그러한 회절 줄무늬가 조사면에 있어서 발생하지 않는 방법에 관하여 설명한다.
이하의 2식에 있어서 제1 실린드리칼 렌즈(104)의 초점거리를 f로 하고 슬릿(102)의 통로의 폭을 s라고 한다. 이 때, 슬릿(102)과 제1 실린드리칼 렌즈(104)의 간격을 M1으로 하고, 제1 실린드리칼 렌즈(104)과 반도체 기판(106)의 간격을 M2라고 한다. 또한 조사면이 되는 반도체 기판(106) 위에서의 선형 레이저빔의 길이 방향의 길이를 L이라고 한다. 이 때, 다음 2식이 성립한다.
Figure 112007040614220-pct00003
.........[수식 2]
Figure 112007040614220-pct00004
..........[수식 3]
상기 2개의 수식에서, 다음의 2식이 성립된다.
Figure 112007040614220-pct00005
.............[수식 4]
Figure 112007040614220-pct00006
............[수식 5]
이들의 관계를 충족시키는 위치에 슬릿, 제1 실린드리칼 렌즈, 조사면을 배치함으로써 회절에 의한 줄무늬는 반도체 기판에 전달되지 않게 된다. 이에 따라 결정성 불량 영역이 대부분 발생하지 않는 레이저 조사가 실현된다.
또한 출사된 레이저빔의 빔 지름, 출력, 빔의 형상을 그대로 사용되는 경우에는, 실린드리칼 렌즈를 반드시 2개 사용할 필요는 없다. 또한 출사된 레이저빔의 길이 방향과 폭방향의 길이의 비교를 유지한 채 집광을 행하는 경우에는, 실린드리 칼 렌즈 대신에, 구면 렌즈를 사용해도 된다.
그리고, 반도체 기판(106)을 적절한 속도로 이동시켜서 레이저 조사를 행한다. 반도체 기판(106)은, 레이저 조사시에 기판이 떨어지지 않도록, 흡착 수단 또는 기계적으로 고정하는 수단에 의해 기판 고정 스테이지(107)에 고정되어 있다. 또한 기판 고정 스테이지(107)는, X 스테이지(108), Y 스테이지(109)를 사용해서 반도체 기판의 표면과 평행한 기판 고정 스테이지의 면 내부를 X 방향 또는 Y 방향으로 이동시킬 수 있도록 되어 있다. X 스테이지(108), 및 Y 스테이지(109)는, 기판 고정 스테이지(107)에 고정된 반도체 기판을 100~1000mm/sec의 속도로 이동시키는 것이 가능하다. 여기에서는, 고정된 레이저빔의 조사 영역에 대하여, 반도체 기판이 설치된 스테이지를 X 방향(또는 Y 방향)으로 이동시켜서 레이저빛을 주사시키는 방식으로 하고 있다. 또한, 본 발명자들의 경험으로부터 예상되는 최적의 주사의 속도는, 400mm/ｓｅｃ 전후이다.
또한 X 스테이지(108), 및 Y 스테이지(109)를 이동시키는 방식에 한정되지 않고, 갈바니 미러나 폴리곤 미러에 의해 레이저빛을 주사시켜도 되고, 기판의 종방향(Y 방향)에 따라, 띠 모양으로 형성된 레이저빔을 조사하고, 그 조사 영역을 기판에 대하여 상대적으로 가로 방향(X 방향)으로 이동시켜서 레이저빛을 주사시킬 수 있으면 된다.
본 발명에 의해 레이저 조사를 활성화 처리에 사용하여, 적당하게, ＦＥＴ 등의 반도체소자를 제조함으로써 보다 고성능의 디바이스의 개발에 이용할 수 있다.
또한 레이저의 펄스폭에 대한 불순물의 확산거리를 다음에 나타내는 식으로 구할 수 있다.
Figure 112007040614220-pct00007
............[수식 6]
수식 6에서, τL은 시간, 즉 레이저의 펄스폭을 가리키고 있다. 또한 ＤF는 재료의 열확산계수이며, ＤF=ＫT/ρＣP이다. 다만, ＫT는 열전도율, ρ은 밀도, ＣP은 비열용량이다. 결정 실리콘의 열전도율 ＫT는, 148W/ｍ·Ｋ이며, 결정 실리콘의 밀도 ρ은, 2330kg/ｃｍ3이며, 결정 실리콘의 비열용량 ＣP은, 700J/(ｋｇ·Ｋ)이다. 따라서, 결정 실리콘의 열확산계수 ＤF는, 9.074×10-5m2/s가 된다.
예를 들면 레이저의 펄스폭을 1ｐｓ라고 했을 때, 결정 실리콘의 열확산거리 ＬD는, 9.525853nm로 산출할 수 있다. 이렇게 펄스폭을 피코초대, 또는 펨토초(10-15초)대의 펄스레이저로부터 출사되는 레이저빔을 사용했을 경우, 결정 실리콘의 열확산거리는 극히 작아져, 레이저빔에서 조사된 부분만이 고온 고밀도 에너지 상태가 되어, 열확산에 의해 열영향층이 거의 생기지 않는 것을 보이고 있다. 다시 말해, 펄스폭을 피코초대, 또는 펨토초(10-15초)대의 펄스 레이저로부터 출사되는 레이저빔을 반도체에 첨가된 불순물의 활성화에 사용한 경우, 접합 깊이가 얕은 극히 얕은 접합합을 형성할 수 있다.
또한 본 발명에 있어서, 레이저의 펄스폭 등의 조사 조건을 적당하게 설정함으로써 접합 깊이를 자유롭게 조절할 수도 있다.
또한 여기에서는 활성화에 사용한 예를 나타내었지만, 특별하게 한정되지 않고, 실리사이드 형성 처리 등으로 대표되는 여러가지 레이저 어닐 처리에 적용할 수 있다.
(실시예2)
이하에 본 발명을 사용한 ＦＥＴ의 제조 순서를 간략하게 도3a 및 도 3b를 사용해서 나타낸다. 여기에서는 불순물이 주입된 불순물 영역에 대하여, 근적외 영역의 파장을 가지는 기본파이고, 또한, 펄스폭이 10ｐｓ 정도 이하인 레이저빛을 조사하여, 조사 영역에 비선형 광학효과(다광자흡수)을 생기게 해서 활성화를 행하는 예를 나타낸다.
우선, 단결정 실리콘으로 이루어지는 실리콘 기판(301)을 준비한다. 그리고, 실리콘 기판의 주면(소자 형성면 또는 회로 형성면)의 제1 소자 형성 영역에 ｎ형 웰(302)을, 제2 소자 형성 영역에 ｐ형 웰(303)을 각각 선택적으로 형성한다.
이어서, 제1 소자 형성 영역과 제2 소자 형성 영역을 구획하기 위한 소자 분리 영역이 되는 필드 산화막(306)을 형성한다. 필드 산화막(306)은 두터운 열산화막이며, 공지된 ＬＯＣＯＳ법을 사용해서 형성하면 된다. 또한, 소자분리법은, Ｌ ＯＣＯＳ법에 한정되지 않고, 예를 들면 소자 분리 영역은 트렌치 분리법을 사용해서 트렌치 구조를 갖고 있어도 되고, ＬＯＣＯＳ 구조와 트렌치 구조의 조합이라도 된다.
이어서, 실리콘 기판의 표면을, 예를 들면 열산화시킴으로써 게이트 절연막을 형성한다. 게이트 절연막은, ＣＶＤ법을 사용해서 형성해도 되고, 산화 질화규소막이나 산화 규소막이나 질화규소막이나 그것들의 적층막을 사용할 수 있다. 예를 들면 열산화에 의해 얻어진 막두께 5nm의 산화 규소막과 ＣＶＤ법으로 얻어진 막두께 10nm~15nm의 산화 질화규소막의 적층막을 형성한다.
이어서, 폴리실리콘층 311a, 317a와 실리사이드층 31lb, 317b의 적층막을 전체면에 형성하고, 리소그래피 기술 및 드라이에칭 기술에 근거하여 적층막을 패터닝함으로써 게이트 절연막 위에 폴리사이드 구조를 가지는 게이트 전극 311, 317을 형성한다. 폴리실리콘층 311a, 317a는 저저항화하기 위해 미리, 1021/ｃｍ3 정도의 농도로 인(P)을 도프해 두어도 되고, 폴리실리콘 막 311a, 317a를 형성한 후에 짙은 ｎ형 불순물을 확산시켜도 된다. 또한 실리사이드층 31lb, 317b을 형성하는 재료는 몰리브덴 실리사이드(ＭｏＳｉｘ), 텅스텐 실리사이드(ＷＳｉｘ), 탄타르 실리사이드(ＴａＳｉｘ), 티타늄 실리사이드(ＴｉＳｉｘ) 등을 적용하는 것이 가능하며, 공지의 방법을 따라 형성하면 된다.
이어서, 익스텐션 영역을 형성하기 위해서, 게이트 절연막을 거쳐서 실리콘 반도체 기판에 이온주입을 행한다. 본 실시예에 있어서는, 각 소스 영역 및 드레인 영역과 채널 형성 영역과의 사이에 형성된 불순물 영역을 익스텐션 영역이라고 부른다. 익스텐션 영역 307, 313의 불순물 농도는, 소스 영역 및 드레인 영역의 불순물 농도보다도 낮을 경우도 있고, 동등한 경우도 있고, 높을 경우도 있다. 다시 말해, 익스텐션 영역의 불순물 농도는, 반도체장치에 요구되는 특성에 의거하여 결정하면 된다,
본 실시예는, ＣＭＯＳ를 제조할 경우이므로, p채널형 ＦＥＴ를 형성해야 할 제1 소자 형성 영역을 레지스트 재료로 피복하고, ｎ형 불순물인 비소(Ａｓ)나 인(P)을 실리콘 기판에 주입한다. 또한 n채널형 ＦＥＴ를 형성해야 할 제2 소자 형성 영역을 레지스트 재료로 피복하고, ｐ형 불순물인 붕소(B)을 실리콘 기판에 주입한다.
이어서, 이온주입된 불순물의 활성화 및, 이온주입에 의해 발생한 실리콘 기판에 있어서의 결정 결함을 회복하기 위해서, 제1회째의 활성화 처리를 행한다. 본 실시예에 있어서는, 실시예 1에 나타나 있는 바와 같이 기본파이며, 또한, 펄스폭이 10ｐｓ 이하의 레이저빛을 조사하여, 비선형 광학효과(다광자흡수)을 생기게 해서 활성화를 행한다. 본 프로세스를 효율적으로 행하기 위해서, 레이저의 반복 주파수는, 10MHz 이상으로 해도 된다. Ｓｉ의 융점정도의 온도까지 반도체 기판을 가열하여, 표면의 박층을 국소적으로 가열해서 활성화한다. 이때, Ｓｉ 내의 불순물은 대단히 짧은 시간에서 가열되기 때문에, 그 동안에 이동할 수 있는 거리는 극히 짧다. 그렇지만, Ｓｉ의 격자점으로 이동하기 위해서는 충분한 거리이기 때문에, 본 프로세스에 의해, 주입되어 있는 불순물을 충분하게 활성화할 수 있다. 또한 이 전의 논의에서도 서술한 대로, 본 프로세스에 의한 불순물의 이동 거리는 1nm 정도이하로 짧어, 이것에 의해 불순물의 확산을 최대한 억제할 수 있다.
이어서, 게이트 전극의 측벽에 사이드월 312, 318을 형성한다. 예를 들면 산화 규소로 이루어지는 절연재료층을 전체면에 ＣＶＤ법으로 적층시켜, 이러한 절연재료층을 에치백함으로써 사이드월을 형성하면 된다. 에치백시에 자기정합적으로 게이트 절연막을 선택적으로 제거해도 된다. 또한 에치백후에 게이트 절연막의 에칭을 행해도 된다. 이렇게 해서, 게이트 전극의 폭과, 그 게이트 전극의 측벽의 양측에 설치된 사이드월의 폭을 합계한 폭을 가지는 게이트 절연막 310, 316이 형성된다.
이어서, 소스 영역 및 드레인 영역을 형성하기 위해서, 노출된 실리콘 기판에 이온주입을 행한다. ＣＭＯＳ를 제조할 경우이므로, p채널형 ＦＥＴ를 형성해야 할 제1 소자 형성 영역을 레지스트 재료로 피복하고, ｎ형 불순물인 비소(Ａｓ)나 인(P)을 실리콘 기판에 주입해서 소스 영역 314 및 드레인 영역 315을 형성한다. 또한 n채널형 ＦＥＴ를 형성해야 할 제2 소자 형성 영역을 레지스트 재료로 피복하고, ｐ형 불순물인 붕소(B)를 실리콘 기판에 주입해서 소스 영역 308 및 드레인 영역 309을 형성한다,
이어서, 이온주입된 불순물의 활성화 및, 이온주입에 의해 발생한 실리콘 기판에 있어서의 결정 결함을 회복하기 위해서, 제2회째의 활성화 처리를 행한다. 제2회째의 활성화 처리도 기본파이며, 또한, 펄스폭이 10ｐｓ 이하인 레이저빛을 조사하여, 비선형 광학효과(다광자흡수)를 생기게 해서 활성화를 행한다. 이 단계에 서의 단면도가 도3a에 해당한다.
그리고, 활성화후에 층간 절연막이나 플러그 전극이나 금속 배선 등을 형성한다. 제1 층간 절연막 331은, 플라즈마 CVD법이나 감압 ＣＶＤ법을 사용해서 산화 실리콘 막이나 산화 질화 실리콘 막 등으로 100~2000nm의 두께로 형성한다. 다시 그 위에 인 글라스(ＰＳＧ), 혹은 보론 글라스(ＢＳＧ), 혹은 인 보론 글라스(ＰＢＳＧ)의 제2 층간 절연막 332이 형성된다. 제2 층간 절연막 332은, 평탄성을 상승시키기 위해서, 스핀 코트법이나 상압 ＣＶＤ법으로 제조한다.
소스 전극 333, 335, 및 드레인 전극 334, 336은, 제1 층간 절연막 331 및 제2 층간 절연막 332에 각각의 ＦＥＴ의 소스 영역 및 드레인 영역에 이르는 콘택홀을 형성한 후에 형성하는 것으로, 저저항재료로서 통상 자주 사용되는 알루미늄(Ａｌ)을 사용하면 된다. 또한 Ａｌ과 티타늄(Ｔｉ)의 적층 구조로 해도 된다.
또한 여기에서는 도면에 나타내지는 않았지만, 제1 층간 절연막 331 및 제2 층간 절연막 332에 게이트 전극에 이르는 콘택홀이 설치되고, 제2 층간 절연막 위에 설치되는 배선과 전기적으로 접속하는 전극이 개구부에 있어서 제1 층간 절연막의 일부 위에 형성한다.
최후에, 패시베이션 막 341과 제3 층간 절연막 342을 형성하여, 도 3b의 상태를 얻는다. 도 3b에 있어서 좌측의 트랜지스터가 p채널형 ＦＥＴ 201이며, 우측의 트랜지스터가 n채널형 ＦＥＴ 202이다.
더욱이, 패시베이션 막 341은, 플라즈마 CVD법으로 질화 실리콘 막, 또는 산화 실리콘 막, 혹은 질화산화 실리콘 막으로 형성되어 있다. 더욱이, 제3 층간 절 연막 342은 유기수지 재료로 1㎛~2㎛의 두께로 형성한다. 유기수지 재료로서, 폴리이미드, 폴리아미드, 아크릴, 벤조시클로부텐(ＢＣＢ) 등을 사용할 수 있다. 유기수지막을 사용하는 것의 이점은, 막의 형성 방법이 간단한 점이나, 비유전률이 낮으므로 기생 용량을 저감할 수 있는 점, 평탄화하는데에 적합한 점 등이 있다. 물론, 전술한 것 이외의 유기수지막을 사용해도 된다.
본 발명에 의해, 펀치스루나, 게이트 리크 등의 단채널 효과를 억제할 수 있어, 반도체장치의 더욱 더의 미세화를 진전되게 할 수 있다. 또한 본 발명에 의해, ＦＥＴ의 소스 영역과 드레인 영역의 간격이나 익스텐션 영역의 폭을 자유롭게 설계하는 것이 가능해 진다. 따라서, 본 발명에 의해 ＦＥＴ의 채널길이를 5nm~80nm의 범위에서 자유롭게 설계하는 것이 가능하다.
또한 본 실시예는 실시예 1과 자유롭게 조합할 수 있다.
(실시예3)
본 발명의 반도체장치의 제조 방법에 대해서 도 4a 내지 도 7을 참조해서 설명한다. 본 실시예는, 절연층과 단결정 반도체층이 적층된 SOI(ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ) 기판을 사용하는 예를 나타낸다.
SOI 기판으로서는, 예를 들면 ＳＩＭＯＸ(ｓｅｐａｒａｔｉｏｎ ｂｙ ｉｍｐｌａｎｔｅｄ ｏｘｙｇｅｎ) 기판을 들 수 있다. ＳＩＭＯＸ 기판(510)은, 단결정 반도체층의 표면에서 조금 깊은 부분에 산소 분자를 매립하고, 그것을 고열에서 산화시킴으로써, 절연층과 그 절연층 위에 단결정 반도체층을 제조한 기판이며, 제1 단결정 반도체층(511)과, 절연층(512)과, 제2 단결정 반도체층(513)이 적층된 기판이다(도4a 참조).
ＳＩＭＯＸ 기판(510)을 사용한 본 발명의 반도체장치의 제조 방법에 관하여 설명한다. 우선, ＳＩＭＯＸ 기판(510)의 일 표면의 제1 단결정 반도체층(511)을 활성층으로 한 전계 효과 트랜지스터 등의 제1 소자를 복수 형성한다. 계속해서, 제1 단결정 반도체층(511) 위에, 제2 소자를 포함하는 층(514)을 형성한다(도 4b 참조). 다음에 ＳＩＭＯＸ 기판(510)의 일 표면과는 반대의 표면의 제2 단결정 반도체층(513)을 에칭해서 제거한다(도 4c 참조). 그러면, 절연층(512)과, 제1 단결정 반도체층(511)과, 제2 소자를 포함하는 층(514)이 순차적으로 적층된 반도체장치(516)가 완성된다(도 4d 참조).
또한, 제2 단결정 반도체층(513)의 제거는, 숫돌 등의 연삭연마장치(515)를 사용해 행해도 되고, 에칭제를 사용해 행해도 되고, 연삭연마 장치(515)와 에칭제를 병용해서 행해도 된다. 바람직하게는, 제2 단결정 반도체층(513)이 어느 정도의 얇기가 될 때까지는 연삭연마하고, 그 후에 절연층(512)이 노출할 때까지, 에칭제에 의해 제2 단결정 반도체층(513)을 제거하면 된다. 에칭제는, 웨트에칭이면, 불산을 물이나 불화 암모늄으로 희석한 혼합액, 불산과 질산의 혼합액, 불산과 질산과 초산의 혼합액, 과산화 수소와 황산의 혼합액, 과산화 수소와 암모늄 수와 물의 혼합액, 과산화 수소와 염산과 물의 혼합액 등을 사용한다. 또한 드라이에칭이면, 불소 등의 할로겐계의 원자나 분자를 포함하는 기체, 또는 산소를 포함하는 기체를 사용한다. 바람직하게는, 불화 할로겐 또는 할로겐화 화합물을 포함하는 기체 또는 액체를 사용한다. 예를 들면 불화 할로겐을 포함하는 기체로서 3불화 염소(ＣｌＦ3)을 사용하면 된다.
ＳＩＭＯＸ 기판(510)이 포함하는 제2 단결정 반도체층(513)의 두께는, 수십~수백 ㎛의 두께인 것에 대해, 제1 단결정 반도체층(511)의 두께는 0.3㎛ 이하로 대단히 얇다. 따라서, 제1 단결정 반도체층(511)을 사용해서 전계 효과 트랜지스터를 복수 형성한 후에, 제2 단결정 반도체층(513)을 제거하면, 소형, 초박형, 경량을 실현한 반도체장치, 예를 들면 초대 규모 집적회로(ＵＬＳＩ)나 ＳＲＡＭ, ＤＲＡＭ 등의 메모리 장치를 제공할 수 있다.
더욱 더 자세하게 설명하기 위해서, 제1 소자를 전계 효과 트랜지스터로 하고, 제2 소자를 기억소자로 하여 ＤＲＡＭ을 제조하는 방법을 도 5, 도 6을 사용해서 이하에 나타낸다.
우선, 도5a에 나타나 있는 바와 같이 제1 단결정 반도체층(511)과, 절연층(512)과, 제2 단결정 반도체층(513)과가 적층된 ＳＩＭＯＸ 기판 위에 무기절연막(614)을 형성한다.
이어서, 도전 재료로 이루어지는 게이트 전극(616)을 형성하고, 게이트 전극(616)을 마스크로 하여 무기절연막을 자기정합적으로 에칭해서 게이트 절연막(615)을 형성한다. 이 단계에서 도 5b의 상태가 얻어진다.
이어서, 익스텐션 영역을 형성하기 위해서, 불순물을 플라즈마 도핑법에 의해 주입해서 제1 불순물 영역(617a)을 형성한다. 플라즈마 도핑법을 사용함으로써 극히 얕은 불순물 주입을 행할 수 있다. 이 단계에서 도 5c의 상태가 얻어진다.
이어서, 주입된 불순물을 극히 얕고, 또한, 고농도의 프로파일(분포)인 채로 활성화를 행하기 위해서, 기본파이며, 또한, 펄스폭이 10ｐｓ 이하인 레이저빛을 조사하여, 조사 영역에 비선형 광학효과(다광자흡수)을 생기게 하는 레이저 어닐을 행한다. 이렇게 해서, 전기적으로 활성화된 제1 불순물 영역(617b)이 형성된다. 이 단계에서 도 5d의 상태가 얻어진다.
이어서, 게이트 전극(616)을 덮도록 질화규소막을 성막하고, 막두께분 만큼 이방적으로 드라이에칭한다. 이렇게 해서, 도 5e에 나타나 있는 바와 같이 게이트 전극(616)의 측벽부에 질화규소막을 부분적으로 남긴 사이드월(618)을 형성한다. 이 사이드월(618)을 형성함으로써 게이트 전극(616) 단부에서 불순물의 농도구배를 형성하여, 전계 효과 트랜지스터의 신뢰성을 향상시키고 있다.
이어서, 소스 영역 및 드레인 영역을 형성하기 위해서, 불순물을 이온 도핑법에 의해 주입해서 제2 불순물 영역(619)을 형성한다. 이온 도핑법을 사용함으로써 제1 불순물 영역보다도 깊게 불순물 주입을 행한다. 이 단계에서 도 5f의 상태가 얻어진다.
이어서, 제2 불순물 영역(619)의 활성화를 행한다. 여기에서의 활성화로서는, YAG 레이저 또는 ＸｅＣｌ 레이저를 사용해서 에너지 밀도 0.1~1J/ｃｍ2 정도의 레이저 어닐을 행한다. 또한, 이 레이저 어닐 대신에, 기본파이며, 또한, 펄스폭이 10ｐｓ 이하인 레이저빛을 사용하는 레이저 어닐을 행하는 것도 가능하다.
이어서, 제1 산화 규소막(620)을 ＣＶＤ법에 의해 형성한 후, ＣＭＰ로 평탄화하여, 콘택홀을 포토리소그래피 공정으로 형성한다. 제1 산화 규소막(620)을 에칭해서 형성된 콘택홀을 폴리실리콘으로 충전하고, 제2 불순물 영역(619)과 접하는 인출단자(플러그라고도 부른다)(621)를 형성한다. 또한, 커패시터용의 플러그 624, 625도 동시에 형성된다. 이어서, 제2 산화 규소막(622)을 전체면에 성막한 후, 비트선을 형성하는 부분을 개구한다. 이어서, 스퍼터링법에 의해 ＴｉＮ막과 W막을 적층성막하고, 패터닝해서 비트선(623)을 형성한다. 또한, 비트선(623)은 2개의 메모리셀에서 공통으로 한다.
이어서, 비트선(623)의 다시 위에 커패시터를 형성하기 위해서, 제3 산화 규소막(626)과 질화규소막(627)을 ＣＶＤ법에 의해 형성한 후, ＣＭＰ로 평탄화하여, 콘택홀의 포토리소그래피를 행한다. 제3 산화 규소막(626) 및 질화규소막(627)을 에칭해서 형성된 콘택홀을 폴리실리콘으로 충전하여, 커패시터용의 제1 플러그 624, 625와 접하는 커패시터용의 제2 플러그 628, 629을 형성한다.
이어서, 원통 형상의 커패시터를 형성하기 위해서, 형성하려고 하는 커패시터의 높이에 해당하는 막두께로 제4 산화 규소막을 ＣＶＤ법에 의해 형성한다. 커패시터의 구멍 패턴을 포토리소그래피로 형성해서 에칭한다. 또한, 커패시터는 인접하는 커패시터와 접촉하지 않는 범위에서 최대한 크게 설계한다.
이어서, 제4 산화 규소막의 구멍의 내면을 포함해서 전체면에 얇은 폴리실리콘 막을 ＣＶＤ법에 의해 형성한다. 이어서, 에치백을 행해서 부분적으로 폴리실리콘 막을 제거하면 구멍의 내면에만 폴리실리콘 막이 남아서 원 통형상의 전극(커패 시터의 하부전극)(630)이 형성된다.
또한 본 발명은 도 6에 나타내는 메모리셀의 구조에 한정되지 않고, 예를 들면, 플래너형, 스텍형, 트렌치형으로 해도 된다.
이어서, Ｔａ2O5막과, ＴｉＮ막을 ＣＶＤ법에 의해 형성한 후, 패터닝해서 ＴｉＮ막으로부터 이루어지는 상부전극(플레이트라고도 불린다)(631)을 형성한다. 이상의 공정으로 메모리셀이 완성된다. 또한, Ｔａ2O5막을 대신하는 유전체로서 ＢａＳｒＴｉＯ3나 ＳｉＯ2나 Ｓｉ3N4 등을 사용할 수 있다.
그리고, 제1 층간 절연막(632) 또는 제2 층간 절연막(633)을 형성하고, 주변에 설치된 ＣＭＯＳ 회로(도면에 나타나 있지 않음)을 제1 배선과 제2 배선으로 접속한다. 상하의 배선 사이는, 콘택홀의 형성과 플러그의 형성으로 전기적으로 접속시킨다.
ＣＭＯＳ 회로를 제1 배선과 제2 배선으로 접속한다. 또한, 도 6에 나타나 있는 바와 같이 메모리 어레이 위는 제1 배선과, 제2 배선이 횡단하는 것 뿐이다.
주변의 전계 효과 트랜지스터에 대하여, 비트 선과, 제1 배선과, 제2 배선의 합계 3층의 배선구조가 짜여져 있다.
또한 제1 배선은, ＴｉＮ막(634a)과, Ａｌ을 주성분으로 하는 막(634b)의 적층으로 형성한다. 또한 제2 배선도 ＴｉＮ막(635a)과, Ａｌ을 주성분으로 하는 막(635b)의 적층으로 형성한다.
그리고, 여러가지의 공정을 거친 데미지 회복 등을 위해 수소분위기 하에서 어닐을 행한다. 그리고, 산화 규소막 또는 질화규소막으로 이루어지는 최종 보호막(636)을 형성하고, 본딩 패드(패키지에의 접속 단자 부분)에 있어서 제2 배선이 노출하도록 개구한다.
최후에, 제2 단결정 반도체층(513)을 깎아, 얇게 한다. 이렇게 해서, 도 6에 구조의 일부를 나타낸 ＤＲＡＭ이 완성된다.
그리고, 웨이퍼로부터 ＤＲＡＭ을 가지는 칩을 개별적으로 분리하기 위해서 다이싱을 행한다. 이어서, 웨이퍼로부터 칩을 하나씩 픽업하여, 리드프레임에 탑재한다. 그리고, 칩의 전극 단자와 리드프레임의 인너 리드와의 사이를, 직경 약 20~30㎛의 금 와이어로 전기적으로 도통할 수 있도록 연결한다. 이어서, 취급이 용이하게 되도록 몰드 수지층으로 봉지한다. 이어서, 리드를 남땜 도금하여 녹을 막는다. 이어서, 리드프레임으로부터 개개의 패키지로 분리하여, 리드를 형성한다. 이렇게 해서, 패키지를 행한다.
도 7에, 패키지가 행해진 디바이스의 단면 구조를 표시하는 사시도를 나타낸다. 도 7에 나타내는 구조는, 와이어 본딩법으로 칩(702)이 리드프레임(701)에 접속되어 있다. 또한 칩(702)은, 몰드 수지층(703)에 의해 봉지되어 있다. 또한 칩(702)은 리드프레임(701) 위에, 마운트용의 접착제(704)에 의해 마운트되어 있다.
또한 리드프레임(701)은, 솔더볼(705)이 설치된 볼 그리드 어레이형이다. 솔더볼(705)은, 리드프레임(701)의 칩(702)이 마운트되어 있는 면과는 반대의 면에 설치된다. 그리고 리드프레임(701)에 설치된 배선(706)은, 리드프레임에 설치된 콘 택홀을 거쳐서, 솔더볼(705)과 전기적으로 접속하고 있다.
또한, 본 실시예에서는, 칩(702)과 솔더볼(705)의 전기적인 접속을 하기 위한 배선(706)을, 리드프레임(701)의 칩이 마운트되어 있는 면 위에 설치하고 있지만, 리드프레임은 이것에 한정되지 않는다. 예를 들면 리드프레임의 내부에 있어서 배선이 다층화되어서 설치되어 있어도 된다.
그리고, 도 7에서는, 칩(702)과 배선(706)이, 금 와이어(707)에 의해 전기적으로 접속되어 있다. 칩(702)에는 반도체 소자가 설치되어 있고, 또한 칩(702)의 리드프레임(701)이 설치되어 있는 면과는 반대의 면에, 패드가 설치된다. 패드는 상기 반도체 소자와 전기적으로 접속되어 있다. 그리고 패드는, 리드프레임(701)에 설치된 배선(706)과, 금 와이어(707)에 의해 접속되어 있다.
또한 본 실시예는 실시예 1 또는 실시예 2과 자유롭게 조합할 수 있다.
(실시예4)
본 발명의 레이저 어닐법을 사용해서 제조한 ＦＥＴ를 집적한 ＩＣ칩을 탑재하여, 여러가지 전자기기를 완성시킬 수 있다. 또한 본 발명의 레이저 어닐법을 사용해서 제조한 ＦＥＴ를 스위칭소자로 하고, 상기 스위칭소자에 접속하는 반사 전극을 설치함으로써 반사형의 액티브 매트릭스 기판으로 했다. 그 반사형의 액티브 매트릭스 기판을 사용해서 전자기기의 표시부를 구성하여, 여러가지 전자기기를 완성시킬 수 있다.
그러한 전자기기로서는, 퍼스널컴퓨터, 게임 기기, 휴대 정보단말(모바일 컴 퓨터, 휴대전화, 휴대형 게임기 또는 전자서적 등), 비디오 카메라, 디지탈 카메라, 반사형 프로젝터, 네비게이션 시스템, 음향재생장치(카 오디오, 오디오 컴포넌트 시스템 등), 기록 매체를 구비한 화상재생장치(구체적으로는 Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ(ＤＶＤ)) 등의 기록 매체를 재생하고, 그 화상을 표시할 수 있는 디스플레이와 ＩＣ칩을 구비한 장치) 등을 들 수 있다.
본 발명의 전자기기의 1개인 휴대전화를 예로 든다. 패키지가 실제로 전자기기에 설치되어 있는 모양을 도8a에 나타낸다.
도8a에 나타낸 휴대전화의 모듈은, 프린트 배선기판(816)에, 메모리(802) 위에 적층된 ＣＰＵ(811), 전원회로(803), 음성처리회로(801)에 적층된 콘트롤러(829), 송수신회로(804)나, 그 이외, 저항, 버퍼, 용량소자 등의 소자가 설치되어 있다. 또한 패널(800)이 ＦＰＣ(808)에 의해 프린트 배선기판(816)에 설치되어 있다. 패널(800)에는, 화소부(805)와, 상기 화소부(805)가 가지는 화소를 선택하는 주사선 구동회로(806)와, 선택된 화소에 비디오 신호를 공급하는 신호선 구동회로(807)가 설치되어 있다.
프린트 배선기판(816)에의 전원전압 및 키보드 등으로부터 입력된 각종 신호는, 복수의 입력 단자가 배치된 프린트 배선 기판용의 인터페이스부(809)를 통해 공급된다. 또한 안테나와의 사이의 신호의 송수신을 행하기 위한 안테나용 포트(810)가, 프린트 배선기판(816)에 설치되어 있다.
또한, 도8a에서는 패널(800)에 프린트 배선기판(816)이 ＦＰＣ을 사용해서 설치되어 있지만, 반드시 이 구성에 한정되지 않는다. ＣＯＧ(Ｃｈｉｐ ｏｎ Ｇｌ ａｓｓ) 방식을 사용하여, 콘트롤러(829), 음성처리회로(801), 메모리(80)2, ＣＰＵ(811) 또는 전원회로(803)를 패널(800)에 직접 설치시켜도 된다.
또한 프린트 배선기판(816)에 있어서, 루팅배선 사이에 형성되는 용량이나 배선 자체가 가지는 저항 등에 의해, 전원전압이나 신호에 노이즈가 타거나, 신호의 상승이 둔해지는 일이 있다. 그래서, 프린트 배선기판(816)에 용량소자, 버퍼 등의 각종 소자를 설치함으로써, 전원전압이나 신호에 노이즈가 타거나, 신호의 상승이 둔해지거나 하는 것을 막을 수 있다.
또한 도 8b는, ＦＰＣ 위에 탑재된 집적회로가 구비된 모듈의 예를 나타내고 있다.
도 8b에 나타나 있는 바와 같이 ＦＰＣ(908) 위에는, 집적회로(콘트롤러(901), ＣＰＵ(Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ)(902), 메모리(903))가 탑재되어 있다. 패널(900)에는, 화소부(905), 및 구동회로(신호선 구동회로(907), 주사선 구동회로(906))가 설치되어 있고, 이것들과 외부에 설치된 외부전원 등(도시 생략)을 전기적으로 접속하기 위한 ＦＰＣ(908)가, 접착제(909)에 의해 패널(900) 위에 붙여져 있다. ＦＰＣ(908) 위에 반도체 기판을 사용한 집적회로(콘트롤러(901), ＣＰＵ(902), 메모리(903))를 설치함으로써, 전원전압이나 신호에 노이즈가 타거나, 신호의 상승이 둔해지거나 하는 것을 막고 있다.
또한 본 실시예는 실시예 1, 실시예 2,또는 실시예 3과 자유롭게 조합할 수 있다.
(실시예5)
본 발명의 레이저 어닐법을 사용해서 제조한 ＦＥＴ를 집적한 ＩＣ칩을 박막 집적회로, 또는 비접촉형 박막 집적회로장치(무선 ＩＣ 태그, ＲＦＩＤ(무선인증, Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ)라고도 불린다)로서 사용할 수도 있다.
안테나로서 기능하는 도전층(1517)이 설치된 카드형 기판(1518)에 본 발명의 ＩＣ칩(1516)을 붙인 ＩＤ 카드의 예를 도 9에 나타낸다. 이렇게, 본 발명의 ＩＣ칩(1516)은, 소형, 초박형, 경량이며, 다종 다양의 용도가 실현되어 물품에 붙여도, 그 물품의 디자인성을 손상하는 일이 없다.
또한, 본 발명의 ＩＣ칩(1516)은, 카드형 기판(1518)에 붙이는 형태에 제약받지 않고, 곡면이나 여러가지 형상의 물품에 붙일 수도 있다. 예를 들면 ＩＣ칩을 지폐, 동전, 유가증권류, 무기명 채권류, 증서류(운전면허증이나 주민등록증 등), 포장용 용기류(포장지나 보틀 등), 기록 매체(ＤＶＤ 소프트웨어나 비디오테잎 등), 탈것류(자전거 등), 신변물(가방이나 안경등), 식품류, 의류, 생활용품류 등에 설치해서 사용할 수 있다.
또한 본 실시예는 실시예 1, 실시예 2, 실시예 3, 또는 실시예 4과 자유롭게 조합할 수 있다.
(실시예6)
본 발명의 레이저 어닐법을 사용해서 제조한 ＦＥＴ를 사용한 ＩＣ칩으로서 탑재하여, 여러가지 전자기기를 완성시킬 수 있다. 그것의 구체적인 예를 도 10a 내지 도 10e를 사용하여 설명한다.
도 10a는 표시장치이며, 케이싱(1901), 지지대(1902), 표시부(1903), 스피커부(1904), 비디오 입력 단자(1905) 등을 포함한다. 이 표시장치는, 다른 실시예에서 나타낸 제조방법에 의해 형성한 ＦＥＴ를 구동 ＩＣ로 사용함으로써 제조된다. 이때, 표시장치에는 액정표시장치, 발광 장치 등이 있으며, 구체적으로는 컴퓨터용, 텔레비젼 수신용, 광고 표시용 등의 모든 정보표시용 표시장치가 포함된다.
도 10b는 컴퓨터이며, 케이싱(1911), 표시부(1912), 키보드(1913), 외부 접속 포트(1914), 포인팅 마우스(1915) 등을 포함한다. 전술한 실시예에서 나타낸 제조 방법을 사용해서 ＦＥＴ를 형성함으로써, 그 형성된 ＦＥＴ를 표시부의 구동 ＩＣ나, 본체 내부의 ＣＰＵ, 메모리 등에도 적용이 가능하다.
또한 도 10c는 휴대전화이며, 휴대 정보단말의 1개의 대표예이다. 이 휴대전화는 케이싱(1921), 표시부(1922), 센서부(1924), 조작 키(1923) 등을 포함한다. 센서부(1924)는, 광센서 소자를 가지고 있고, 센서부(1924)에서 얻어진 조도에 맞춰서 표시부(1922)의 휘도 컨트롤을 행하거나, 센서부(1924)에서 얻어진 조도에 맞춰서 조작 키(1923)의 조명 제어를 행함으로써 휴대전화의 소비 전류를 억제할 수 있다. 또한 ＣＣＤ 등의 촬상기능을 가지는 휴대전화이면, 광학 화인더의 근처에 설치된 센서부(1924)의 센서 수광량이 변화되는 것으로 촬영자가 광학 화인더를 들여다보았는가 아닌가를 검출한다. 촬영자가 광학 화인더를 들여다 보고 있는 경우에는, 표시부(1922)를 오프로 함으로써 소비 전력을 억제할 수 있다.
상기한 휴대전화를 필두로 하여, ＰＤＡ(Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔｓ, 정보휴대 단말), 디지탈 카메라, 소형 게임기 등의 전자기기는 휴대 정보단말이기 때문에, 표시 화면이 작다. 따라서, 전술한 실시예에서 나타낸 ＦＥＴ를 사용해서 ＣＰＵ, 메모리, 센서 등의 기능 회로를 형성하여, 소형·경량화를 꾀할 수 있다.
또한 ＩＣ 태그를 여러가지 전자기기에 붙이는 것에 의해, 전자기기의 유통경로 등을 명확하게 할 수 있다. 도 10d는, 패스포드(1941)에 무선 ＩＣ 태그(1942)를 부착하고 있는 상태를 보이고 있다. 또한 패스포드(1941)에 무선 ＩＣ 태그를 매립해도 된다. 같은 방법으로, 운전면허증, 크레딧카드, 지폐, 동전, 증권, 상품권, 티켓, 트래블러스 체크(T/C), 건강 보험증, 주민등록증, 호적등본 등에 무선 ＩＣ 태그를 붙이거나 매립할 수 있다. 이 경우, 진짜인 것을 나타내는 정보만을 무선 ＩＣ 태그에 입력해 두고, 부정하게 정보를 읽어내거나 기록할 수 없도록 액세스 권한을 설정한다. 이것은, 다른 실시예에서 나타낸 메모리를 사용함으로써 실현할 수 있다. 이렇게 그러한 태그를 이용함으로써, 위조된 것과 구별하는 것이 가능하게 된다.
이 이외에, 무선 ＩＣ 태그를 메모리로서 사용하는 것도 가능하다. 도 10e는 무선 ＩＣ 태그(1951)을 야채의 포장에 붙이는 라벨에 사용했을 경우의 예를 나타내고 있다. 또한 포장 그 자체에 무선 ＩＣ 태그를 붙이거나 매립하거나 해도 상관이 없다. 무선 ＩＣ 태그(1951)에는, 생산지, 생산자, 제조연월일, 가공 방법 등의 생산 단계의 프로세스나, 상품의 유통 프로세스, 가격, 수량, 용도, 형상, 중량, 유효 기한, 각종 인증 정보등을 기록하는 것이 가능하게 된다. 무선 ＩＣ 태그(1951)로부터의 정보는, 리더(1952)의 안테나부(1953)에서 수신해서 읽어내고, 리더(1952)의 표시부(1954)에 표시함으로써, 도매업자, 소매업자, 소비자가 파악하는 것이 용이해진다. 또한 생산자, 거래업자, 소비자의 각각에 대하여 액세스 권한을 설정함으로써, 액세스 권한을 가지지 않는 경우에는 판독, 기록, 고쳐쓰기, 소거를 할 수 없는 구조로 되어 있다.
또한 무선 ＩＣ 태그는 아래와 같이 사용할 수 있다. 회계시에 무선 ＩＣ 태그에 회계를 끝낸 것을 기입하고, 출구에 체크 수단을 설치하여, 회계를 완료한 것을 무선 ＩＣ 태그에 기록되어 있는지를 체크한다. 회계를 완료하지 않고 가게를 나가려고 하면, 경보가 울린다. 이 방법에 의해, 회계를 잊어버리거나 점포의 도둑을 예방할 수 있다.
더욱이, 고객의 프라이버시 보호를 고려하면, 다음과 같은 방법으로 하는 것도 가능하다. 레지스터에서 회계를 하는 단계에서, (1) 무선 ＩＣ 태그에 입력되어 있는 데이터를 비밀번호 등으로 록크한다, (2) 무선 ＩＣ 태그에 입력되어 있는 데이터 그 자체를 암호화한다, (3) 무선 ＩＣ 태그에 입력되어 있는 데이터를 소거한다, (4) 무선 ＩＣ 태그에 입력되어 있는 데이터를 파괴한다, 중 어느 하나를 행한다. 이것들은 다른 실시예에서 예를 든 메모리를 사용함으로써 실현할 수 있다. 그리고, 출구에 체크 수단을 설치하여, (1)~ (4)의 어느 하나의 처리가 행해졌는지,또는 무선 ＩＣ 태그의 데이터에 아무것도 처리가 행해지지 않고 있는 상태인지를 체크함으로써, 회계의 유무를 체크한다. 이렇게 하면, 점포 내에서는 회계의 유무 를 확인하는 것이 가능해서, 점포 외에서는 소유자의 의지에 반해서 무선 ＩＣ 태그의 정보를 판독하는 것을 방지할 수 있다.
본 발명을 사용함으로써, 단채널 효과를 억제하면서, 더욱 미세화를 꾀할 수 있어, 무선 ＩＣ 태그에 설치된 ＩＣ칩의 소형화를 실현할 수 있다. ＩＣ칩은 사이즈가 작으면 작을수록 내충격 강도가 증가하기 때문에, 신뢰성이 향상한다. 또한 본 발명의 레이저 어닐법에 의해, 어떤 무선 ＩＣ 태그도 품질이 높고, 또한 성능의 편차가 없도록 제조할 수 있다.
이상과 같이, 본 발명에 의해 제조된 반도체장치의 적용 범위는 극히 넓어, 본 발명에 의해 제조된 반도체장치를 여러가지 분야의 전자기기에 사용할 수 있다.
또한 본 실시예는, 실시예 1, 실시예 2, 실시예 3, 실시예 4, 또는 실시예 5와 자유롭게 조합할 수 있다.
본 발명에 의해, 파장변환을 위한 비선형 광학소자를 필요로 하지 않고, 대단히 큰 출력의 레이저빔으로 활성화를 행할 수 있다. 따라서, 한번의 주사로 활성화할 수 있는 영역의 폭을 확대할 수 있으므로, 각별히 생산성을 향상시킬 수 있다.
또한 본 발명에 의해, 반도체 집적회로의 더욱 미세화를 진행시킬 수 있어, ＩＣ의 고집적도화를 진행시킬 수 있다. 덧붙여, 본 발명으로 의해, 웨이퍼 1매당의 칩수를 늘릴 수 있다.
부호의 설명
101: 레이저 발진기 102: 슬릿 103: 미러 104: 제1 실린드리칼 렌즈 105: 제2 실린드리칼 렌즈 106: 반도체 기판 107: 기판 고정 스테이지 108: X 스테이지 109: Y 스테이지 110: 레이저빔 111: 빔 조사 영역 201: p채널형 ＦＥＴ 202: n채널형 ＦＥＴ 301: 기판
302: ｎ형 웰 303: ｐ형 웰 306: 필드 산화막 307: 익스텐션 영역 308: 소스 영역 309: 드레인 영역 310: 게이트 절연막 311: 게이트 전극 311a: 폴리실리콘층 31lb: 실리사이드층 312: 사이드월 313: 익스텐션 영역 314: 소스 영역 315: 드레인 영역 316: 게이트 절연막 317: 게이트 전극 317a: 폴리실리콘층 317b: 실리사이드층 318: 사이드월 331: 제1 층간 절연막 332: 제2 층간 절연막 333: 소스 전극
334: 드레인 전극 335: 소스 전극 336: 드레인 전극 341: 패시베이션 막 342: 제3 층간 절연막 510: ＳＩＭＯＸ 기판 511: 제1 단결정 반도체층 512: 절연층 513: 제2 단결정 반도체층 514: 제2 소자를 포함하는 층 515: 연삭연마 장치 516: 반도체장치 614: 무기절연막 615: 게이트 절연막 616: 게이트 전극 617a: 제1 불순물 영역 617b: 제1 불순물 영역 618: 사이드월 619: 제2 불순물 영역 620: 제1 산화 규소막
621: 인출단자 622: 제2 산화 규소막 623: 비트선 624: 플러그 625: 플러그 626: 제3 산화 규소막 627: 질화규소막 628: 플러 그 629: 플러그 630: 전극 631: 상부전극 632: 제1 층간 절연막 633: 제2 층간 절연막 634a: ＴｉＮ막 634b: 주로 Ａｌ을 포함하는 막 635a: ＴｉＮ막 635b: 주로 Ａｌ을 포함하는 막 636: 최종보호막 701: 리드프레임 702: 칩 703: 몰드 수지층 704: 접착제
705: 솔더볼 706: 배선 707: 금 와이어 800: 패널 801: 음성처리회로 802: 메모리 803: 전원회로 804: 송수신회로 805: 화소부
806: 주사선 구동회로 807: 신호선 구동회로 808: ＦＰＣ 809: 인터페이스부 810: 안테나용 포트 811: ＣＰＵ 816: 프린트 배선기판
829: 콘트롤러 900: 패널 901: 콘트롤러 902: ＣＰＵ
903: 메모리 905: 화소부 906: 주사선 구동회로 907: 신호선 구동회로 908: ＦＰＣ 909: 접착제 1516: ＩＣ칩 1517: 도전층 1518: 카드형 기판 1901: 케이싱 1902: 지지대 1903:: 표시부 1904: 스피커부 1905: 비디오 입력 단자 1911: 케이싱
1912: 표시부 1913: 키보드 1914: 외부접속 포트 1915: 포인팅 마우스 1921: 케이싱 1922: 표시부 1923: 조작 키 1924: 센서부 1941: 패스포드 1942: 무선 ＩＣ 태그 1951: 무선 ＩＣ 태그 1952: 리더 1953: 안테나부 1954: 표시부

Claims (10)

  1. 반도체 기판 위에 게이트 전극을 형성하는 단계와,
    상기 반도체 기판에 선택적으로 제 1 불순물을 주입해서 제 1 불순물 영역을 형성하는 단계와,
    기본파를 갖는 제 1 레이저빔을 상기 제 1 불순물 영역의 표면에서 긴 빔으로 가공하는 단계와,
    상기 긴 빔에 대하여 상기 제 1 불순물 영역의 표면을 상대적으로 이동하여 상기 제 1 레이저빔을 주사해서 상기 제 1 불순물 영역을 활성화하는 단계와,
    상기 제 1 불순물 영역을 활성화한 후, 상기 게이트 전극의 측벽에 사이드월을 형성하는 단계와,
    상기 사이드월을 형성한 후, 상기 반도체 기판에 선택적으로 제 2 불순물을 상기 제 1 불순물보다 깊게 주입해서 제 2 불순물 영역을 형성하는 단계와,
    제 2 레이저빔으로 상기 제 2 불순물 영역을 활성화하는 단계를 포함하고,
    높은 피크 출력의 범위가 1GW/cm2 내지 1ＴＷ/cm2인 상기 기본파를 갖는 제 1 레이저빔은 반복 주파수 10MHz 이상에서 펄스 폭이 1펨토초 이상 10피코초 이하로 발진하고,
    상기 기본파는 근적외 영역의 파장을 갖고,
    상기 불순물 영역은, 전계 효과 트랜지스터의 소스 영역 또는 드레인 영역인 반도체장치의 제조 방법.
  2. SOI 기판의 반도체층 위에 게이트 절연막을 형성하는 단계와,
    상기 게이트 절연막 위에 게이트 전극을 형성하는 단계와,
    상기 SOI 기판의 반도체층에 선택적으로 제 1 불순물을 주입해서 제 1 불순물 영역을 형성하는 단계와,
    기본파를 갖는 제 1 레이저빔을 상기 제 1 불순물 영역의 표면에서 긴 빔으로 가공하는 단계와,
    상기 긴 빔에 대하여 상기 제 1 불순물 영역의 표면을 상대적으로 이동하여 상기 제 1 레이저빔을 주사해서 상기 제 1 불순물 영역을 활성화하는 단계와,
    상기 제 1 불순물 영역을 활성화한 후, 상기 게이트 전극의 측벽에 사이드월을 형성하는 단계와,
    상기 사이드월을 형성한 후, 상기 SOI 기판의 반도체층에 선택적으로 제 2 불순물을 상기 제 1 불순물보다 깊게 주입해서 제 2 불순물 영역을 형성하는 단계와,
    제 2 레이저빔으로 상기 제 2 불순물 영역을 활성화하는 단계를 포함하고,
    높은 피크 출력의 범위가 1GW/cm2 내지 1ＴＷ/cm2인 상기 기본파를 갖는 제 1 레이저빔은 반복 주파수 10MHz 이상에서 펄스 폭이 1펨토초 이상 10피코초 이하로 발진하고,
    상기 기본파는 근적외 영역의 파장을 갖고,
    상기 제 1 불순물 영역은 전계효과 트랜지스터의 익스텐션 영역이고,
    상기 제 2 불순물 영역은 상기 제 1 불순물 영역과 접하여 있고, 상기 전계효과 트랜지스터의 소스 영역 또는 드레인 영역인 반도체장치의 제조 방법.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제 1항 또는 제 2항에 있어서,
    상기 기본파를 갖는 제 1 레이저빔 및 상기 제 2 레이저빔은, 사파이어, ＹＡＧ, 세라믹 ＹＡＧ, 세라믹 Y2O3, ＫＧＷ, ＫＹＷ, Ｍｇ2ＳｉＯ4, ＹＬＦ, ＹＶＯ4, 또는 ＧｄＶＯ44 결정에, Ｎｄ, Ｙｂ, Ｃｒ, Ｔｉ, Ｈｏ, Ｅｒ의 도판트를 1개 이상 첨가한 레이저 중에서 1종류의 레이저로부터 출사되는 반도체장치의 제조 방법.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
KR1020077012563A 2004-11-18 2005-11-16 반도체장치의 제조 방법 KR101217108B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00334190 2004-11-18
JP2004334190 2004-11-18

Publications (2)

Publication Number Publication Date
KR20070085710A KR20070085710A (ko) 2007-08-27
KR101217108B1 true KR101217108B1 (ko) 2012-12-31

Family

ID=36407290

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077012563A KR101217108B1 (ko) 2004-11-18 2005-11-16 반도체장치의 제조 방법

Country Status (3)

Country Link
US (1) US7737053B2 (ko)
KR (1) KR101217108B1 (ko)
WO (1) WO2006054758A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
JP2008078166A (ja) * 2006-09-19 2008-04-03 Sony Corp 薄膜半導体装置の製造方法および薄膜半導体装置
KR100764058B1 (ko) * 2006-09-20 2007-10-09 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 형성방법
DE102006053182B4 (de) * 2006-11-09 2015-01-15 Infineon Technologies Ag Verfahren zur p-Dotierung von Silizium
US8591694B2 (en) * 2007-03-23 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing liquid crystal display device
US8105458B2 (en) * 2007-03-23 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing liquid crystal display device
EP2240955B1 (en) 2008-01-31 2013-08-14 President and Fellows of Harvard College Engineering flat surfaces on materials doped via pulsed laser irradiation
EP2105957A3 (en) * 2008-03-26 2011-01-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and method for manufacturing semiconductor device
JP5654206B2 (ja) * 2008-03-26 2015-01-14 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び該ｓｏｉ基板を用いた半導体装置
KR101561486B1 (ko) * 2009-04-06 2015-10-19 삼성전자 주식회사 평판 디스플레이 패널, 패널의 수리 장치 및 방법
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
US20120146172A1 (en) 2010-06-18 2012-06-14 Sionyx, Inc. High Speed Photosensitive Devices and Associated Methods
JP5755939B2 (ja) * 2011-05-24 2015-07-29 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
US20130016203A1 (en) 2011-07-13 2013-01-17 Saylor Stephen D Biometric imaging devices and associated methods
KR101926609B1 (ko) * 2012-06-12 2018-12-10 삼성전자 주식회사 질화갈륨계 반도체 소자 및 그 제조방법
WO2014209421A1 (en) 2013-06-29 2014-12-31 Sionyx, Inc. Shallow trench textured regions and associated methods
US10147719B2 (en) * 2016-11-17 2018-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor field effect transistors and manufacturing method thereof
CN109133912B (zh) * 2017-06-27 2022-09-16 深圳光启高等理工研究院 一种微波介质陶瓷及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308344A (ja) * 2001-03-22 2001-11-02 Semiconductor Energy Lab Co Ltd トランジスタの作製方法
JP2004064064A (ja) * 2002-06-07 2004-02-26 Fuji Photo Film Co Ltd レーザアニール装置
JP2004158627A (ja) * 2002-11-06 2004-06-03 Renesas Technology Corp 半導体装置の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6999491B2 (en) * 1999-10-15 2006-02-14 Jmar Research, Inc. High intensity and high power solid state laser amplifying system and method
US6380044B1 (en) 2000-04-12 2002-04-30 Ultratech Stepper, Inc. High-speed semiconductor transistor and selective absorption process forming same
JP2001338894A (ja) 2000-05-26 2001-12-07 Matsushita Electric Ind Co Ltd 固体試料のアニール方法および半導体不純物ドーピング層形成方法
JP2002151431A (ja) 2000-11-16 2002-05-24 Komatsu Ltd 半導体基板の極浅ｐｎ接合の形成方法
US20020086502A1 (en) 2000-12-29 2002-07-04 Liu Mark Y. Method of forming a doped region in a semiconductor material
JP2002246601A (ja) 2001-02-16 2002-08-30 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
JP2002246329A (ja) 2001-02-20 2002-08-30 Komatsu Ltd 半導体基板の極浅ｐｎ接合の形成方法
JP3904936B2 (ja) 2001-03-02 2007-04-11 富士通株式会社 半導体装置の製造方法
US6559015B1 (en) * 2001-06-01 2003-05-06 Advanced Micro Devices, Inc. Fabrication of field effect transistor with dual laser thermal anneal processes
JP2003059857A (ja) * 2001-06-04 2003-02-28 Matsushita Electric Ind Co Ltd アニール方法、極浅接合層形成方法および極浅接合層形成装置
SG108878A1 (en) * 2001-10-30 2005-02-28 Semiconductor Energy Lab Laser irradiation method and laser irradiation apparatus, and method for fabricating semiconductor device
JP2003340588A (ja) * 2002-05-24 2003-12-02 Inst Of Physical & Chemical Res 透明材料内部の処理方法およびその装置
US7189606B2 (en) * 2002-06-05 2007-03-13 Micron Technology, Inc. Method of forming fully-depleted (FD) SOI MOSFET access transistor
US6743687B1 (en) 2002-09-26 2004-06-01 Advanced Micro Devices, Inc. Abrupt source/drain extensions for CMOS transistors
US6642122B1 (en) 2002-09-26 2003-11-04 Advanced Micro Devices, Inc. Dual laser anneal for graded halo profile
US6703281B1 (en) 2002-10-21 2004-03-09 Advanced Micro Devices, Inc. Differential laser thermal process with disposable spacers
JP2004214607A (ja) 2002-12-19 2004-07-29 Renesas Technology Corp 半導体装置及びその製造方法
US6743689B1 (en) 2003-01-14 2004-06-01 Advanced Micro Devices, Inc. Method of fabrication SOI devices with accurately defined monocrystalline source/drain extensions
JP4515034B2 (ja) * 2003-02-28 2010-07-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101354162B1 (ko) 2004-10-20 2014-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 조사방법, 레이저 조사장치, 및 반도체장치 제조방법
US7521326B2 (en) 2004-12-03 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308344A (ja) * 2001-03-22 2001-11-02 Semiconductor Energy Lab Co Ltd トランジスタの作製方法
JP2004064064A (ja) * 2002-06-07 2004-02-26 Fuji Photo Film Co Ltd レーザアニール装置
JP2004158627A (ja) * 2002-11-06 2004-06-03 Renesas Technology Corp 半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE Trans. Nucl. Sci., vol.49 (2002), pp.3002-3008*

Also Published As

Publication number Publication date
US20070087458A1 (en) 2007-04-19
WO2006054758A1 (en) 2006-05-26
KR20070085710A (ko) 2007-08-27
US7737053B2 (en) 2010-06-15

Similar Documents

Publication Publication Date Title
KR101217108B1 (ko) 반도체장치의 제조 방법
US7521326B2 (en) Semiconductor device and manufacturing method thereof
KR101354162B1 (ko) 레이저 조사방법, 레이저 조사장치, 및 반도체장치 제조방법
US7842583B2 (en) Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
US8896049B2 (en) Semiconductor device and method for manufacturing the same
US8492246B2 (en) Method of manufacturing integrated circuit device
KR101252018B1 (ko) 반도체 장치 및 그 제조방법
TWI356440B (en) Semiconductor device
US8138058B2 (en) Substrate with marker, manufacturing method thereof, laser irradiation apparatus, laser irradiation method, light exposure apparatus, and manufacturing method of semiconductor device
US7563661B2 (en) Crystallization method for semiconductor film, manufacturing method for semiconductor device, and laser irradiation apparatus
TW200931536A (en) Method for manufacturing semiconductor device
JP5352040B2 (ja) 半導体装置の作製方法
US8569170B2 (en) Manufacturing method of semiconductor device comprising silicide layer with varied thickness
US20070197049A1 (en) Method for manufacturing semiconductor device
US8835800B2 (en) Laser irradiation apparatus and method for manufacturing semiconductor device
JP5264017B2 (ja) 半導体装置の作製方法
JP5057668B2 (ja) 半導体装置の作製方法
JP2006148086A (ja) レーザ照射方法、レーザ照射装置、および半導体装置の作製方法
JP4999323B2 (ja) 半導体装置の作製方法
JP5227499B2 (ja) レーザ照射装置
JP2006156984A (ja) レーザ照射装置およびレーザ照射方法
JP5094099B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191127

Year of fee payment: 8