JP5352040B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5352040B2
JP5352040B2 JP2005241697A JP2005241697A JP5352040B2 JP 5352040 B2 JP5352040 B2 JP 5352040B2 JP 2005241697 A JP2005241697 A JP 2005241697A JP 2005241697 A JP2005241697 A JP 2005241697A JP 5352040 B2 JP5352040 B2 JP 5352040B2
Authority
JP
Japan
Prior art keywords
laser
film
region
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005241697A
Other languages
English (en)
Other versions
JP2006093677A (ja
JP2006093677A5 (ja
Inventor
幸一郎 田中
敦生 磯部
良明 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005241697A priority Critical patent/JP5352040B2/ja
Publication of JP2006093677A publication Critical patent/JP2006093677A/ja
Publication of JP2006093677A5 publication Critical patent/JP2006093677A5/ja
Application granted granted Critical
Publication of JP5352040B2 publication Critical patent/JP5352040B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、半導体材料などに対して行われるようなアニールを、均一にかつ効率よく行うためのレーザ照射装置(レーザと、このレーザから出力されるレーザビームを被照射体まで導くための光学系を含む装置)およびレーザ照射方法に関するものである。また、前記のレーザ処理の工程を含んで作製された半導体装置およびその作製方法に関するものである。
近年、基板上に薄膜トランジスタ(以下TFTと記す)を製造する技術が大幅に進歩し、アクティブマトリクス型表示装置への応用開発が進められている。特に、多結晶半導体膜を用いたTFTは、従来の非結晶半導体膜を用いたTFTよりも電界効果移動度(モビリティともいう)が高いので高速動作が可能である。そのため、従来基板の外に設けられた駆動回路で行っていた画素の制御を、画素と同一の基板上に形成した駆動回路で行うことが試みられている。
ところで、半導体装置に用いる基板は、コストの面から石英基板や単結晶半導体基板よりも、ガラス基板が有望視されている。ガラス基板は、耐熱性に劣り、熱変形しやすいため、ガラス基板上に多結晶半導体膜を用いたTFTを形成する場合には、ガラス基板の熱変形を避けるために半導体膜の結晶化にレーザビームを照射する方法(レーザアニールという)が用いられる。
レーザアニールの特徴は、輻射加熱あるいは伝導加熱を利用するアニール法と比較して処理時間を大幅に短縮できることや、半導体基板又は半導体膜を選択的、局所的に加熱して、基板に殆ど熱的損傷を与えないことなどがあげられている。なお、ここでいうレーザアニール法とは、半導体基板又は半導体膜に形成された損傷層やアモルファス層を再結晶化する技術や、基板上に形成された非単結晶半導体膜を結晶化させる技術を指している。また、それは半導体基板又は半導体膜の平坦化や表面改質に適用される技術も含んでいる。
レーザアニールに用いられるレーザ発振器は、その発振方法により、パルス発振と連続発振の2種類に大別される。近年では、半導体膜の結晶化においてエキシマレーザのようなパルス発振のレーザ発振器よりもArレーザやYVO4レーザのような連続発振のレーザ発振器を用いる方が、半導体膜内に形成される結晶の粒径が大きくなることが見出されている。半導体膜内の結晶粒径が大きくなると、該半導体膜を用いて形成されるTFTチャネル領域に入る粒界の数が減るので移動度が高くなり、より高性能なデバイスの開発に利用でき、そのため連続発振のレーザ発振器は脚光を浴びている。
一般に、半導体装置に通常使用される厚さ数10〜数百nmの珪素膜を連続発振のYAGレーザやYVO4レーザで結晶化する場合、基本波よりも波長が短い第2高調波を用いる。これは、基本波よりも第2高調波の方が半導体膜に対する吸収係数が大きいため、珪素膜の結晶化を効率よく行うことができるためである。なお、通常、珪素膜にレーザビームを照射して結晶化を行う工程に基本波を用いることはほとんど無い。
この工程の一例を挙げると、10W、532nmの第2高調波にしたCW(連続発振)レーザビームを長軸方向300μm、短軸方向10μm程度の線状に整形し、この線状ビームの短軸方向にビームスポットを走査させてレーザ照射をすることにより結晶化を行う。一度のスキャンで得られる大粒径結晶の領域の幅は200μm程度となる(以下、大粒径結晶が見られる領域を大粒径領域と呼ぶ)。このため、基板全面をレーザ照射により結晶化するためには、ビームスポットの一度の走査によって得られた大粒径結晶領域の幅ずつ、レーザビームを走査する位置を、ビームスポットの長軸方向にずらしてレーザビームの照射を行うことが必要となる。
照射面において線状にしたレーザビームを半導体膜に照射する内容の発明は特許文献1に示されている。
特開2003−257885
ここで、図20にビームスポット2001の半導体膜における照射跡と、ビームスポット2001の断面Aにおけるエネルギー密度分布2002を示す。
一般に、TEM00(シングル横モード)の連続発振のレーザ発振器から射出されたレーザビームの断面は図20の2002で示すガウス分布のエネルギー分布を有しており、均一なエネルギー密度分布を有しているのではない。
例えば、ビームスポット中央付近の領域2003は、少なくとも1つの結晶粒(以下、大粒径の結晶粒と呼ぶ)に1つのTFTができる程度の結晶粒径を得ることができるしきい値(y)より大きいエネルギー密度とする。このとき、ビームスポット端部付近の領域2004は、結晶性領域が形成されるしきい値(x)よりはエネルギー密度が大きく、しきい値(y)よりはエネルギー密度が小さいため、レーザを半導体膜に照射すると、ビームスポット端部2004によって照射された領域には部分的に溶融しきれない領域が残り、中心付近の領域に形成されるような大粒径の結晶粒ではなく、粒径の比較的小さい結晶粒(以下、微結晶と呼ぶ)のみが形成されることになる。
このようにして微結晶が形成された領域、すなわちビームスポットの端部2004によって照射された領域に半導体素子を形成しても高い特性は期待できない。また、これを避けるためには大粒径の結晶粒が形成された部分、すなわちビームスポット中央付近の領域2003に半導体素子を形成する必要があるため、レイアウト上の制約を受けることは明らかである。従って、レーザビームが照射された領域全体に占める、微結晶が形成される領域(以下、微結晶領域と呼ぶ)の割合を減らすことが求められる。
これを回避するには、レーザビームの強度分布をガウス形状ではなくトップフラット型にする方法がある。トップフラットにする方法として、回折光学素子や光導波路を用いる手法がレーザ機器メーカーのカタログ等で紹介されている。レーザビームの強度分布をトップフラット型にすることで、レーザビームの裾の部分の強度分布を急峻なものとし、レーザビームの照射後にできる微結晶領域を極端に減少させることができる。また、レーザビームの強度分布をトップフラットにすると、線状ビームの長軸方向が長くなったとしても、微結晶領域を少なくすることが可能となる。
以上のとおり、トップフラットにする手法には利点がある。そのうちの回折光学素子を用いる手法は、良い特性を得るためにナノメートル単位の精度で微細加工が必要であり、コストも高い。また、光導波路のようなものを用いて強度分布をトップフラット型に揃えても、波長が532nmのレーザビームは半導体膜との干渉性があるため、照射面においてレーザビーム強度の強弱が干渉縞として現れてしまう。
また、図20のエネルギー分布を持つレーザを単に線状または矩形状に加工しても、レーザビームの端部は中心部と比較するとエネルギー密度が小さい。したがって、レーザビームのエネルギー密度分布を大粒径の結晶粒が形成されるエネルギー以上にすることが求められる。
本発明は、上記の問題を解決し、レーザビームが照射された領域全体に占める、微結晶領域の割合を減らし、半導体膜に対して良好にレーザ処理を行うことができるレーザ照射装置を提供することを目的とする。
上記目的を達成するため、本願発明は以下の構成を採用する。なお、ここでいうレーザアニール法とは、半導体基板または半導体膜にイオン注入などにより形成された損傷領域やアモルファス領域を結晶化させる技術や、基板上に形成された単結晶ではない半導体膜(非単結晶半導体膜と呼ぶ)にレーザ照射を行って半導体膜を結晶化させる技術、非単結晶半導体膜にニッケルなどの結晶化を促進する元素を導入した後にレーザ照射を行うことによって結晶化をさせる技術などを指している。
また、半導体基板または半導体膜の平坦化や表面改質に適用される技術も含んでいる。ここでいう半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、液晶表示装置や発光装置などの電気光学装置、さらにはこれらの電気光学装置を部品として含む電子装置も含まれるものとする。
本発明で開示する発明の1つは、レーザ発振器と、このレーザ発振器から射出されたレーザビームの両端部分を遮断するスリットと、スリットを通過したレーザビームを集光して照射面に投影するための集光レンズとを有し、集光レンズを通過したレーザビームに対して照射面を相対的に移動する手段とを有することを特徴とする。
他の発明の構成は、第1のレーザ発振器と、第2のレーザ発振器と、第1のレーザ発振器より射出されたレーザビームの偏光方向を変える波長板と、波長板を通過した第1のレーザビームと第2のレーザ発振器から射出されたレーザビームとを合成するための偏光子と、合成したビームの両端部分を遮断するスリットと、スリットを通過したレーザビームを集光して照射面に投影する集光レンズと、集光レンズを通過したレーザビームに対して照射面を相対的に移動する手段とを有することを特徴とする。
上記発明の構成において、集光レンズは凸型シリンドリカルレンズまたは凸型球面レンズであることを特徴とする。
また、他の発明の構成は、レーザ発振器と、このレーザ発振器から射出されたレーザビームの両端部分を遮断するスリットと、スリットで形成されたレーザビームの像を照射面に投影し、照射するための投影レンズと、投影レンズを通過したレーザビームに対して照射面を相対的に移動する手段を有することを特徴とする。
また、他の発明の構成は、第1のレーザ発振器と、第2のレーザ発振器と、第1のレーザ発振器より射出されたレーザビームの偏光方向を変えるための波長板と、波長板を通過した第1のレーザビームと、第2のレーザ発振器から射出された第2のレーザビームとを合成するための偏光子と、偏光子によって合成されたレーザビームの端部を遮断するスリットと、スリットによって形成されたレーザビームの像を照射面に投影し、照射するための投影レンズと、投影レンズを通過したレーザビームに対して照射面を相対的に移動する手段を有することを特徴とする。
上記発明の構成において、投影レンズは凸型シリンドリカルレンズまたは凸型球面レンズであることを特徴とする。
上記発明の構成において、スリットと照射面が共役の関係になるように投影レンズを配置することを特徴とする。
上記発明の構成において、以下に示すものを媒質としたレーザ発振器を用いることができる。なお、本明細書中において、セラミックとは、加熱などによって人工的に作られた無機質固体材料を意味する。
(1)単結晶のYAG、YVO4、フォルステライト(Mg2SiO4)、YAlO3、GdVO4、若しくは多結晶(セラミック)のYAG、Y23、YVO4、YAlO3、GdVO4に、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレーザ、アレキサンドライトレーザ、Ti:サファイアレーザなどの固体レーザ、Arレーザ、Krレーザなどの気体レーザ、GaNレーザ、GaAsレーザ、InAsレーザなどの半導体レーザ、などの連続発振のレーザを用いることができる。
(2)Ti:サファイアレーザや、クロム・フォルステライト結晶を用いたレーザ、YVO4レーザ、Yb:YAGレーザなどの、1フェムト秒以上100ピコ秒以下のパルス幅で発振するレーザを用いることができる。なお、フェムト秒(10-15秒)台で発振するレーザをフェムト秒レーザともいい、モードロックをすることにより、パルス幅をフェムト秒台にすることができる。なお、より良好に半導体膜の結晶化を行いたい場合は、100フェムト秒以上50ピコ秒以下で発振するレーザを用いると好ましい。
(3)単結晶のYAG、YVO4、フォルステライト(Mg2SiO4)、YAlO3、GdVO4、若しくは多結晶(セラミック)のYAG、Y23、YVO4、YAlO3、GdVO4に、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレーザ、Arイオンレーザ、Ti:サファイアレーザなどの、発振周波数が10MHz以上のパルスレーザを用いることができる。
上記発明の構成において、レーザビームはBBO(β−BaB24、ホウ酸バリウム)、LBO(Li247、ホウ酸リチウム)、KTP(KTiOPO4、チタニルリン酸カリウム)、LiNbO3(ニオブ酸リチウム)、KDP(KH2PO4、リン酸二水素カリウム)、LiIO3(リチウムアイオデート)、ADP(NH42PO4、リン酸二水素アンモニウム)、BIBO(BiB36、ビスマストリボレート)、CLBO(CsLiB610、セシウムリチウムボーレート)、KB5(KB58・4H2O、ポタジムペンタボレート)などの非線形光学素子により、必要に応じて高調波に変換されていることを特徴とする。
上記発明の構成において、本発明のレーザ照射装置を用いることにより、照射面に形成されるレーザ照射領域において、微結晶領域の一つの幅が1〜20μmになることを特徴とする。
本発明を用いることにより、半導体膜をレーザ結晶化する際に、レーザ照射領域において微結晶領域の一つの幅を1〜20μmに抑え、半導体膜に対して良好にレーザ処理を行うことが可能なレーザ照射装置を提供することができる。
以下に本発明の実施の様態を、図面を用いて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
本発明は、凸型のシリンドリカルレンズを用いる第1のレーザ照射方法と、凸型の球面レンズを用いる第2のレーザ照射方法の2種類に大別される。このうち、第1のレーザ照射方法には、照射面に対してレーザビームが垂直に入射する場合と、照射面に対して斜めにレーザビームが入射する場合の2つの様態がある。なお、本実施の形態では、前者の第1のレーザ照射方法について以下に説明する。
図1に示すレーザ発振器101は特に制限されることはなく、(1)連続発振のレーザ、(2)パルス幅が1フェムト秒以上100ピコ秒以下のパルス幅で発振するレーザ、(3)発振周波数が10MHz以上のパルスレーザのいずれのレーザ発振器も使用することができる。
例示すると、(1)の連続発振のレーザとしては、単結晶のYAG、YVO4、フォルステライト(Mg2SiO4)、YAlO3、GdVO4、若しくは多結晶(セラミック)のYAG、Y23、YVO4、YAlO3、GdVO4に、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレーザ、アレキサンドライトレーザ、Ti:サファイアレーザなどの固体レーザや、Arイオンレーザ、Krイオンレーザなどの気体レーザ、およびGaNレーザ、GaAsレーザ、InAsレーザなどの半導体レーザを挙げることができる。
(2)の1フェムト秒以上100ピコ秒以下のパルス幅で発振するレーザとしては、Ti:サファイアレーザや、クロム・フォルステライト結晶を用いたレーザ、YVO4レーザ、Yb:YAGレーザなどを提示することができる。なお、より良好に半導体膜の結晶化を行いたい場合は、100フェムト秒以上50ピコ秒以下で発振するレーザを用いると好ましい。
また、(3)の発振周波数が10MHz以上のパルスレーザとしては、単結晶のYAG、YVO4、フォルステライト(Mg2SiO4)、YAlO3、GdVO4、若しくは多結晶(セラミック)のYAG、Y23、YVO4、YAlO3、GdVO4に、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレーザ、Arイオンレーザ、またはTi:サファイアレーザを挙げることができる。
波長が1μm程度の基本波は、半導体膜に照射してもあまり吸収されず、吸収効率が低い。しかし、1フェムト秒以上100ピコ秒以下のパルス幅で発振するレーザから射出される基本波を半導体膜に照射すると、レーザの焦点および焦点の近傍で、同時に複数の光子が1つの原子(または分子)に吸収される過程、すなわち多光子吸収が起きる。その結果、レーザビームを半導体膜に吸収させ、溶融させることが可能になる。
また、単結晶のYAG、YVO4、フォルステライト(Mg2SiO4)、YAlO3、GdVO4、若しくは多結晶(セラミック)のYAG、Y23、YVO4、YAlO3、GdVO4に、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレーザ、Arイオンレーザ、またはTi:サファイアレーザは、連続発振をさせることが可能であり、Qスイッチ動作やモード同期などを行うことによって10MHz以上の発振周波数でパルス発振をさせることも可能である。10MHz以上の発振周波数でレーザビームを発振させると、半導体膜がレーザによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。
媒質としてセラミック(多結晶)を用いると、短時間かつ低コストで自由な形状に媒質を形成することが可能である。単結晶を用いる場合、通常、直径数mm、長さ数十mmの円柱状の媒質が用いられているが、セラミックを用いる場合はさらに大きいものを作ることが可能である。
発光に直接寄与する媒質中のNd、Ybなどのドーパントの濃度は、単結晶中でも多結晶中でも大きくは変えられないため、濃度を増加させることによるレーザの出力向上にはある程度限界がある。しかしながら、セラミックの場合、単結晶と比較して媒質の大きさを著しく大きくすることができるため大幅な出力向上が期待できる。
さらに、セラミックの場合では、平行六面体形状や直方体形状の媒質を容易に形成することが可能である。このような形状の媒質を用いて、発振光を媒質の内部でジグザグに進行させると、発振光路を長くとることができる。そのため、増幅が大きくなり、大出力で発振させることが可能になる。また、平行六面体形状や直方体形状の媒質から射出されるレーザビームは、出射時の断面形状が四角形状であり、強度分布がほぼ均一である。そのため、ビームスポットが丸状のビームと比較すると、線状ビームに整形するのに有利である。このように出射されたレーザビームを、光学系を用いて整形することによって、短辺の長さ1mm以下、長辺の長さ数mm〜数mの線状ビームを容易に得ることが可能となる。また、励起光を媒質に均一に照射することにより、線状ビームは長辺方向にエネルギー分布の均一なものとなる。このようなビームスポットの長辺が長いレーザビームを用いる場合でも微結晶領域の幅は1〜20μmとなるため、特に有効である。
また、レーザ発振器101から出射する際には、必要に応じてBBO、LBO、KTP、KDP、LiNbO3、LiIO3、CLBO、ATP、BIBO、KB5などの公知の非線形光学素子を用いて第2高調波から第4高調波に変換し、TEM00(シングル横モード)でレーザビームを発振させる。なお、先述した1フェムト秒以上100ピコ秒以下のパルス幅で発振するレーザを用いる場合、基本波を用いるため、非線形光学素子を用いる必要はない。
レーザビームの基本波、及びこれらの基本波の第2高調波から第4高調波のレーザビームを照射することで、大粒径の結晶を得ることができる。例えば、Nd:YVO4レーザ(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を用いることができる。このときレーザのエネルギー密度は0.01〜100MW/cm2程度(好ましくは0.1〜10MW/cm2)が必要である。
レーザ発振器101から射出されたレーザビームは、スリット102を通る。スリット102は、線状または矩形状のビーム104の長軸方向に作用するように設置することで、線状または矩形状のビーム104の両端におけるエネルギーの弱い領域をできるだけ削除することができ、同時に線状または矩形状のビーム104の長軸方向の長さを調整することができる。つまり、レーザの出射直後は図2(a)の形状のエネルギー密度分布を持つが、スリットを通すことにより、図2(b)の実線状のエネルギー密度分布を有するビームになる。
本発明において使用するスリット102については特に制限されることはなく、スリットを通過した際に強度の弱い部分を遮断できる構造あるいは形状のものを使用することができる。例えば、図3で示すようなスリットを用いて遮蔽する。
スリットは、その中央部に矩形状のスリット開口部301を有すると共に、スリット開口部301の長手方向の両端部には、レーザの種類やエネルギーによって両端部を開放または遮蔽してエネルギー分布を調節することが可能な遮蔽板302が配置されている。
このように、レーザの種類やエネルギーによってスリット開口部301の両端で遮蔽板302を調節することにより、矩形状ビームのうち、特に長手方向の両端部のエネルギー分布が不均一な部分を必要に応じてカットすることができる。
次いで、ミラー103でレーザビームの方向を変える。
その後、線状または矩形状のビーム104の長軸方向および短軸方向に作用する凸型シリンドリカルレンズ105、106により、照射面にて線状または矩形状のビーム104が形成される。本実施の形態では、集光レンズとして2つの凸型シリンドリカルレンズ105、106を用いている。凸型シリンドリカルレンズ105、106のうち、1つは線状または矩形状のビームの長軸方向にビームの整形を行い、残りの1つは線状または矩形状のビームの短軸方向にビームの整形を行う。
凸型シリンドリカルレンズ105、106を用いる利点は、ビームの長軸方向と短軸方向の集光をそれぞれ独立して行うことができる点である。なお、凸型シリンドリカルレンズについて特に制限されることはなく、一方向にのみ伸縮して、長軸方向の長さと短軸方向の長さとの比が大きい長方形、楕円形、または線状のビームを形成することができるものであれば、各種の構造および形状のものを使用することができる。そのような凸型シリンドリカルレンズとしては、入射側、出射側のいずれか一方に凸面が形成されているものでも、両側に凸面が形成されているものでもよいが、低収差、精度の面で入射側に凸面が形成されているものを使用することが好ましい。
また、出射したビームのビーム径、出力、ビームの形状をそのまま用いることができる場合は、凸型シリンドリカルレンズを必ずしも2つ用いる必要はない。また、出射したビームの長軸と短軸の長さの比を保ったまま集光を行う場合は、凸型シリンドリカルレンズの代わりに、凸型球面レンズを用いても良い。なお、このシリンドリカルレンズによって、スリット上における像と半導体膜上における像は共役の関係になっている。
半導体膜が成膜された基板107はガラスを材料としており、レーザ照射の際に基板107が落ちないように、吸着ステージ108に固定されている。吸着ステージ108は、Xステージ109、Yステージ110を用いて半導体膜の表面に平行な面上をXY方向に走査を繰り返し、半導体膜を結晶化させる。
線状または矩形状のレーザビームの両端はエネルギー不足であるために不完全な溶融が起きる。このことによって、微結晶領域が形成されるが、本発明により線状または矩形状のビームの両端部分でエネルギーが不足している部分を遮断した後に照射することができるため、半導体膜を良好に結晶化することが可能になる。
本実施例は、第1のレーザ照射方法およびレーザ照射装置の実施例であって、かつ強度の弱い部分を遮断されたレーザビームを照射面に垂直に入射する例である。なお、本発明の実施の形態と同じ図面を用いるため、双方で同じ構成要素には同じ番号を用いる。
図1のレーザ発振器101は、出力10W、繰り返し周波数80MHz、パルス幅10psec、波長532nm、ビーム径1.0mm、TEM00(シングル横モード)のモードロックパルスレーザ発振器を用いる。モードロックパルスレーザは、従来のパルス発振のレーザで用いられている数十Hz〜数百Hzの周波数帯よりも著しく高い周波数帯を用いる。パルス発振でレーザビームを半導体膜に照射してから半導体膜が完全に固化するまでの時間は数十nsec〜数百nsecと言われており、10MHz以上のパルスレーザ発振器を用いると、半導体膜がレーザビームによって溶融してから固化するまでに、次のパルスのレーザビームを照射できる。
従来のパルス発振のレーザを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるので、走査方向に向かって連続的に成長した結晶粒を有する半導体膜が形成される。具体的には、含まれる結晶粒の走査方向における幅が10〜30μm、好ましくは10〜60μmとし、走査方向に対して垂直な方向における幅が1〜5μm程度の結晶粒の集合を形成することができる。
そこから射出したレーザビームは、スリット102によってレーザビームの強度が弱い部分を遮断される。スリット102は線状または矩形状のビームの長軸方向に作用するように設置することにより、線状または矩形状のビームの両端におけるエネルギーの弱い領域を削除することができ、同時に線状または矩形状のビームの長軸方向の長さを調節することができる。つまり、レーザの出射直後は図2(a)の形状のエネルギー密度分布を持つが、スリットを通すことによって図2(b)の実線状のエネルギー密度分布を有するビームになる。
次いで、ミラー103によってレーザビームの方向を変える。本実施例では基板に対して垂直方向に向きを変えるが、方向を変えた後のレーザビームの方向は、基板に対して垂直方向でも斜め方向でも構わない。
その後、線状または矩形状のビームの長軸方向および短軸方向に作用するシリンドリカルレンズ105、106により、照射面にて線状または矩形状のビームが形成され、半導体膜に照射される。本実施例において、2つのシリンドリカルレンズ105、106のうち、1つは線状または矩形状のビームの長軸方向にビームの整形を行い、残りの1つは線状または矩形状のビームの短軸方向にビームの整形を行う。シリンドリカルレンズは一方向に曲率を持っているため、一次元方向のみに集光または拡散をさせることが可能になる。そこで、2つのシリンドリカルレンズの母線の方向を、1つはX軸ステージの動作方向(以後、X軸方向とする)とし、残りの1つはY軸ステージの動作方向(以後、Y軸方向とする)とすると、照射面におけるビームスポットの大きさをX軸方向およびY軸方向で任意に変更することができるため、光学調整が容易であり、かつ調整の自由度が高い。このシリンドリカルレンズによってスリット上における像と半導体膜上における像は共役の関係になっている。
半導体膜が成膜された基板107は、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどに代表されるガラス基板、石英基板、セラミックス基板、ステンレス基板、プラスチック基板やアクリル基板に代表される可撓性を有する基板、単結晶半導体基板(代表的には、N型またはP型の単結晶シリコン基板、GaAs基板、InP基板、GaN基板、SiC基板、又はZnSe基板)などのいずれかを材料としており、レーザ照射の際に基板107が落ちないように、吸着ステージ108に固定されている。吸着ステージ108は、Xステージ109、Yステージ110を用いて半導体膜の表面に併合な面上をXY方向に走査を繰り返し、半導体膜を結晶化させる。
本発明を用いることによって、線状または矩形状のビームの両端がエネルギー不足になることが少なくなるため、レーザ照射領域中に占める微結晶領域の幅が1〜20μmになり、半導体膜を良好にアニールすることができる。
半導体膜にレーザビームを照射した後の半導体膜表面の状態を、本発明を用いた場合と用いない場合で比較する。図23は本発明を用いたときの半導体膜表面を、上面から撮影したものであり、図24はスリットを用いないでレーザビームを照射したときの半導体膜表面を、上面から撮影したものである。また、図25、26は、図23、24にそれぞれ対応する図である。
線状または矩形状に成形されたレーザビームが半導体膜に照射されることにより、ビームスポットの中心付近には、大粒径領域が形成される。それは、図24では中央で一様な状態になっている領域であり、図26では(a)の領域である。この領域の幅は210μmである。図24、図26において、大粒径領域の両端に隣接している領域(図26の(b)の領域)には、粒径が比較的小さい結晶粒(微結晶)がそれぞれ30〜40μmの幅で形成される。図24の場合、微結晶領域の一つの幅は、32μmと見積もられた。なお、大粒径領域の幅に対する微結晶領域の幅の割合は、(32×2/210)×100=30(%)である。
スリットを用いた場合では、大粒径領域の両端に形成される微結晶領域の幅を1〜20μmと大幅に減少させることが可能である。照射面で形成されるビームスポットの長軸方向の長さが長いほどスリットを用いる効果は高く、微結晶領域の幅は、大粒径領域の5%以下となる。さらに、図23の場合では、3%以下となった。図23において、ビームスポット中央付近の領域(図25の(a)の領域)には、大粒径領域が210μmの幅で形成される。この大粒径領域に隣接する領域(図25の(b)の領域)には、微結晶が形成される。その微結晶領域の一つの幅は2.8μmと見積もられた。大粒径領域の幅に対する微結晶領域の幅の割合は、(2.8×2/210)×100=2.6(%)である。
本実施例では、CWレーザを2台用いて、レーザの合成を行った後に本発明の光学系に通し、これを照射するものである。
図4において、レーザ401、402は、公知のもので連続発振のレーザ、すなわち、単結晶のYAG、YVO4、フォルステライト(Mg2SiO4)、YAlO3、GdVO4、若しくは多結晶(セラミック)のYAG、Y23、YVO4、YAlO3、GdVO4に、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレーザ、アレキサンドライトレーザ、Ti:サファイアレーザなどの連続発振の固体レーザ、GaNレーザ、GaAsレーザ、InAsレーザなどの連続発振の半導体レーザ、Arレーザなどの気体レーザ、などのいずれかを用いることができる。
レーザ401、402は必要に応じて、BBO、LBO、KTP、KDP、LiNbO3、LiIO3、CLBO、ATP、BIBO、KB5などの公知の非線形光学素子により高調波に変換する。また、半導体レーザは自ら発光して励起するため、フラッシュランプを用いて励起させる固体レーザよりエネルギー効率がよい。
本実施例では、レーザ401、402は連続発振のYAGレーザを用い、非線形光学素子により第2高調波に変換して用いている。なお、ここで用いるレーザは、波長が550nm以下で出力安定性の著しく高いものを用いることが望ましい。
レーザビームの合成を行うためには、λ/2波長板403、偏光ビームスプリッタ404、スリット405、ミラー406、407、凸シリンドリカルレンズ408、409などを具備した装置を用いて行う。
2台のレーザ発振器401、402から射出されたそれぞれのレーザビームは、同一方向の偏光方向を有すると合成することができない。そのため、2つのレーザビームのうち、第1のレーザビームは、λ/2波長板403を透過させて偏光方向を90°回転させることによって、偏光方向を互いに独立にさせる。また、第2のレーザビームは、ミラー406などを用いて偏光ビームスプリッタへ入射する。その後、偏光ビームスプリッタ404に通して第1のレーザビームと第2のレーザビームを重ね合わせる。重ね合わされたレーザビームは、スリットに導入してエネルギーの小さい部分を遮断し、ミラーで反射させる。その後、2つの凸シリンドリカルレンズ408、409を通して、合成されたビームの短軸方向及び長軸方向の長さを調節した後に半導体膜410に照射される。なお、スリット405を通過する前に回折光学素子や光導波路などを用いたホモジナイザーを用いると、レーザのエネルギー分布はより均一になり、長軸方向から見ると矩形状になる。
また、2台のレーザ発振器401、402を用いてスリットで1つの像になるように合成を行うとき、実際には光学系の調整の都合で、スリット405で1つの像となるが、スリット405の通過後にはビームが分かれてしまい、このままでは像が1つにならない場合もある。しかし、ミラー407で反射させた後に、2つのシリンドリカルレンズ408、409、若しくは凸型球面レンズを用いることによって、ビームを半導体膜410上にて再び1つの像とすることができる。すなわち、シリンドリカルレンズによってスリット上における像と半導体膜上における像が共役の関係になる。
基板上の半導体膜410を結晶化するためには、線状ビームを、長軸方向に適当な照射ピッチでずらしながら、長軸方向に垂直な方向に走査する。この動作はレーザ発振器と光学系(λ/2波長板403、偏光ビームスプリッタ404、ミラー407、シリンドリカルレンズ408、409)は固定し、Xステージ411、Yステージ412を用いて基板上を線状ビームが走査するように、基板を移動させて行う。
本実施例では、複数のレーザ発振器を用いて、複数のレーザ発振器から射出する各レーザビームを重ね合わせることを特徴とする。さらには、合成したレーザビームにスリットと凸型シリンドリカルレンズを2枚若しくは凸型球面レンズを組み合わせた本発明の光学系に通した後にレーザ結晶化を行うことを特徴とする。
上記特徴により、微結晶領域が少ない半導体膜を作製することができる。また、本発明を利用することにより、レーザ照射領域中における微結晶形成領域の幅が1〜20μmになる。
さらに、2台のレーザを合成して図5(a)の矢印方向ようにレーザの照射を行うと、図5(b)の矢印方向のように1台でレーザを照射する場合と比較すると、レーザ発振器2台分のエネルギーを一度に半導体膜501に与えることができるため、同じエネルギーを与える場合では、レーザ発振器1台でレーザ照射を行う場合よりもビームスポットを大きくすることができる。本発明を用いると、この方法を用いることにより、大粒径を形成する半導体膜502の幅を二倍にすることが可能である。
従来では、隣り合う結晶化領域の境界には微結晶領域が形成され、リッジも形成されるため、隣り合う結晶化領域をまたぐようにTFTを作製しない。ところが、設計上いろいろな位置にTFTを配置しなければならない場合が生ずる。すなわち、限られた面積の中で集積度を上げようとするときは、隣り合う結晶化領域をまたいでTFTが位置する必要がでてくる。ところが、このようにTFTを形成すると、TFTが有する半導体膜の結晶化状態がそれぞればらつく。電子機器の特性は、電子回路に含まれる複数のTFTのうち、電子移動度が一番低いTFTに従うことになるため、この部分がボトルネックとなる。
図21にレーザ照射を行った後のTFTのレイアウトの一例として、発光素子の画素に用いるTFTのレイアウトを示す。2100は半導体膜、2101はソース信号線、2102はゲート信号線、2103は電流供給線、2104はスイッチング用TFT、2105は駆動用TFT、2106は容量、2107は発光素子である。また、図22(C)の2201の微結晶領域は、図20の微結晶領域2004に相当する。
従来では、図22の微結晶領域2201にもTFTを作らざるを得ないところであるが、本発明のレーザ照射を行うと、図21(C)のようにレーザ照射領域における微結晶領域2109の幅を1〜20μmに減少させることができるため、TFTの配置の自由度が向上する。特に、本実施例の方法を用いると、レーザの照射幅を500μmにすることができるため、さらに自由なレイアウトでTFTを作製することが可能となる。
本実施例のようにレーザを照射することにより、TFTの配置の自由度が向上する。なお、このときに形成される微結晶領域2109に配線を形成することで、一台でレーザ照射を行う場合と比較すると、更なる半導体装置の小型化、省スペース化、及び歩留まりの向上を図ることができる。
本実施例では、CWレーザを2台用いている例を示しているが、CWレーザだけではなく、実施の形態および他の実施例で記載した1フェムト秒以上100ピコ秒以下のパルス幅で発振するレーザや、発振周波数が10MHz以上のパルスレーザを用いてもよい。
なお、本実施例は実施の形態及び他の実施例と自由に組み合わせることが可能である。
本実施例では、本発明のレーザ照射装置を用いて結晶化を行った半導体膜を用いて、剥離可能なデュアルゲートTFTを作成する例を示す。
まず、図6(A)に示すように、絶縁表面を有する第1の基板601上に金属膜602、金属膜602中の金属元素を含む酸化膜(以下、金属酸化膜603と呼ぶ)、酸化珪素膜604を順に形成する。なお、第1の基板601は後の工程に耐えることができる基板であれば良く、例えばガラス基板、石英基板、セラミックス基板、シリコン基板、金属基板またはステンレス基板を用いることができる。
本実施例では、金属膜602にW(タングステン)を用いる。金属膜602の材料として、W以外には、Ti、Ta、Mo、Nd、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Irから選ばれた元素またはこれらの元素を主成分とする合金材料若しくは窒素や酸素などとの化合物材料からなる単層、あるいはこれらの積層を用いることができる。金属膜602の作製方法として例えば、金属のターゲットを用いるスパッタリング法により形成すればよい。なお金属膜602の膜厚は、10nm〜200nm、好ましくは50nm〜75nmとなるように形成すればよい。
また、金属膜602の代わりに、上記の金属が窒化された(例えば、窒化タングステンや窒化モリブデン)膜を用いても構わない。また金属膜602の代わりに上記金属の合金(例えば、WとMoとの合金:WxMo1-X)膜を用いてもよい。この場合、成膜室内に第1の金属(W)及び第2の金属(Mo)といった複数のターゲットや、第1の金属(W)と第2の金属(Mo)との合金のターゲットを用いたスパッタリング法により形成すればよい。
また更に、金属膜602に窒素や酸素を添加してもよい。添加する方法として例えば、金属膜に窒素や酸素をイオン注入したり、成膜室を窒素や酸素雰囲気としてスパッタリング法により形成したりすればよく、又はターゲットとして窒化金属を用いてもよい。
金属膜602を形成した後、金属酸化膜603を形成する。具体的には、熱酸化をすることによって金属膜602の表面を酸化する方法や、スパッタリング法などの方法を用いて金属酸化膜603を形成する。本実施例の場合では、金属膜602でタングステンを用いているため、金属酸化膜603は、タングステンを有する酸化膜(WOx(xは2〜3))を形成する。
次に、酸化珪素膜604上に、後にTFTの下部でゲート電極として機能する電極(以後、下部電極600と呼ぶ)となる導電膜605を形成する。導電膜605は、金属又は一導電型の不純物を添加した多結晶半導体で形成することができる。金属を用いる場合は、タングステン(W)、モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、アルミニウム(Al)などを用いることができる。本実施例では、導電膜605としてタングステンを用い、タングステン層を50nmの厚さで形成する。なお、導電膜605の厚さは、20nm〜50nmの厚さであればよい。
その後、マスク(例えばレジストマスク)を用いてエッチングすることによって下部電極600を形成する(図6(B))。このとき、例えば、酸素プラズマをあてることにより、レジストマスクを細めることができる。このような工程を経た後にエッチングを行うと、ゲート電極となる下部電極600にテーパーを付けることができる。
なお、所定の場所に材料を吐出することが可能な印刷法や、インクジェット法に代表される液滴吐出法により、下部電極600を直接形成することも可能である。この方法を用いると、マスクを用いることなく下部電極600を形成することができる。
図6(C)は、下部電極600の上面図を示し、a−bにおける断面図が図6(B)に相当する。
次に、図7(A)に示すように、第1のゲート絶縁膜701を形成する。第1のゲート絶縁膜701は少なくとも酸素または窒素を有する絶縁膜である。なお、本実施例では、窒化酸化珪素膜(SiNxOy)(x>y)(x、y=1、2・・・)701aを50nm、酸化窒化珪素膜(SiOxNy)(x>y)(x、y=1、2・・・)701bを100nmの厚さで形成するが、この積層順や厚さに限定されるものではない。
次に、非単結晶半導体膜702aを設ける。形成される非単結晶半導体膜702aは、減圧熱CVD法、プラズマCVD法またはスパッタ法などの成膜法で形成する。また、シラン(SiH4)を原料として形成しても良い。
次に、非単結晶半導体膜702aを覆って設けられた絶縁膜700を形成する。本実施例では、酸化珪素膜を用いる。なお、この絶縁膜700の材料は、酸化珪素膜以外では、窒化酸化珪素、窒化珪素膜を用いても良い。本実施例では、酸化珪素膜を300nmの厚さでスパッタ法を用いて形成する。ここで形成した酸化珪素膜によって半導体膜を物理的に押さえつけ、レーザ照射による膜飛びを防止する役割を持つ。
次に、本発明のレーザ照射装置によってレーザ照射を行い、非単結晶半導体膜702aの結晶化を行い、結晶性半導体膜702bを形成する。本発明のレーザ照射装置を用いてレーザ照射を行うと、レーザ照射領域中に占める微結晶領域の幅を1〜20μmに減少させることが可能になる。そのため、形成された半導体膜を用いて作成したTFTは、特性が良好かつ均一になる。また、レイアウトやサイズの制約が非常に少なくなるため、半導体装置を作成する際のデザインルールが大幅に緩和される。さらに、微結晶領域に配線を形成することで、さらなる半導体装置の省スペース化および歩留まりの向上を図ることができる。また、本発明を用いることによって半導体装置として使うことができない領域が大幅に減少するため、歩留まりが向上し、コスト削減に大きく役立つ。
その後、結晶性半導体膜702b上にある絶縁膜700を除去し、第2のゲート絶縁膜703を形成する。第2のゲート絶縁膜703は、第1のゲート絶縁膜701と同様に、少なくとも酸素または窒素を有する絶縁膜を用いればよい。本実施例では、窒化酸化珪素膜(SiNxOy)(x>y)(x、y=1、2・・・)を40nm積層する。
次に、後にTFTの上部でゲート電極として機能する電極(以後、上部電極704と呼ぶ)となる第2導電膜707をこの上に形成する。第2導電膜707は下部電極600と同様に、導電性を有する膜であれば良く、本実施例ではW(タングステン)とTaN(窒化タンタル)の積層膜を用いる。
第2導電膜707を所定の形状にパターニングするため、マスク、例えばレジストマスクを第2導電膜707上の全面に形成する。次に、下部電極600をマスクとした裏面露光により、レジストマスク705を形成することができる。このレジストマスク705を用いて、第2導電膜707をパターニングし、上部電極704を形成する。
また、別の方法として、所定の場所に材料を吐出することが可能な印刷法や、インクジェット法に代表される液滴吐出法により、上部電極704を直接形成することも可能である。
また図7(C)は、第2導電膜707上にレジストマスク705が設けられた上面図を示し、a−bにおける断面図が図7(B)に相当する。
その後図8(A)に示すように、パターニングされた上部電極704をマスクとして、結晶性半導体膜702bに不純物元素を添加し、不純物領域706を形成する。
そして、下部電極600と、上部電極704を別に制御するため、それぞれ配線を設ける。ここで、下部電極600と配線とを接続するコンタクトホールを設けるため、上部電極704の一部を除去する。このとき、上部電極704上にマスク、例えばレジストマスクを設けて、上部電極704の一部をエッチングすればよい。
また図8(B)は、上部電極704の一部がエッチングされた段階の上面図を示し、a−bにおける断面図が図8(A)に相当する。
なお、下部電極600と、上部電極704とを同じように制御する場合、上記のように上部電極704の一部を除去する必要はない。下部電極600上に設けられる第1のゲート絶縁膜701にコンタクトホールを形成し、このコンタクトホールに上部電極704を形成することにより、下部電極600と、上部電極704を接続することができる。
また、図9(A)に示すように、導電膜704aの上部に導電膜704bを形成して、複数層の導電膜からなる上部電極704を形成してもよい。本実施例では、マスク、例えばレジストマスクを用いて、導電膜704bを所定の形状にパターニングしてもよいし、所定の場所に材料を吐出することが可能な印刷法や、インクジェット法に代表される液滴吐出法により、導電膜704bを直接形成してもよい。そして、導電膜704bを設けた状態で、不純物元素を添加してもよい。このとき、導電膜704aに重なるように、低濃度不純物領域(LDD領域)900を形成することができる。
その後、上部電極704(すなわち、導電膜704a及び704b)を覆って、絶縁膜901を形成する。絶縁膜901は、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)(x、y=1、2・・・)等の、少なくとも酸素又は窒素を有する絶縁膜を用いることができる。本実施例では、酸化窒化珪素を用いる。特に、プラズマCVD法により絶縁膜901を形成することで、多くの水素を有することができる。この水素によって半導体膜702bのダングリングボンドを低減することができるため好ましい。そのため、絶縁膜901を設けた状態で、加熱処理を施すとよい。
次いで、絶縁膜901を覆って、層間絶縁膜902を形成し、平坦性を高めることができる。このような層間絶縁膜902は、有機材料や無機材料を用いることができる。有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサンなどを用いることができる。シロキサンとは、−Si−O−Si−で表される珪素と酸素との結合(シロキサン結合)を構成の基本単位とし、珪素にフッ素、脂肪族炭化水素、または芳香族炭化水素などが結合した構造を持つ物質である。無機材料としては、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)(x、y=1、2・・・)等の、少なくとも酸素又は窒素を有する絶縁膜を用いることができる。また、層間絶縁膜902の材料として、ポリシラザンを用いることもできる。ポリシラザンとは、−(SiH2NH)−の構成を基本単位とする無機ポリマーで、加熱によってセラミックス質の絶縁体を形成する物質である。さらに、ポリシラザンと有機物との複合体を形成し、これを層間絶縁膜902として用いてもよい。
また、層間絶縁膜902は、これらの絶縁膜を積層したものを用いてもよい。特に、有機物を材料にして絶縁膜を形成すると、平坦性は高まる一方で、有機物によって水分や酸素が吸収されてしまう。これを防止するため、有機物を材料とする絶縁膜上に、無機物を材料とする絶縁膜を形成するとよい。無機材料中に窒素を有する絶縁膜を用いると、Na等のアルカリイオンの侵入を防ぐことができる。
なお、絶縁膜901形成後の加熱処理は、層間絶縁膜902を形成後に行っても構わない。
その後、層間絶縁膜902、絶縁膜901、第2のゲート絶縁膜703にコンタクトホールを形成し、不純物領域706と接続する配線903を形成する。
また、さらに配線上903に保護膜として機能する絶縁膜を形成してもよい。このような絶縁膜は、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)(x、y=1、2・・・)等の、少なくとも酸素又は窒素を有する絶縁膜を用いることができる。特に、不純物元素の侵入を防ぐためには、窒素を有する絶縁膜を用いると好ましい。
また、図9(C)は、下部電極600に接続される配線904と、上部電極704(導電膜704a、704b)に配線905が接続された状態の上面図を示す。図9(C)のa−bにおける断面図が、図9(B)に相当する。
このようにして下部電極600及び上部電極704(導電膜704a、704b)を有するデュアルゲート型TFTを形成することができる。デュアルゲート型TFTの下部電極600は、上部電極704と別に制御できる特徴を有する。
ところで、微細なTFTを形成する場合、微細化に伴ってゲート絶縁膜の物理的な膜厚を薄くする必要がある。しかし、薄すぎると、上部電極704にオフとなる信号を入力するときであっても電流が流れてしまい、低電力化の妨げとなる。このとき、下部電極600を制御することにより、正確にオフ状態とすることができる。その結果、低消費電力化を図ることができる。また、下部電極600により、しきい値電圧(Vth)を制御することもできる。
また、本実施例で示したデュアルゲート型TFTは、絶縁層を挟んだ下部ゲート電極と半導体層とで容量を形成することができる。
なお、以上の工程によって作製されたTFTは、金属酸化膜603の部分で剥離し、別の基板、例えば可撓性を有する基板に接着手段を介して貼り付けることができる。剥離した後の基板601は再利用することができる。
本発明のレーザ照射装置およびレーザ照射方法を用いて、種々のTFTを同一基板上に作製する例を示す。
図10(A)に示すように、絶縁表面を有する基板1000上に下地膜1001を形成する。本実施例では、基板1000としてガラス基板を用いる。なお、ここで用いる基板には、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミックス基板、ステンレス基板などを用いることができる。また、プラスチック、アクリルなどに代表される可撓性を有する材料からなる基板は、一般的に他の基板と比較して耐熱温度が低い傾向にあるが、本工程の処理に耐え得る材質であれば用いることができる。
下地膜1001は、基板1000に含まれるナトリウムなどのアルカリ金属やアルカリ土類金属が半導体中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。このため、アルカリ金属やアルカリ土類金属の半導体中への拡散を抑えることのできる酸化珪素や窒化珪素、窒化酸化珪素などの絶縁膜を用いて形成する。また、下地膜1001は単層または積層構造のいずれでもよい。本実施例では、プラズマCVD法(Chemical Vapor Deposition:化学気相成長法)を用いて窒化酸化珪素膜を10〜400nmの膜厚になるように成膜した。
なお、基板1000として、ガラス基板またはプラスチック基板のようにアルカリ金属やアルカリ土類金属が多少なりとも含まれている基板を用いている場合には、不純物の拡散を防ぐために下地膜を設けることは有効であるが、石英基板など不純物の拡散がさほど問題にならない基板を用いる場合には必ずしも下地膜1001を設ける必要はない。
次いで、下地膜1001上に非単結晶半導体膜1002を形成する。非単結晶半導体層1002は、公知の方法(スパッタリング法、LPCVD法、プラズマCVD法など)により、25〜100nm(好ましくは30〜60nm)の厚さで形成する。ここで用いる非単結晶半導体膜1002は、珪素やシリコンゲルマニウムなどを用いることができるが、ここでは珪素を用いる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は0.01〜4.5atomic%程度であることが好ましい。
続いて図10(B)に示すように、本発明のレーザ照射装置を用いて非単結晶半導体膜1002にレーザ1003を照射して結晶化を行う。本実施例では、レーザ1003として10W、第2高調波、TEM00モード(シングル横モード)発振のNd:YVO4レーザを用い、シリンドリカルレンズ1004、1005を通して照射を行う。
ここで挙げたレーザに限らず、連続発振のレーザ、1フェムト秒以上100ピコ秒以下のパルス幅で発振するレーザ、発振周波数が10MHz以上のパルスレーザのいずれのレーザ発振器も使用することができる。
例示すると、連続発振のレーザとしては、YAGレーザ、YVO4レーザ、YLFレーザ、YAlO3レーザ、GdVO4レーザ、Y23レーザなどの固体レーザやArレーザなどの気体レーザ、半導体レーザとしては、GaNレーザ、GaAsレーザ、InAsレーザを用いることができる。
1フェムト秒以上100ピコ秒以下のパルス幅で発振するレーザとしては、Yb:YAGレーザ、Ti:サファイアレーザや、YVO4レーザ、クロム・フォルステライト結晶を用いたレーザなどを用いることができる。なお、より良好に半導体膜の結晶化を行いたい場合は、100フェムト秒以上50ピコ秒以下で発振するレーザを用いると好ましい。
また、発振周波数が10MHz以上のパルスレーザとして、単結晶のYAG、YVO4、フォルステライト(Mg2SiO4)、YAlO3、GdVO4、若しくは多結晶(セラミック)のYAG、Y23、YVO4、YAlO3、GdVO4に、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレーザ、Arイオンレーザ、またはTi:サファイアレーザを挙げることができる。
また、レーザ1003は、BBO、LBO、KTP、KDP、LiNbO3、LiIO3、CLBO、ATP、BIBO、KB5などの公知の非線形光学素子により必要に応じて高調波に変換されている。なお、本実施例では、レーザ1003は非線形光学素子により第2高調波に変換されているが、第2高調波以外の高調波であっても構わない。また、半導体レーザは自ら発光して励起するため、エネルギー効率がよい。
本発明のレーザ照射装置及びレーザ照射方法を用いることによって、走査方向に向かって連続的に成長した結晶粒が形成されるだけではなく、隣接したレーザ照射領域の境界において、微結晶領域の幅を1〜20μmに減少させることが可能となる。また、微結晶領域には配線を形成することにより、無駄なくスペースを利用することが可能となり、半導体装置の小型化に寄与する。
スリットを用いると、レーザビームの強度が弱い部分を遮断することができるため、一定以上の強度を持つ線状または矩形状のレーザビームを均一に照射することができる。従って、性能が良好かつ個体によって性能のばらつきがないTFTを作製することができ、さらにはこのTFTを用いて作製される電子機器の特性を良好かつ均一にすることができる。
その後、図10(C)に示すように、レーザビームの照射によって形成された結晶性半導体膜1006をパターニングし、島状の半導体膜1007を形成する。さらに、この島状の半導体膜1007を覆うようにゲート絶縁膜1008を形成する。ゲート絶縁膜1008には、酸化珪素、窒化珪素または窒化酸化珪素などを用いることができる。その際の成膜方法はプラズマCVD法、スパッタ法を用いることができる。ここではプラズマCVD法で窒化酸化珪素膜を115nmの厚さに成膜した。なお、チャネル長の長さが1μm以下であるようなTFT(以下、サブミクロンTFTと呼ぶ)の場合、ゲート絶縁膜は10〜50nmの厚さで形成することが望ましい。
ここから、(a)Nチャネル型TFT(LDD領域あり)、(b)容量素子、(c)Nチャネル型TFT(シングルドレイン)、(d)Pチャネル型TFT(シングルドレイン)の4種類のTFTを同一基板上で作り分ける。
図11(1)に示すように、まず、(a)、(c)、(d)の部分には、ゲート絶縁膜を覆うようにレジスト1101を形成して、容量(b)のみにN型を付与する不純物元素を導入する。N型を導入する不純物元素としては、P(リン)、As(ヒ素)などが挙げられる。
次に、図11(2)に示すように(a)、(c)、(d)の部分に形成されたレジスト1101を除去し、全面にゲート電極となる導電膜1102をこの上に形成する。本実施例では、導電膜として、第1の導電膜1102aとしてTaN(窒化タンタル)を30nmの厚さで、さらに第2の導電膜1102bとしてW(タングステン)を300nmの厚さで形成した。ゲート電極1102は単層であっても積層であっても良い。導電膜は、Ta、W、Ti、Mo、Alから選ばれた元素、またはこれらの元素を主成分とする合成材料または化合物材料で形成すればよい。
さらに、第1の導電膜1102aおよび第2の導電膜1102bを所定の形状にパターニングするためのレジストマスク1103を形成する。第2の導電膜上にフォトレジストをスピンコーティング法などにより塗布する。そして、塗布したフォトレジストに対して加熱処理、いわゆるプリベークを施す。プリベークの温度は50〜120℃とし、後に行われるポストベークより低い温度で行う。本実施例では、加熱温度90℃、加熱時間90秒として行った。
その後、フォトレジストへの現像液を滴下、またはスプレーノズルからスプレーすることにより、露光されたフォトレジストを現像する。
その後、現像されたフォトレジストを125℃、180秒で加熱処理を行ういわゆるポストベークを行い、レジストマスク1103中に残っている水分などを除去し、同時に熱に対する安定性を高める。このとき、端部にテーパー形状を有し、下底の長さが上底の長さよりも長い台形型の形状であるレジストが形成される。
サブミクロンTFTを形成する場合には、上記の方法によって形成したレジストマスク1103aを等方的にエッチングして線幅を細くする。ここで細くしたレジストマスク1103bを用いて導電膜をパターニングする。このときレジストマスクのテーパーと同様に、第1の導電膜1102aおよび第2の導電膜1102bの端部には、テーパー形状が形成される。(図12(1))
エッチングされた第2の導電膜1102bは、0.2μm以上1.0μm以下のゲート長を有する。さらに、第2の導電膜1102bに対して異方性エッチングを行うことによって、図12(2)のような形状が形成される。この方法によって、ゲート長が1.0μ以下と非常に小さなゲート電極1201が形成される。
ドライバやCPU(中央演算処理装置)、無線IDタグなどの機能回路を用途としたトランジスタは、小型化、高速化が求められており、このためにはトランジスタの微細化を図ることが望ましい。この方法により、1μm以下の幅で導電膜をパターニングすることが可能になり、小型化と高速化に貢献する。
図13(1)に示すように、その後、レジストマスクをO2アッシングやレジスト剥離液によって除去し、ゲート電極をマスクとして、全面にN型を付与する不純物元素(P(リン))を添加すると、半導体膜に不純物領域が形成される。なお、ホスフィン(PH3)などを添加すればよい。
次に、図13(2)に示すように、(a)の一部と、(b)、(d)の全面をレジストでマスクする。(a)の場合はレジストをマスクとして、(c)の場合はゲート電極をマスクとして、N型を付与する不純物元素であるリン(P)を添加する。
(a)の領域では、半導体膜の外側から順にソース領域1301(もしくはドレイン領域)、低濃度不純物領域1302、低濃度不純物領域がゲート電極のTaNと重なる領域1303を形成し、ゲート電極であるW(タングステン)の直下はチャネル領域1304となる。このようにして、(a)の領域ではLDD領域を有するNチャネル型TFTを形成する。
また、(c)の領域では、半導体膜の外側はリン(P)が多く含まれたソース領域及びドレイン領域1305となり、ソース領域とドレイン領域にチャネル領域1306が挟まれる構造となる。また、ソース領域及びドレイン領域は、ゲート電極のTaNと重なる領域1307を形成する。このようにして、(c)の領域ではシングルドレイン型のNチャネル型TFTが形成される。
さらに、図14に示すように、(a)〜(c)の領域をレジストでマスクし、(d)の領域のみにP型を付与する不純物元素のホウ素(B)を添加する。(d)の領域では、半導体の外側はホウ素(B)が多く含まれたソース領域およびドレイン領域1401となり、ソース領域とドレイン領域との間にチャネル領域1402が挟まれる構造となる。また、ソース領域及びドレイン領域は、ゲート電極のTaNと重なる領域1403を形成する。このようにして、(d)の領域では、シングルドレイン構造のPチャネル型TFTが形成される。なお、(b)の領域は容量となるTFTが形成される。
なお、ここからの工程は、(a)〜(d)の全てで同一である。図15(1)に示すように、(a)〜(c)の領域のレジストを除去し、TFTを覆うようにキャップ酸化膜1501を形成する。本実施例では、SiON(酸化窒化珪素)を50nmの厚さで形成する。形成方法は公知の方法であるプラズマCVD法、スパッタ法などを用いることができる。
次に、TFT中の半導体膜に添加した不純物元素の活性化を行う。本実施例では、GRTA法により、570℃で3分加熱した。窒素雰囲気にした炉中において、500〜800℃に加熱することによって行えばよい。
その後、図15(2)に示すように、キャップ酸化膜1501を覆って絶縁膜1502、1503を形成する。絶縁膜1502、1503は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素などの、少なくとも酸素または窒素を有する絶縁膜を用いることができる。本実施例では、絶縁膜1502として窒化酸化珪素を100nmの厚さで形成し、さらに絶縁膜1503として酸化窒化珪素を500nmの厚さで形成した。特に、プラズマCVD法を用いて絶縁膜1502、1503を形成することで、多くの水素を有することができる。さらに、410℃で1時間加熱することにより、絶縁膜中の水素によって半導体膜のダングリングボンドを低減させる。
次いで、図15(3)に示すように、ゲート絶縁膜、絶縁膜にコンタクトホールを形成し、不純物領域と接続する配線1504を形成する。本実施例では、Tiを60nm、TiNを40nm、Al−Siを700nm、Tiを100nmの順に積層した後に焼結する。以上の工程により、LDD構造を有するNチャネル型TFT、容量素子、シングルドレイン構造のNチャネル型TFT、シングルドレイン構造のPチャネル型TFTを同一基板上で形成される。
本発明のレーザ照射装置を用いて作製したTFTを薄膜集積回路、または非接触型薄膜集積回路装置(無線ICタグ、RFID(無線認証、Radio Frequency Identification)とも呼ばれる)として用いることもできる。他の実施例で示した作製方法を用いることにより、薄膜集積回路および非接触型薄膜集積回路は、タグとしての利用やメモリとしての利用が可能である。
ところで、無線ICタグのIDは簡単に発行することができ、かつ離れたところからIDの情報を読むことができる。従って、プライバシーの保護をする必要が生じる。例えば、買い物をした後に、離れたところから買い物袋の中身をスキャンされ、IDを読み取られる。さらには、衣類や持ち物から個人を特定される恐れがある。つまり、ID番号の付いているものを所持して街を歩くだけで、所有者の意志に反して情報を読み取られ、誰かを特定される危険性がある。さらには、IDと個人情報をデータベース化する行為、いわゆる名寄せなどの行為が増加することや、流出した情報の窃取、改ざんなどにより、偽造品や模倣品が増加する可能性がある。
そこで、無線ICタグで用いるメモリは、データの消去または破壊が可能なメモリ、または読み込みを制限することができるメモリを採用することが好ましい。前者はフラッシュメモリを用いて行うことが可能であり、後者は複数の不揮発性メモリを有するライトワンス型のメモリによって行うことが可能になる。
ここでは、無線ICタグを構成するメモリとして、EEPROM(Electrically Erasable and Programmable ROM)の一種であるフラッシュメモリの例を示す。
EEPROMは、半導体不揮発性メモリを代表するメモリとして知られている。フローティングゲート型メモリは、EEPROMの1つであり、電荷蓄積層として機能する導電層またはポリシリコン層を有するメモリである。ここで、この導電層またはポリシリコン層の代わりに、シリコン量子構造体(シリコンドット、すなわちシリコン結晶の微粒子)を用いてフローティングゲート電極とするメモリを作製する例を以下に示す。
特に寸法が10nm以下のシリコンドットは、3次元方向で電子を閉じこめる量子効果を持つ。そのため、普通のシリコン単結晶とは全く異なる性質を示す。例えば、電圧をかけると電子を放出する性質を持つ。また、電荷の量子化が起こるため、1個の電子のやりとりでトランジスタの動作をさせることが可能になる。
図16(A)に示すように、基板1601上に非単結晶半導体膜1602aを形成する。基板1601としては、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどに代表されるガラス基板、石英基板、セラミックス基板、ステンレス基板、プラスチック基板やアクリル基板に代表される可撓性を有する基板、単結晶半導体基板(代表的には、N型またはP型の単結晶シリコン基板、GaAs基板、InP基板、GaN基板、SiC基板、又はZnSe基板)等がある。また、SOI(Silicon on Insulator)基板を用いても良い。
これらの基板を用いる際に、基板に接する下地膜(図示せず)を要する場合は適宜用いれば良い。下地膜は、基板に含まれるナトリウムなどのアルカリ金属やアルカリ土類金属が半導体中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。このため、アルカリ金属やアルカリ土類金属の半導体中への拡散を抑えることができる酸化珪素、窒化珪素、窒化酸化珪素などの絶縁膜を用いて形成する。また、下地膜は単層でも複数層でも構わないし、石英基板など不純物の拡散があまり問題にならない基板を用いる場合には、下地膜を設ける必要はない。本実施例では下地膜も含めて基板1601と示す。
上記の基板1601上に非単結晶半導体膜1602aを形成した後、フォトリソグラフィ工程及びエッチング工程により所望の形状にエッチングする。非単結晶半導体膜1602aの材料は、シリコン(Si)、ゲルマニウム(Ge)、またシリコンゲルマニウム合金、炭化シリコン、ガリウム砒素などの化合物半導体材料を用いるこができる。非単結晶半導体膜1602aは、減圧熱CVD法、プラズマCVD法またはスパッタリング法などの公知の成膜法で形成する。
なお、フォトリソグラフィ工程の代わりに、所定の場所に材料を吐出することが可能なインクジェット法や、液滴吐出法等により、有機樹脂、無機材料等の絶縁材料を吐出してマスクパターンを形成し、このマスクパターンを用いて半導体膜をエッチングして所望の形状に形成してもよい。このとき、マスクパターンの面積をより小さくすることで、微細な半導体領域が形成可能であり、メモリトランジスタが高集積化された半導体装置を作製することができる。
次に、非単結晶半導体膜1602aを本発明のレーザ照射装置およびレーザ照射方法を用いて結晶化する。また、上記の成膜法で形成される非単結晶半導体膜1602aを熱処理による固相成長法で結晶化した後に本発明のレーザ照射装置およびレーザ照射方法を用いてレーザ処理を行っても良い。また、シラン(SiH4)を原料として形成される微結晶半導体膜を本発明のレーザ照射装置およびレーザ照射方法を用いて結晶化してもよい。
本実施例においても、実施の形態および他の実施例と同様に、図1に示すようなレーザ照射装置を用いてレーザ照射を行う。連続発振のレーザ、1フェムト秒以上100ピコ秒以下のパルス幅で発振するレーザ、発振周波数が10MHz以上のパルスレーザのいずれのレーザを用いることができる。
具体的なレーザの種類は、以下の通りである。(1)単結晶のYAG、YVO4、フォルステライト(Mg2SiO4)、YAlO3、GdVO4、若しくは多結晶(セラミック)のYAG、Y23、YVO4、YAlO3、GdVO4に、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレーザ、アレキサンドライトレーザ、Ti:サファイアレーザなどの固体レーザ、Arレーザ、Krレーザなどの気体レーザ、GaNレーザ、GaAsレーザ、InAsレーザなどの半導体レーザ、などの連続発振のレーザ、(2)Ti:サファイアレーザや、クロム・フォルステライト結晶を用いたレーザ、YVO4レーザ、Yb:YAGレーザなどの1フェムト秒以上100ピコ秒以下のパルス幅で発振するレーザ、(3)単結晶のYAG、YVO4、フォルステライト(Mg2SiO4)、YAlO3、GdVO4、若しくは多結晶(セラミック)のYAG、Y23、YVO4、YAlO3、GdVO4に、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレーザ、Arイオンレーザ、Ti:サファイアレーザなどの、発振周波数が10MHz以上のパルスレーザ、のいずれのレーザ発振器である。
これらのレーザを発振した後にスリットでレーザビームの両端部分を遮断する。そして、スリットに形成されたレーザビームの像を、集光レンズを用いて照射面に投影させる。なお、スリットを通すことによって回折が生じるため、回折光を半導体膜に到達させないようにする必要がある。例えば、スリットと照射面に対して共役になるように集光レンズを配置すればよい。
なお、本発明のレーザ照射装置およびレーザ照射方法を用いて非単結晶半導体膜1602aを結晶化する前に、触媒元素を用いた結晶化工程を設けてもよい。その触媒元素としては、Ni、Ge、Fe、Pd、Sn、Pb、Co、Pt、Cu、Auなどの元素を用いることができる。これらの元素または化合物を含んだ溶液を非単結晶半導体膜1602aに塗布するなどの方法を用いて、触媒元素を非単結晶半導体膜1602aに添加し、加熱処理を行って結晶化を行う。この結晶化工程の後にレーザビームによる結晶化工程を行うと、レーザ照射により、半導体膜の表層部が溶けるが、最下層部が溶けていないため、その最下層部が結晶核となって、結晶成長が半導体膜の最下層から表層に向かって起こる。
また、これらの触媒元素を添加し、加熱処理を行って結晶化を促進した後にレーザビームの照射を行ってもよいし、加熱処理の工程を省略してもよい。また、加熱処理を行った後、その温度を保ちつつレーザビームの照射を行ってもよい。
本発明のレーザ照射装置によってレーザ照射を行うと、レーザ照射領域中に占める微結晶領域の幅を1〜20μmに減少させることが可能になるため、形成された半導体膜を用いて作成したTFTは、特性が良好かつ均一になる。また、レイアウトやサイズの制約が非常に少なくなるため、半導体装置を作成する際のデザインルールが大幅に緩和される。また、本発明を用いることによって半導体装置として使うことができない領域が大幅に減少するため、歩留まりが向上し、コスト削減に大きく役立つ。
さらに、後に形成されるトランジスタのしきい値電圧を制御するために、結晶性半導体膜1602bにB26をドーピングしてもよい。
次に、基板1601及び結晶性半導体膜1602b上に第1絶縁膜1603を成膜する(図16(B))。第1絶縁膜1603は、膜厚1〜100nm、好ましくは1〜10nm、さらに好ましくは2〜5nmであることが望ましい。第1絶縁膜1603は、後に形成されるメモリトランジスタにおいてはトンネル酸化膜として機能する。このため、第1絶縁膜1603の膜厚が薄いほどトンネル電流が流れやすく、高速動作が可能となり好ましい。また、第1絶縁膜1603の膜厚が薄い程、低電圧でフローティングゲート電極に電荷を蓄積させることが可能である。この結果、後に形成される半導体装置の消費電力を低減することが可能である。
第1絶縁膜1603の形成方法としては、GRTA(Gas Rapid Thermal Anneal)法、LRTA(Lamp Rapid Thermal Anneal)法、酸素プラズマを用いた処理等を用いて半導体膜1602b表面を酸化し、熱酸化膜を形成することで、膜厚の薄い第1絶縁膜1603を形成することができる。また、この方法の他、PVD法(Physical Vapor Deposition)、CVD法(Chemical Vapor Deposition)、塗布法等を用いて形成してもよい。第1絶縁膜1603としては、酸化珪素膜、窒化珪素膜で形成することができる。また、基板1601側から酸化珪素膜、窒化珪素膜の順に形成しても良いし、窒化珪素膜、酸化珪素膜の順に形成してもよい。なお、半導体領域に接して酸化珪素膜を形成すると、ゲート絶縁膜と半導体領域との界面準位が低くなるため好ましい。本実施例では、第1絶縁膜1603として、酸化珪素膜及び窒化珪素膜を積層させて形成する。
次に、第1絶縁膜1603上に第1導電膜1606をスパッタリング法により成膜する。ここでは、主成分の金属元素に対して固溶限界以上のシリコンを有する固溶体をターゲットに用いる。シリコンと固溶体を形成することが可能な金属元素としては、ベリリウム(Be)、アルミニウム(Al)、亜鉛(Zn)、ガリウム(Ga)、ゲルマニウム(Ge)、銀(Ag)、カドミウム(Cd)、インジウム (In)、スズ(Sn)、アンチモン(Sb)、金(Au)、鉛(Pb)、ビスマス(Bi)等を挙げることができる。
成膜温度における固溶限界濃度を超えるシリコンと、上記金属元素の一つまたは複数からなる固溶体をターゲットとして、スパッタリングをすることにより、シリコン結晶の微粒子1604と上記金属元素の一つ又は複数からなる導電層1605が形成される。このときのシリコン結晶の微粒子1604は10〜50nm、好ましくは20〜30nmである。また、基板を加熱しながらシリコン結晶の微粒子1604と上記金属元素からなる導電層1605を成膜すると、シリコン結晶の微粒子1604の密度が増加し、シリコン結晶の微粒子1604の径が増大する。
ここで、シリコン結晶の微粒子1604と上記金属元素からなる導電層1605とが形成される原理について、図17を用いて説明する。図17(A)は、スパッタリングの初期段階の基板1703上の様子を上面から見た図である。なお、基板1703はバリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミックス基板、ステンレス基板などを用いることができる。また、プラスチック、アクリルなどに代表される可撓性を有する材料からなる基板も、本工程の加熱温度に耐えることができるものであれば、使用することが可能である。また、ここでは「基板」と記載しているが、図16(B)に示すように、基板上に形成した第1絶縁膜1603のような絶縁膜上に形成することも可能である。
上記の固溶体をターゲットにしてスパッタリングを行うと、基板1703上に、金属元素を含む粒子1701とシリコン結晶の微粒子1702とが析出する。なお、金属元素を含む粒子1701にはシリコンが固溶しているが、シリコンの濃度がシリコンの固溶限界濃度を超えると、シリコンは、シリコン結晶の微粒子1702として析出する。また、金属元素を含む粒子1701が成長することによって導電層になる。
さらに、基板1703を加熱しながらスパッタリングを行うと、図17(B)のように、基板1703表面に、金属元素を含む粒子1711が成長する。金属元素の融点がシリコンより低い場合、金属元素を含む粒子1711が選択的に成長する。
次に、図17(C)に示すように、さらに金属元素を含む粒子が成長すると、金属元素を含む粒子1721〜1723同士が隣接する。このとき金属元素を含む粒子の粒界に、一部のシリコン結晶の微粒子1702が偏析する。さらに、スパッタリングを続けると金属元素を含む粒子1721〜1723が成長して導電層となる。このようにして、シリコン結晶の微粒子1702と導電層からなる導電膜が形成される。
次に、図17(D)に示すように、金属元素を含む層(すなわち導電層)を除去することで、基板1703上にシリコン結晶の微粒子1702を形成することが可能である。
このようにして、図16(C)に示すように、第1導電膜の導電層1605を除去する。ここでは、導電層を選択的に除去する手法、代表的にはウエットエッチング法を用いることが好ましい。この結果、シリコン結晶の微粒子1604及び第1絶縁膜1603を露出することができる。
次に、図16(D)に示すように、シリコン結晶の微粒子1604及び第1絶縁膜1603上に、第2絶縁膜1611及び第2導電膜1612を成膜する。
第2絶縁膜1611は、膜厚1〜100nm、好ましくは10〜70nm、さらに好ましくは10〜30nmであることが望ましい。第2絶縁膜1611は、メモリトランジスタにおいて後に形成されるフローティングゲート電極と後に形成されるゲート電極との絶縁性を保つ必要がある。このため、これらの間でリーク電流が増加しない程度の膜厚とすることが好ましい。第2絶縁膜1611は、第1絶縁膜1603と同様に、酸化珪素膜、窒化珪素膜で形成することができる。また、基板1601側から酸化珪素膜、窒化珪素膜の順に積層する構造や、酸化珪素膜、窒化珪素膜、酸化珪素膜の順などに積層する構造としてもよい。ここでは、第2絶縁膜1611として、膜厚10nmの酸化珪素膜と膜厚20nmの窒化珪素膜の積層構造で形成する。
また、第2導電膜1612は、スパッタリング法、蒸着法、CVD法等の公知の手法により形成することができる。また、第2導電膜1612は、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、クロム(Cr)、ネオジム(Nd)から選ばれた元素、またはこれらの元素を主成分とする合金材料若しくは化合物材料を用いて形成することができる。また不純物元素が添加された半導体膜を用いて形成することができる。ここでは、第2導電膜1612として、アルミニウム薄膜をスパッタリング法により成膜する。
なお、この後、第2絶縁膜1611を成膜の後、シリコン結晶の微粒子を含む第2の導電膜の成膜及び導電層の除去を行った後、第3絶縁膜を成膜して、シリコン結晶の微粒子を含む第3の絶縁層を形成しても良い。更には、同様の工程を繰り返して、複数に積層されたシリコン結晶の微粒子を含む絶縁層を形成しても良い。この場合、後に形成されるメモリトランジスタは複数のフローティングゲート電極を有する。
次に、第2導電膜1612上にマスクパターン1613を形成する。マスクパターン1613は、公知のフォトリソグラフィ工程を用いることができる。また、半導体領域1602bを形成するとき用いた手法によりマスクパターン1613を形成しても良い。さらには、上記手法により形成したマスクパターン1613を、アッシング等によりスリミングしてマスクパターン1613の幅を細くしてもよい。この結果、後に形成されるゲート電極の幅の狭い短チャネル構造のTFTを形成することが可能であり、高速動作が可能なTFTを形成することが可能である。なお、このマスクパターン1613は、後にゲート電極を形成するためのマスクパターンである。このため、液滴吐出法を用いてゲート電極を形成する場合は、マスクパターン1613を設けなくともよい。
次に、図16(E)に示すように、マスクパターン1613を用いて第2導電膜1612をエッチングしてゲート電極1621を形成する。第2導電膜1612、第1絶縁膜1603、及びシリコン結晶の微粒子1604は、ウエットエッチング法、ドライエッチング法等公知のエッチング法によりエッチングする。なお、シリコン結晶の微粒子1604が形成されている第1絶縁膜1603の膜厚が薄い場合、ドライエッチングのプラズマ衝撃により第1絶縁膜1603に欠陥が生じる可能性がある。このため、ウエットエッチングで除去を行うことが好ましい。ここでは、NMD3溶液(テトラメチルアンモニウムハイドロオキサイドを0.2〜0.5%含む水溶液)等を用いたウエットエッチング法により、シリコン結晶の微粒子1604を除去する。
ゲート電極1621の幅は0.2〜1.5μm、好ましくは0.2〜0.7μmとする。ゲート電極1621の幅をこの範囲内に設定することにより、後にチャネル長の短いメモリトランジスタを形成することが可能であり、高速度動作が可能な半導体装置を作製することが可能である。
次に、第2絶縁膜1611をエッチングして第2絶縁層1622を形成すると共に、マスクパターン1613に覆われなかった部分のシリコン結晶の微粒子1604を露出する。
次に、露出されたシリコン結晶の微粒子1604をエッチングして、シリコン結晶の微粒子からなるフローティングゲート電極1623を形成する。フローティングゲート電極1623は分散された粒子で形成されている。このため、トンネル酸化膜として機能する第1絶縁膜1603に欠陥があった場合、フローティングゲート電極1623に蓄積した電荷すべてが、欠陥から半導体領域に流れ出ることを回避することができる。この結果、信頼性の高いメモリトランジスタを形成することができる。
次に、ゲート電極1621をマスクとして結晶性半導体領域1602bに、N型又はP型を付与する不純物元素を添加する。
次に、絶縁膜を成膜し(図示しない)、加熱処理、GRTA法、LRTA法等によって不純物元素の活性化を行い、ソース領域及びドレイン領域1631、1632を形成する(図16(F))。この後、第2絶縁層1622及びゲート電極1621上に窒化珪素膜からなる無機絶縁膜(図示しない)を設けて、加熱処理を行っても良い。この無機絶縁膜(図示しない)を、膜中に水素を含ませる条件で成膜し、加熱処理を行うことで、各半導体領域のダングリングボンドを終端する水素化することが可能である。
次に、層間絶縁膜として機能する第3絶縁膜1633を形成する。第3絶縁膜1633は、ポリイミド、アクリル、ポリアミド等の耐熱性を有する有機樹脂を用いることができる。また上記有機樹脂の他に、低誘電率材料(low−k材料)、シロキサン(−Si−O−Si−で表される珪素と酸素との結合(シロキサン結合)を構成の基本単位とし、珪素にフッ素、脂肪族炭化水素、または芳香族炭化水素などが結合した構造を持つ物質)を用いることができる。第3絶縁膜1633の形成には、その材料に応じて、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、スクリーン印刷、オフセット印刷等)、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター、CVD法、蒸着法等を採用することができる。また、無機材料を用いてもよく、その際には、酸化珪素、窒化珪素、酸窒化珪素、PSG(リンガラス)、BPSG(リンボロンガラス)等を用いることができる。なお、これらの絶縁膜を積層させて、第3絶縁膜1633を形成しても良い。ここでは、アクリルを塗布し焼成して第3絶縁膜1633を形成する。
次に、フォトリソグラフィ工程及びエッチング工程により第3絶縁膜1633の一部、第1絶縁膜1603の一部をエッチングしてコンタクトホールを形成すると共に、ソース領域及びドレイン領域の一部を露出する。このとき、エッチングされた第3絶縁膜を第3絶縁層1633、エッチングされた第1絶縁膜を第1絶縁層1603と示す。なお、ここでは、第3絶縁層1633は、表面が平坦な絶縁膜が図示されているが、平坦でなくとも良い。
次に、ソース領域及びドレイン領域に接続するソース電極及びドレイン電極1635、1636を形成する。ソース電極及びドレイン電極1635、1636は、PVD法、CVD法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、液滴吐出法、印刷法、電界メッキ法等により、所定の場所に選択的に導電層を形成することができる。更にはリフロー法、ダマシン法を用いても良い。ソース領域及びドレイン領域の材料は、Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Si、Ge、Zr、Ba等の金属又はその合金、若しくはその金属窒化物を用いて形成する。また、これらの積層構造としても良い。
なお、第1導電層において三次元的に分散されたシリコン粒子を形成した場合、図16(E)に示すような、三次元的にシリコン粒子が分散されたフローティングゲート電極1623を有するメモリトランジスタを形成することができる。
また、以下の方法により、図16に示す基板1601からのメモリトランジスタを剥離することが可能である。剥離方法としては、(1)基板1601に、300〜500度程度の耐熱性を有する基板を用い、基板1601とメモリトランジスタとの間に金属酸化膜を設け、この金属酸化膜を結晶化により脆弱化して、当該メモリトランジスタを剥離する方法、(2)基板1601とメモリトランジスタとの間に水素を含む非単結晶珪素膜を設け、レーザビームを照射、またはガス・溶液でのエッチングにより非単結晶珪素膜を除去することで、このメモリトランジスタを剥離する方法、(3)メモリトランジスタが形成された基板1601を機械的に削除、又は溶液やCF3等のガスによるエッチングで除去することで、メモリトランジスタを切り離す方法、などを用いることができる。また、剥離したメモリトランジスタのフレキシブル基板への貼り付けは、市販の接着剤を用いればよく、例えば、エポキシ樹脂系接着剤や樹脂添加剤等の接着材を用いればよい。
上記のように、剥離したメモリトランジスタをフレキシブル基板に貼り合わせると、厚さが薄く、軽く、落下しても割れにくい半導体装置を提供することができる。また、フレキシブル基板は可撓性を有するため、曲面や異形の形状上に貼り合わせることが可能となり、多種多様の用途が実現する。また、基板1601を再利用すれば、安価な半導体装置の提供が可能である。
以上の工程により、半導体領域1602b、トンネル酸化膜として機能する第1絶縁層1603、フローティングゲート電極1623、第2絶縁層1622、及びゲート電極1621で構成されるフラッシュメモリのメモリトランジスタを形成することができる。
また、基板1601として大面積基板を用い、上記の工程により複数の半導体装置の回路パターンを形成し、最後に矩形状又は短冊状に分割して、個々の半導体装置を取り出すことが可能である。この工程によって、大量の半導体装置を形成することが可能である。この結果、低コスト化が可能である。
さらに、本実施例で作製したメモリトランジスタを剥離し、フレキシブル基板に接着することにより、薄型の半導体装置の作製が可能である。
本実施例の工程を経ることにより、スパッタリング法を用いて大面積基板上にシリコン粒子をフローティングゲート電極に有する半導体装置を作製することが可能である。このため、大型基板を用いてメモリトランジスタを有する薄膜回路を形成した後、複数の薄膜集積回路を切り出して半導体装置を作製することも可能であるため、半導体装置の低コスト化が可能である。
また、スパッタリング法を用いることで、三次元的に分散されたシリコン粒子を形成することが可能であるため、電荷蓄電層として機能するシリコン粒子の密度を増加させることが可能であり、しきい値電圧の変化量を増加させることができる。
また、多数のシリコン粒子が一体化することを妨げつつ、シリコン粒子の大きさを大きくすることが可能であり、各粒子に注入される電荷量を増加させ、しきい値電圧のシフト量を増加させることが可能である。
また、メモリトランジスタのフローティングゲート電極に分散されたシリコン粒子を用いているため、トンネル酸化膜の欠陥による蓄積電荷の流出を回避することができる。このため、信頼性の高い半導体装置を形成することができる。
本実施例では、無線ICタグを形成するメモリの一例として、ライトワンスメモリの例を示す。ライトワンス型メモリのメモリセルは、ヒューズやアンチヒューズ(anti−fuse:通常は絶縁状態で、書き込み電圧を加えることにより、接続状態になるヒューズ)、クロスポインタダイオード、OLED(有機発光ダイオード)、双安定性液晶素子(1つの条件で、2つの安定な状態をとりうる性質を持つ液晶素子)、または熱やレーザビームなどの光が加えられることにより状態が変化する金属やポリマーなどのデバイスから構成されている。なお、本実施例で示すライトワンスメモリは、他の実施例を用いて形成されたTFTを有する。
なお、本実施例では、電圧をかけてTFTを絶縁することによってデータの書き込みを行うライトワンス式のメモリセルを無線ICタグに用いる例を示すが、上記の他のデバイスを用いたライトワンス式のメモリセルを無線ICタグに用いてもよい。
通常、記憶装置は、メモリセルがある2つの状態のうち、どちらか一方の状態を取ることでデータを記録する。ライトワンス型の記憶装置は、全てのメモリセルが第1の状態であるように製造され、書き込み処理を受けると、指定されたメモリセルだけが第2の状態へ変更される。この第1の状態から第2の状態への変更は不可逆的であり、一度変更されたメモリセルを元に戻すようにはできない。
絶縁基板上に作製したTFTは、ゲート電極と2つの不純物領域(高濃度不純物領域を含む)のうち少なくともどちらか一方との間に、通常TFTとして動作させる時よりも高い電圧を印加すると、TFTのチャネル領域が絶縁状態になる。この動作を表すために、TFTに電圧を印加する前後の断面図を図18(A)、(B)に示す。
たとえば、図18(A)に示すTFTは、絶縁基板1801の上に半導体膜1802を有し、半導体膜1802の上にゲート絶縁膜1805、その上にゲート電極1806を有するものとする。なお、半導体膜1802は2つの高濃度不純物領域1803とチャネル領域1804とを有する。
図18(B)のTFTは、電圧をかけた後のTFTを模式的に示している。電圧をかけることによってTFTのチャネル領域1804が少なくとも変質し、ゲート電極1806の下に絶縁化した領域1808が形成される。そのため、ゲート電極1806と2つの高濃度不純物領域1803のそれぞれの間が絶縁状態になる。図18(B)において、絶縁化した領域1808は模式的に示したものであり、実際の絶縁化した領域はさまざまな形状を取る。
たとえば、ガラス基板上に作製されたチャネル長が4μm、チャネル幅が4μm、ゲート絶縁膜の厚さが20nmを有するTFTの場合、ゲート電極1806と2つの高濃度不純物領域1803の少なくとも一方との間に、25Vの電圧を500μ秒印加する。すると、TFTのチャネル領域1804が絶縁状態となり、ゲート電極1806と2つの高濃度不純物領域1803のそれぞれの端子の間が絶縁状態になる。
本発明の明細書において変質とは、具体的には、TFTに電圧を印加することにより、少なくともチャネル領域1804が絶縁状態に変化することを示すものとする。もちろん、ここに示したサイズのTFT以外でも、電圧の印加条件を変えることによって、少なくともチャネル領域1804を絶縁状態にすることができる。
このようにゲート電極1806と、2つの不純物領域(本実施例では高濃度不純物領域1803)の少なくとも一方との間に、TFTが動作するとき以上の高い電圧を印加すると、ゲート絶縁膜1805に電流が流れる。絶縁膜は抵抗値の高い物質でできているので、電流が流れると熱が発生する。絶縁基板1801上に作製されたTFTの中で大量な熱が発生しても、絶縁基板1801は基本的に熱伝導率が低いので、熱の逃げる場所がない。そのため、発生した熱がゲート絶縁膜1805や半導体膜1802を焼き焦がしてしまう。これによってゲート電極1806および2つの高濃度不純物領域1803のそれぞれの端子間を絶縁状態にすることができる。一方、熱伝導率の高いシリコン基板上にTFTを作製した場合では、ゲート絶縁膜に電流が流れて熱が発生しても、絶縁膜やシリコン基板を焼き焦がすことはないと考えられる。
本発明に関する実験では、ゲート電極1806と2つの高濃度不純物領域1803の少なくとも一方との間に電圧を印加すると、97%程度の確率でチャネル領域1804が絶縁化する。そして、ゲート電極1806と2つの高濃度不純物領域1803のそれぞれの端子間が絶縁状態、言い換えると非導通状態になることが確かめられている。残り3%程度は不良モード素子である。すなわち、電圧を印加した後に、チャネル領域1804が抵抗体となり、ゲート電極1806と2つの高濃度不純物領域1803のそれぞれの端子間が導通状態になる。不良モード素子の原因としては、半導体膜1802や絶縁膜中のゴミが考えられる。本発明のレーザ照射装置を用いて半導体膜をアニールすると、レーザ照射領域中に占める微結晶領域の幅を1〜20μmに減少させることが可能になり、半導体膜全面を良好にアニールすることができる。したがって、それぞれのTFTの作製精度および特性が向上する。その結果、不良モード素子を削減することができる。さらに、不良モードの素子に対しては、実施例3のようにTFTのゲート電極をダブルゲートにする、または冗長回路をつけたりすることによって、不良モードの素子を減少させることが可能になる。
なお、記憶装置は、メモリセルが、ある2つの状態のどちらか一方の状態をとることによって、データを保存する装置である。本実施例の記憶装置は、メモリセルであるTFTが、TFTのチャネル領域が初期状態のままか、絶縁状態になっているか、の2つのうちのどちらか一方の状態を取ることでデータを保存することができる。
そこで、上記の機構を利用して、たとえば、電圧をかける前の初期状態のTFTを「1」の状態、TFTに電圧をかけて、チャネル領域を絶縁化した絶縁状態のものを「0」の状態ととらえてライトワンス型のメモリを作製する。なお、TFTの状態と符号「0」、「1」の対応はこの限りではない。
また、本実施例の場合では、SRAMやDRAMなどの他のメモリとは異なり、1つのTFTで1つのメモリセルを構成することができる。したがって、多くのメモリセルを用いてメモリアレイを構成する場合、その大きさは他のメモリを用いた場合より小さくなり、集積化も容易である。
本発明を用いてレーザ照射を行った半導体材料を用いて様々な電子機器を完成させることができる。本発明を用いることにより、半導体膜に対して良好にレーザ照射処理を行うことができるため、基板上において半導体素子のレイアウトや大きさの自由度を高くすることや、集積度を向上することが可能となる。また、製作した半導体素子の製品品質は良好な状態であり、かつばらつきをなくすことが可能になる。その具体例を、図19を用いて説明する。
図19(A)は表示装置であり、筐体1901、支持台1902、表示部1903、スピーカー部1904、ビデオ入力端子1905などを含む。この表示装置は、他の実施例で示した作製方法により形成した薄膜トランジスタをその表示部1903に用いることにより作成される。なお、表示装置には液晶表示装置、発光装置などがあり、具体的にはコンピュータ用、テレビ受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
図19(B)はコンピュータであり、筐体1911、表示部1912、キーボード1913、外部接続ポート1914、ポインティングマウス1915などを含む。他の実施例で示した作製方法を用いることにより、表示部1912やその他の回路への適用が可能である。さらに、本発明は本体内部のCPU、メモリなどの半導体装置にも適用が可能である。
また、図19(C)は携帯電話であり、携帯端末の1つの代表例である。この携帯電話は筐体1921、表示部1922、操作キー1923などを含む。上記の携帯電話を初めとして、PDA(Personal Digital Assistants、情報携帯端末)、デジタルカメラ、小型ゲーム機などの電子機器は携帯端末であるため、表示画面が小さい。従って、本発明の他の実施例で示した微細なトランジスタを用いてCPU、メモリなどの機能回路を形成することによって、小型・軽量化を図ることができる。
図19(D)は、パスポート1941に無線ICタグ1942を付けている状態を示している。また、パスポート1941に無線ICタグを埋め込んでもよい。同様にして、運転免許証、クレジットカード、紙幣、硬貨、証券、商品券、チケット、トラベラーズチェック(T/C)、健康保険証、住民票、戸籍謄本などに無線ICタグを付けたり埋め込むことができる。この場合、本物であることを示す情報のみを無線ICタグに入力しておき、不正に情報を読み取ったり書き込んだりできないようにアクセス権を設定する。これは、他の実施例で示したメモリを用いることにより実現できる。このようにタグとして利用することによって、偽造されたものと区別することが可能になる。
このほかに、無線ICタグをメモリとして用いることも可能である。図19(E)は無線ICタグ1951を野菜の包装に貼り付けるラベルに用いた場合の例を示している。また、包装そのものに無線ICタグを貼り付けたり埋め込んだりしても構わない。無線ICタグ1951には、生産地、生産者、製造年月日、加工方法などの生産段階のプロセスや、商品の流通プロセス、価格、数量、用途、形状、重量、賞味期限、各種認証情報などを記録することが可能になる。無線ICタグ1951からの情報は、無線式のリーダ1952のアンテナ部1953で受信して読み取り、リーダ1952の表示部1954に表示することによって、卸売業者、小売業者、消費者が把握することが容易になる。また、生産者、取引業者、消費者のそれぞれに対してアクセス権を設定することによって、アクセス権を有しない場合は読み込み、書き込み、書き換え、消去ができない仕組みになっている。
また、無線ICタグは以下のように用いることができる。会計の際に無線ICタグに会計を済ませたことを記入し、出口にチェック手段を設け、会計済みであることを無線ICタグに書き込まれているかをチェックする。会計を済ませていないで店を出ようとすると、警報が鳴る。この方法によって、会計のし忘れや万引きを予防することができる。
さらに、顧客のプライバシー保護を考慮すると、次のような方法にすることも可能である。レジで会計をする段階で、(1)無線ICタグに入力されているデータを暗証番号などでロックする、(2)無線ICタグに入力されているデータそのものを暗号化する、(3)無線ICタグに入力されているデータを消去する、(4)無線ICタグに入力されているデータを破壊する、のいずれかを行う。これらは他の実施例にて挙げたメモリを用いることによって実現することができる。そして、出口にチェック手段を設け、(1)〜(4)のいずれかの処理が行われたか、または無線ICタグのデータに何も処理が行われていない状態であるかをチェックすることによって、会計の有無をチェックする。このようにすると、店内では会計の有無を確認することが可能であり、店外では所有者の意志に反して無線ICタグの情報を読み取られることを防止することができる。
以上に挙げた無線ICタグは、従来用いているバーコードより製造コストが高いため、コスト低減を図る必要がある。本発明を用いることによって、隣り合う結晶化領域の境界部(すなわち微結晶領域)の割合が従来と比較して大幅に減少し、無駄なく半導体素子を形成することができるため、コストの低減に有効である。また、どの無線ICタグも品質が高く、かつ性能のばらつきがないように製作することができる。
以上のように、本発明により作製された半導体装置の適用範囲は極めて広く、本発明により作製された半導体装置をあらゆる分野の電子機器に用いることができる。
本発明を用いて作製したTFTを集積化したCPU、メモリ、ICとして搭載することや、パネルとして用いることにより、さまざまな電子機器を完成させることができる。
そのような電子機器として、デジタルビデオカメラ、デジタルカメラ、反射型プロジェクター、テレビ(ディスプレイ)、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(オーディオ)、携帯端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機、電子書籍、携帯型の音響再生装置)、ゲーム機器、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disk(DVD)やハートディスクドライブ(HDD)等の記録媒体に記録された情報を再生し、その画像を表示することができるディスプレイとCPUを供えた機器などを挙げることができる。
本発明を用いて作製した電子機器の一つである携帯電話を例に挙げ、図を用いて以下に説明する。
図27は表示パネル2701とプリント基板2702を組み合わせたモジュールを示している。表示パネル2701は、発光素子が各画素に設けられた画素部2703と、第1の走査線駆動回路2704、第2の走査線駆動回路2705と、選択された画素にビデオ信号を供給する信号線駆動回路2706を備えている。また、表示パネルに用いる素子は、発光素子に限らず、液晶素子を用いてもよい。
プリント基板2702には、コントローラ2707、中央処理装置(CPU)2708、メモリ2709、電源回路2710、音声処理回路2711及び送受信回路2712などが備えられている。プリント基板2702と表示パネル2701は、フレキシブル配線基板(FPC)2713により接続されている。プリント配線基板2702には、容量素子、バッファ回路などを設け、電源電圧や信号にノイズが入ったり、信号の立ち上がりが鈍ったりすることを防ぐ構成としても良い。また、コントローラ2707、音声処理回路2711、メモリ2709、CPU2708、電源回路2710などは、COG(Chip on Glass)方式を用いて表示パネル2701に実装することもできる。COG方式により、プリント配線基板2702の規模を縮小することができる。
プリント配線基板2702に備えられたインターフェース(I/F)部2714を介して、各種制御信号の入出力が行われる。また、アンテナとの間の信号の送受信を行なうためのアンテナ用ポート2715が、プリント配線基板2702に設けられている。
図28は、図27に示したモジュールのブロック図を示す。このモジュールは、メモリ2709としてVRAM2716、DRAM2717、フラッシュメモリ2718などが含まれている。VRAM2716にはパネルに表示する画像のデータが、DRAM2717には画像データまたは音声データが、フラッシュメモリには各種プログラムが記憶されている。
電源回路2710は、表示パネル2701、コントローラ2707、CPU2708、音声処理回路2711、メモリ2709、送受信回路2712を動作させる電力を供給する。またパネルの仕様によっては、電源回路2710に電流源が備えられている場合もある。
CPU2708は、制御信号生成回路2720、デコーダ2721、レジスタ2722、演算回路2723、RAM2724、CPU2708用のインターフェース2719などを有している。インターフェース2719を介してCPU2708に入力された各種信号は、一旦レジスタ2722に保持された後、演算回路2723、デコーダ2721などに入力される。演算回路2723では、入力された信号に基づき演算を行ない、各種命令を送る場所を指定する。一方デコーダ2721に入力された信号はデコードされ、制御信号生成回路2720に入力される。制御信号生成回路2720は入力された信号に基づき、各種命令を含む信号を生成し、演算回路2723において指定された場所、具体的にはメモリ2709、送受信回路2712、音声処理回路2711、コントローラ2707などに送る。
メモリ2709、送受信回路2712、音声処理回路2711、コントローラ2707は、それぞれ受けた命令に従って動作する。以下その動作について簡単に説明する。
入力手段2725から入力された信号は、インターフェース2714を介してプリント基板2702に実装されたCPU2708に送られる。制御信号生成回路2720は、ポインティングデバイスやキーボードなどの入力手段2725から送られてきた信号に従い、VRAM2716に格納してある画像データを所定のフォーマットに変換し、コントローラ2707に送付する。
コントローラ2707は、パネルの仕様に合わせてCPU2708から送られてきた画像データを含む信号にデータ処理を施し、表示パネル2701に供給する。またコントローラ2707は、電源回路2710から入力された電源電圧やCPU2708から入力された各種信号をもとに、Hsync信号、Vsync信号、クロック信号CLK、交流電圧(AC Cont)、切り替え信号L/Rを生成し、表示パネル2701に供給する。
送受信回路2712では、アンテナ2728において電波として送受信される信号が処理されており、具体的にはアイソレータ、バンドパスフィルタ、VCO(Voltage Controlled Oscillator)、LPF(Low Pass Filter)、カプラ、バランなどの高周波回路を含んでいる。送受信回路2712において送受信される信号のうち音声情報を含む信号が、CPU2708からの命令に従って、音声処理回路2711に送られる。
CPU2708の命令に従って送られてきた音声情報を含む信号は、音声処理回路2711において音声信号に復調され、スピーカー2727に送られる。またマイク2726から送られてきた音声信号は、音声処理回路2711において変調され、CPU2708からの命令に従って、送受信回路2712に送られる。
コントローラ2707、CPU2708、電源回路2710、音声処理回路2711、メモリ2709を、本実施例のパッケージとして実装することができる。本実施例は、アイソレータ、バンドパスフィルタ、VCO(Voltage Controlled Oscillator)、LPF(Low Pass Filter)、カプラ、バランなどの高周波回路以外であれば、どのような回路にも応用することができる。
本発明を用いることによって、レーザ照射領域中の微結晶領域の幅を1〜20μmに減少させることが可能である。つまり、照射面に形成されるビームスポットの長軸方向の長さが長いほど効果が高く、レーザ照射領域のほとんどが大粒径領域になる。そのため、形成された半導体膜を用いて作成したTFTは、特性が良好かつ均一になる。また、レイアウトやサイズの制約が非常に少なくなるため、半導体装置を作成する際のデザインルールが大幅に緩和される。また、本発明を用いることによって半導体装置として使うことができない領域が大幅に減少するため、歩留まりが向上し、コスト削減に大きく役立つ。さらに、このTFTを集積してCPU、メモリ、ICとして搭載したり、パネルとして用いたりすると、品質が良好で、性能のばらつきがない電子機器を低コストで作製することができる。
また、本実施例は実施の形態および他の実施例と組み合わせて用いることが可能である。
図1は、本発明の概要を示した図である。 図2は、レーザのエネルギー密度分布を示す図である。 図3は、本発明で用いるスリットの概要を示す図である。 図4は、本発明のレーザ照射の概要を示す図である。 図5は、本発明のレーザ照射の概要を示す図である。 図6は、本発明のレーザ照射を用いたTFT作成過程の概要を示す図である。 図7は、本発明のレーザ照射を用いたTFT作成過程の概要を示す図である。 図8は、本発明のレーザ照射を用いたTFT作成過程の概要を示す図である。 図9は、本発明のレーザ照射を用いたTFT作成過程の概要を示す図である。 図10は、本発明のレーザ照射を用いたTFT作成過程の概要を示す図である。 図11は、本発明のレーザ照射を用いたTFT作成過程の概要を示す図である。 図12は、本発明のレーザ照射を用いたTFT作成過程の概要を示す図である。 図13は、本発明のレーザ照射を用いたTFT作成過程の概要を示す図である。 図14は、本発明のレーザ照射を用いたTFT作成過程の概要を示す図である。 図15は、本発明のレーザ照射を用いたTFT作成過程の概要を示す図である。 図16は、本発明のレーザ照射を用いたメモリ作製の過程の概要を示した図である。 図17は、本発明のレーザ照射を用いたメモリ作製の過程の概要を示した図である。 図18は、本発明のレーザ照射を用いて作製したメモリの概要を示す図である。 図19は、本発明のレーザ照射を用いて作製した電子機器の例を示す図である。 図20は、レーザのエネルギー密度を示す図である。 図21は、本発明の実施の概要を示す図である。 図22は、本発明との対比の例を示す図である。 図23は、本発明を用いて半導体膜にレーザビームを照射したときの半導体膜表面の状態を表す図面代用写真である。 図24は、スリットを使わずに半導体膜にレーザビームを照射したときの半導体膜表面の状態を表す図面代用写真である。 図25は、図23の図面代用写真を図にしたものである。 図26は、図24の図面代用写真を図にしたものである。 図27は、本発明のレーザ照射を用いて作製した電子機器の例を示す図である。 図28は、本発明のレーザ照射を用いて作製した電子機器の例を示す図である。

Claims (1)

  1. 基板上に非単結晶半導体膜を形成し、
    レーザ発振器より射出した第1レーザビームの端部をスリットにより遮断して、第2レーザビームとし、
    前記第2レーザビームを集光レンズを通過させて、線状または矩形状の第3レーザビームとし、
    前記第3レーザビームを、前記第3のレーザビームの長軸方向に垂直な方向に相対的に走査して、前記非単結晶半導体膜に照射して、前記非単結晶半導体膜を結晶化し、大粒径領域と微結晶領域を形成し、
    前記大粒径領域に薄膜トランジスタを形成し、
    前記スリットは前記第3レーザビームの長軸方向における端部を遮断するように設けられ、
    前記スリットと前記非単結晶半導体膜の照射面とは共役の関係になっていることを特徴とする半導体装置の作製方法。
JP2005241697A 2004-08-23 2005-08-23 半導体装置の作製方法 Expired - Fee Related JP5352040B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005241697A JP5352040B2 (ja) 2004-08-23 2005-08-23 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004243044 2004-08-23
JP2004243044 2004-08-23
JP2005241697A JP5352040B2 (ja) 2004-08-23 2005-08-23 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2006093677A JP2006093677A (ja) 2006-04-06
JP2006093677A5 JP2006093677A5 (ja) 2008-09-04
JP5352040B2 true JP5352040B2 (ja) 2013-11-27

Family

ID=36234302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005241697A Expired - Fee Related JP5352040B2 (ja) 2004-08-23 2005-08-23 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP5352040B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005093801A1 (en) 2004-03-26 2005-10-06 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and laser irradiation apparatus
US8395084B2 (en) 2005-05-02 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and laser irradiation method
JP5448315B2 (ja) * 2006-08-31 2014-03-19 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
KR101200945B1 (ko) 2006-08-31 2012-11-13 삼성디스플레이 주식회사 다결정 실리콘층의 형성 방법 및 이를 이용한 박막트랜지스터의 제조 방법
JP4852400B2 (ja) * 2006-11-27 2012-01-11 シャープ株式会社 半導体記憶装置及び半導体装置並びに表示装置、液晶表示装置及び受像機
JP5171074B2 (ja) * 2007-03-13 2013-03-27 住友重機械工業株式会社 レーザアニール方法
US8598050B2 (en) 2008-06-26 2013-12-03 Ihi Corporation Laser annealing method and apparatus
JP2010079984A (ja) * 2008-09-25 2010-04-08 Semiconductor Energy Lab Co Ltd 半導体記憶装置の駆動方法
KR102431925B1 (ko) * 2020-08-12 2022-08-11 김성진 전기적 성능을 개선하기 위한 펨토초 레이저 공정을 이용한 tft 제작 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186189A (ja) * 1997-12-17 1999-07-09 Semiconductor Energy Lab Co Ltd レーザー照射装置
JP4056684B2 (ja) * 2000-07-28 2008-03-05 株式会社半導体エネルギー研究所 レーザー処理方法
JP2002164276A (ja) * 2000-11-28 2002-06-07 Nikon Corp 焦点合わせ方法、アライメント方法、露光方法、露光装置、並びにデバイスの製造方法
JP4289816B2 (ja) * 2001-03-22 2009-07-01 シャープ株式会社 半導体装置及びその製造方法
JP3903761B2 (ja) * 2001-10-10 2007-04-11 株式会社日立製作所 レ−ザアニ−ル方法およびレ−ザアニ−ル装置
JP3910524B2 (ja) * 2001-11-09 2007-04-25 株式会社半導体エネルギー研究所 レーザ照射方法および半導体装置の作製方法
JP2003229359A (ja) * 2001-11-29 2003-08-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4212830B2 (ja) * 2002-05-17 2009-01-21 シャープ株式会社 シリコン結晶化方法
JP4370554B2 (ja) * 2002-06-14 2009-11-25 株式会社ニコン オートフォーカス装置およびオートフォーカス付き顕微鏡
JP4813743B2 (ja) * 2002-07-24 2011-11-09 株式会社 日立ディスプレイズ 画像表示装置の製造方法
JP2004103628A (ja) * 2002-09-05 2004-04-02 Hitachi Ltd レーザアニール装置及びtft基板のレーザアニール方法
JP2004179356A (ja) * 2002-11-27 2004-06-24 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法及び半導体装置
JP2004193201A (ja) * 2002-12-09 2004-07-08 Semiconductor Energy Lab Co Ltd レーザー照射方法
JP4671600B2 (ja) * 2002-12-27 2011-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
JP2006093677A (ja) 2006-04-06

Similar Documents

Publication Publication Date Title
US8304313B2 (en) Semiconductor device and its manufacturing method
JP5352040B2 (ja) 半導体装置の作製方法
JP5894002B2 (ja) レーザ照射装置
KR101284201B1 (ko) 레이저 조사 장치 및 레이저 조사 방법
US7772523B2 (en) Laser irradiation apparatus and laser irradiation method
US8138058B2 (en) Substrate with marker, manufacturing method thereof, laser irradiation apparatus, laser irradiation method, light exposure apparatus, and manufacturing method of semiconductor device
US7940441B2 (en) Manufacturing method of memory element, laser irradiation apparatus, and laser irradiation method
US20070197049A1 (en) Method for manufacturing semiconductor device
KR101123753B1 (ko) 레이저 조사 장치 및 반도체 장치의 제조 방법
JP5153086B2 (ja) レーザ照射装置
JP5089077B2 (ja) 半導体装置の作製方法
JP5264017B2 (ja) 半導体装置の作製方法
JP4942959B2 (ja) レーザ照射装置およびレーザ照射方法
JP5227499B2 (ja) レーザ照射装置
JP2007251149A (ja) 半導体装置の作製方法
JP5116232B2 (ja) レーザ照射装置およびレーザ照射方法
JP5094099B2 (ja) 半導体装置の作製方法
JP2007194605A (ja) レーザ照射装置、及び半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080718

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080718

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120528

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130510

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130826

R150 Certificate of patent or registration of utility model

Ref document number: 5352040

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees