CN1905131A - 半导体器件及其制造工艺 - Google Patents

半导体器件及其制造工艺 Download PDF

Info

Publication number
CN1905131A
CN1905131A CNA2006101100197A CN200610110019A CN1905131A CN 1905131 A CN1905131 A CN 1905131A CN A2006101100197 A CNA2006101100197 A CN A2006101100197A CN 200610110019 A CN200610110019 A CN 200610110019A CN 1905131 A CN1905131 A CN 1905131A
Authority
CN
China
Prior art keywords
recess patterns
semiconductor device
substrate
printing
applies
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101100197A
Other languages
English (en)
Inventor
野本和正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1905131A publication Critical patent/CN1905131A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/821—Patterning of a layer by embossing, e.g. stamping to form trenches in an insulating layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种半导体器件的制造工艺，包括：把具有凸纹图案的印模压到衬底表面上以在所述衬底表面上形成凹陷图案的第一压印步骤；通过印刷，把包括半导体材料或导电材料的施加材料提供到所述凹陷图案中的第二步骤；和固化通过印刷供应的所述施加材料的第三步骤。

Description

半导体器件及其制造工艺
技术领域
本发明涉及一种半导体器件和半导体器件的制造工艺。更具体而言，本发明涉及一种半导体器件的制造工艺，该工艺包括通过印刷形成图案。
本发明还涉及一种由该工艺制造的半导体器件。
背景技术
近年来，包括包含有机半导体材料的有源层的半导体器件已经得到关注。在这种包括有机半导体材料的半导体器件中，可能在低温下通过施加形成由有机半导体材料构成的有源层。因此，考虑到成本降低，包括有机半导体材料的半导体器件具有优点。此外，半导体器件可以形成在低热阻的柔性衬底上，诸如塑料衬底。而且，通过利用印刷构图可以由施加材料形成除有源层之外的栅极绝缘膜、源电极、漏电极和栅电极，因此导致进一步成本降低。
作为由这样的施加材料形成图案的方法，已经研究了喷墨印刷。只要材料各自具有几个厘泊(centipoises)的粘性，通过喷墨印刷可以施加多种材料。然而，在喷墨印刷中，由于在控制排放的墨水量和墨水排进的位置的精度方面的困难，当前的印刷精度约是20μm。因此，为了提高精度，已经提出在墨水排进的位置外围形成由聚酰亚胺等构成的堤岸(bank)的方法。
在另一方面，除了诸如喷墨印刷，已经研究了用于通过诸如使用模板(网屏)的丝网印刷的印刷形成精细图案的方法。在使用这样的模板的印刷中，Michael D.Austin and Stephen Y.Chou[Appl.Phys.Lett.，Vol.81，4431(2002)](非专利文献1)描述了纳米印刷(nanoimprinting)，其中通过将具有凸纹图案的印模挤压抵靠由施加形成的非固化模而形成精细结构。在PCT日本译文专利公开2003-509228号(专利文献1)中提出了使用具有凸纹图案的弹性印模的方法。而且，在A.Kumar，G.M.Whiteside et al.[Langmuir，Vol.10，1498(1994)]中提出了微接触印刷，其使用通过把由平版印刷形成的精细结构转化为弹性塑料而制成的印模。
发明内容
然而，在把上述印刷方法应用到半导体器件的制造工艺中，存在如下描述的问题。
在通过喷墨印刷形成精细结构中，如上所述，在墨水排放进的区域的外围形成堤岸可能是重要的。因此，可能必须进行很多额外步骤，诸如施加构造堤岸的例如聚酰亚胺的材料的施加步骤，和通过光刻构图施加的膜的构图步骤，从而不利地使制造工艺变得复杂。
在丝网印刷中，形成具有1μm或更小的厚度的膜是困难的。因此，例如，当由有机半导体材料构成的有源层图案通过丝网印刷形成时，在表面出现1μm或更高的阶跃高度。所以，当在有源层图案上形成多层互连时，在台阶侧壁容易出现不覆盖有层间绝缘膜的部分，因此可能导致在上导线和下导线之间的短路。
相反，在纳米印刷和微接触印刷中，可能形成具有1μm或更小的阶跃高度的精细图案。然而，在这些印刷方法中，在施加材料和印模之间及材料和其上通过印刷形成精细图案的衬底之间的亲合性(粘附力)是有限的。因此，任何材料不能一直用于通过这些印刷方法的图案形成。
此外，希望提供利用施加材料来制造半导体器件的工艺，其中该工艺通过印刷可以提供高精度的精细图案以获得较高芯片密度而不会导致制造工艺的复杂化。也希望提供通过该制造工艺获得的半导体器件。
根据本发明的一实施例，提供了半导体器件的制造工艺，包括把具有凸纹图案的印模压到衬底表面上以在所述衬底表面上形成凹陷图案的第一压印步骤；通过印刷，把包括半导体材料或导电材料的施加材料提供到所述凹陷图案中的第二步骤；和固化通过印刷提供的所述施加材料的第三步骤。而且，根据本发明另一实施例，提供了通过该制造工艺获得的半导体器件。
根据该制造工艺，在第一步骤中，因为凹陷图案由预备的印模来压印而形成，凹陷图案仅通过单一步骤形成。即，与在衬底上形成堤岸的情况相比，凹陷图案通过较少步骤形成。在第二步骤中，因为施加材料通过印刷提供到凹陷图案中，限制了在衬底上施加材料的延伸。因此，施加材料通过印刷以足够的位置精确性和形式精确性提供到凹陷图案中，并随后固化以形成由半导体材料或导电材料构成的层。
附图说明
图1A到1E是图示了根据第一实施例的制造工艺的各个剖面工艺图；
图2是根据第一实施例和第二实施例制造的顶栅薄膜晶体管的平面图；
图3A到3C是图示了根据第二实施例的部分制造工艺的各个剖面工艺图；
图4A到4E是图示了根据第三实施例的制造工艺的各个剖面工艺图；
图5A到5E是图示了根据第四实施例的制造工艺的各个剖面工艺图；和
图6是根据第四实施例制造的底栅薄膜晶体管的平面图。
具体实施方式
基于附图，本发明的实施例将详细描述于下。在每个实施例中，描述了通过根据本发明实施例的半导体器件制造工艺制造的薄膜晶体管。
第一实施例
图1A到1E是图示了根据第一实施例的制造工艺的各个剖面工艺图。图2是根据第一实施例制造的薄膜晶体管的平面图。基于图1A到1E中所示的剖面工艺图同时参照图2，将描述其中通过根据本发明实施例的工艺制造顶栅薄膜晶体管的第一实施例。
如图1A中所示，在其表面上具有凸纹图案的印模3靠着衬底1按压以形成凹陷图案1a。换句话说，通过压印处理了衬底1的表面以形成凹陷图案1a。凹陷图案1a具有在本实施例中将要制造的薄膜晶体管中的有源层的形状且是矩形。
衬底1是由例如聚对苯二甲酸乙二醇酯(PET)、聚醚砜(PES)或聚萘二酸乙二醇酯(PEN)构成的塑料衬底。可选地，衬底1可以是具有由易于通过压印处理的树脂材料构成的缓冲层的塑料衬底或玻璃衬底。当衬底1在其表面上具有缓冲层时，缓冲层受到压印以形成凹陷图案1a。
印模3具有相应于凹陷图案1a的突出图案，突出图案设置在其主表面上。印模3由具有高于衬底1或构成表面层的缓冲层的软化温度或玻璃转换温度的材料构成。
在通过对衬底1压印而形成凹陷图案1a时，衬底1的温度提高到高于衬底1的表面层的软化温度或玻璃转换温度，同时印模3压到衬底1的表面上。这迫使印模3的突出部分压进衬底1表面层。当印模3被按压时，冷却衬底1以固化。随后，印模3与衬底1分离。
如图1B中所示，通过印刷形成了源/漏电极5使得接触凹陷图案1a的两个边缘。在此情形，通过例如诸如喷墨印刷、微接触印刷或丝网印刷的印刷或光刻形成了源/漏电极5。
考虑到工艺的简化，优选地，通过印刷形成了源/漏电极5。在此情形，使用了例如用胶(paste)或包含导电材料的液体施加材料的印刷。即，施加材料通过印刷施加在图案中并随后凝固以形成源/漏电极5。
在另一方面，为了以高精度形成较精细的源/漏电极5，优选使用利用平版印刷的构图。在此情形，由抗蚀剂图案作为掩模构图蚀刻形成的电极材料层。可选地，在覆盖由平版印刷形成的抗蚀剂图案的电极材料层形成之后，设置在抗蚀剂图案上的电极材料层和抗蚀剂图案一起通过剥离(lift-off)方法被移除了。即使在此情形，由于工艺的简化，优选地通过施加形成了电极材料层。
如图1C中所示，通过印刷，包含有机半导体材料的施加材料7通过施加喷嘴的尖端提供到凹陷图案1a中。在此情形，例如，利用喷墨印刷、滴涂(dispensing)等，施加材料7通过由施加喷嘴尖端滴落而提供到凹陷图案1a中。包含在溶剂中溶化的有机半导体材料的液体施加材料7的量基本等于凹陷图案1a的容量。
通过印刷供应的施加材料7凝固以形成由有机半导体材料构成的有源层7a。在此情形，通过蒸发移除了在液体施加材料中的溶剂以凝固施加材料7，结果形成有源层7a。而且，在此情形，通过印刷供应的施加材料7的量基本等于凹陷图案1a的容量，且随后凝固了施加材料7。因此，有源层7a表面的高度基本与衬底1表面高度相同。在凹陷图案1a的侧壁，有源层7a接触源/漏电极5。
只要防止了对有源层7a的损害，参照图1B描述的源/漏电极5的形成和参照图1C描述的有源层7a的形成可以按相反顺序进行。当形成步骤按相反顺序实施时，且通过印刷形成的有源层7a表面的高度高于衬底1的表面高度，如有必要，通过使有源层7a表面的高度基本等于衬底1表面的高度的这样的方式磨光，可以平面化有源层7a，并随后可以形成源/漏电极5。
如图1D中所示，通过诸如旋涂和狭缝涂布(slit coating)的施加方法在衬底上形成了栅极绝缘膜9，从而覆盖有源层7a和源/漏电极5。在此情形，因为有源层7a的表面高度基本等于衬底1的表面高度，有源层7a不会影响采用施加方法的栅极绝缘膜9的形成。
如图1E中所示，栅电极11形成在栅极绝缘膜9上并在源/漏电极5之间的有源层7a上。通过诸如形成参照图1B示出的源/漏电极5的方法的喷墨印刷、微接触印刷或丝网印刷的印刷或光刻形成了栅电极11。
如上所述，顶栅薄膜晶体管制造为半导体器件13。
半导体器件13包括由有机半导体材料构成并通过凝固施加材料形成的有源层7a；和设置在衬底1的表面上的凹陷图案1a，凹陷图案选择性地填充有有源层7a。
在根据第一实施例的制造工艺中，如参照图1A所描述，因为凹陷图案1a通过单个印模3进行压印而形成，凹陷图案1a仅通过单个步骤形成。即，与在衬底上形成堤岸从而形成凹陷图案的情况相比，凹陷图案1a可以通过较少步骤形成。如参照图1C所描述，因为施加材料通过印刷供提供到压印形成的凹陷图案1a中，限制了在衬底上施加材料的延伸。因此，施加材料7可以通过印刷以足够的位置精确性和形式精确性提供到凹陷图案1a中，
结果，可能通过较少步骤，通过印刷以足够的位置精确性和形式精确性供应施加材料。因此，有源层7a可以通过印刷高精度形成，而不会导致制造工艺的复杂化。所以，包括有源层7a的半导体器件13(薄膜晶体管)可能获得较高的集成水平。
第二实施例
图3A到3C是图示了根据第二实施例的制造工艺的各个剖面工艺图。第二实施例和第一实施例之间的不同是衬底1’的结构和形成凹陷图案1a’的过程。后续步骤与第一实施例相同。
在第二实施例中，如图3A所示，准备了包括设置在材料衬底15上的抗蚀材料层17的衬底1’。材料衬底15是塑料衬底、玻璃衬底之类。树脂材料层17由紫外线可固化树脂或热固化树脂构成，并通过施加方法以非固化状态提供。
如图3B中所示，印模3压到衬底1’表面上。可以使用与第一实施例相同的印模3。当印模3被压时，固化了非固化树脂材料层17。在此情形，当树脂材料层17由紫外线可固化树脂构成时，树脂材料层17被来自印模3和材料衬底15的透明元件侧的紫外线照射，从而固化树脂材料层17。在另一方面，当树脂材料层17由热固化树脂构成时，通过加热固化了树脂材料层17。
当固化树脂材料17时，如图3C所示，印模3从衬底1’分离。结果，在衬底1’表面形成了相应于印模3的突出图案的凹陷图案1a’。
然后，实施了在参照图1B和后续的图的第一实施例中描述的相同的步骤，以制造如第一实施例的顶栅薄膜晶体管。
同样在根据第二实施例的制造工艺中，凹陷图案1a’通过压印形成，并随后通过印刷把施加材料提供到凹陷图案1a’中以形成有源层。所以，如第一实施例，可以通过印刷以高精度形成有源层而不会导致制造工艺的复杂化。
特别地，当图3A中描述的树脂材料层17由紫外线可固化树脂构成时，在压印期间不需要加热来固化树脂材料层17。因此，构成衬底1’的材料衬底15不受热压。而且，具有低抗热性的材料可以用作材料衬底15。
第三实施例
图4A到4E是图示了根据第三实施例的制造工艺的各个剖面工艺图。基于图4A到4E，将描述其中通过根据本发明另一实施例的工艺制造了顶栅薄膜晶体管的第三实施例。根据该实施例制造的薄膜晶体管的平面图与第一实施例中的图2的相同。
如图4A中所示，具有凸纹图案的印模23靠着衬底21按压以通过压印在衬底21的表面形成凹陷图案21a。凹陷图案21a具有用于源/漏电极的图案并作为布线凹槽。
如图4B中所示，通过印刷，包括导电材料的施加材料25通过施加喷嘴的尖端提供到凹陷图案21a中。在此情形，例如，利用喷墨印刷、滴涂等，通过施加喷嘴的尖端被滴，施加材料25提供到凹陷图案21a中。在此情形，包含在溶剂中溶化的导电材料的液体施加材料25的量基本等于凹陷图案21a的容量。
通过印刷供应的施加材料25凝固以形成每个由导电材料构成的源/漏电极25a。在此情形，通过蒸发移除了在液体施加材料25中的溶剂以凝固施加材料25，结果形成源/漏电极25a。而且，在此情形，通过印刷供应的施加材料25的量基本等于凹陷图案21a的容量，且随后凝固了施加材料25。因此，每个源/漏电极25a的表面的高度基本与衬底21表面高度相同。
当通过印刷形成的每个源/漏电极25a的表面的高度高于衬底21的表面时，如有必要，通过以每个源/漏电极25a表面的高度基本与衬底21表面的高度相同的方式磨光，可以平面化源/漏电极25a。
如图4C中所示，有源层27以这样的方式形成，即有源层27的两个边缘都设置在源/漏电极25a上。在此情形，通过诸如喷墨印刷、微接触印刷或丝网印刷的印刷形成了由有机半导体材料构成的有源层27。
只要防止了对有源层27的损害，参照图4B示出的源/漏电极25a的形成和参照图4C示出的有源层27的形成可以按相反顺序进行。
如参照图1D和1E示出的第一实施例，可以进行示于图4D和4E中的随后的步骤。
即，如图4E中所示，通过诸如旋涂和狭缝涂布的施加方法在衬底21上形成了栅极绝缘膜29，使得覆盖有源层27和源/漏电极25a。在此情形，因为每个源/漏电极25a的表面高度基本与衬底21的表面高度相同，源/漏电极25a不会影响栅极绝缘膜29的形成。
如图4E中所示，栅电极31形成在栅极绝缘膜29上并在源/漏电极25a之间的有源层27上。通过诸如形成参照图1B示出的源/漏电极5的方法的喷墨印刷、微接触印刷或丝网印刷的印刷或光刻形成了栅电极31。
如上所述，顶栅薄膜晶体管制造为半导体器件33。
半导体器件33包括每个由导电材料构成并通过凝固施加材料而形成的源/漏电极25a；和设置在衬底21的表面上的凹陷图案21a，凹陷图案21a选择性地填充有源/漏电极25a。
在根据第三实施例的制造工艺中，如参照图4A和4B所描述，施加材料通过印刷提供到由压印形成的凹陷图案21a中，并被固化以形成源/漏电极25a。因此，与在衬底上形成堤岸从而形成凹陷图案的情况相比，凹陷图案21a可以通过较少步骤形成。所以，可以通过少数步骤，通过印刷以足够的位置精确性和形式精确性供应施加材料，从而形成源/漏电极25a。结果，可能获得高集成度的包括源/漏电极25a的半导体器件33(薄膜晶体管)。
在第三实施例中，要求具有较低电阻和窄线宽的源/漏电极25a设置在凹陷图案21a中。因此，即使当源/漏电极25a为了获得较低电阻已经增加厚度时，可以抑制源/漏电极25a从衬底21表面突出的高度。所以，在源/漏电极25a的形成之后，参照图4C和随后的图描述的步骤可以在更平坦的表面上进行，因此确保工艺的容易。
根据第三实施例的制造工艺可以结合第二实施例的制造工艺。在此情形，在参照图3A到3C的第二实施例中描述的步骤被应用到参照图4A描述的形成凹陷图案21a的步骤。
第四实施例
图5A到5E是图示了根据第四实施例的制造工艺的各个剖面工艺图。图6是根据第四实施例制造的底栅薄膜晶体管的平面图。基于图5A到5E所示的剖面工艺图并参照图6将描述其中通过根据本发明一实施例的工艺制造了底栅薄膜晶体管的第四实施例。
如图5A所示，准备了衬底41。衬底41可以与第一实施例中描述的衬底1相同。栅电极43形成在衬底41上。通过诸如用于形成参照图1B示出的源/漏电极5的方法的喷墨印刷、微接触印刷或丝网印刷的印刷或光刻形成了栅电极43。
如图5B中所示，通过将表面上具有凸纹图案的印模45抵靠衬底41按压，形成了凹陷图案41a使得部分包括衬底41上的栅电极43。凹陷图案41a具有在本实施例中将要制造的薄膜晶体管中的有源层的形状且具有栅电极43的矩形。结果，部分栅电极43越过凹陷图案41a设置。可以使用与用于第一实施例中的相同的印模45。
如图5C所示，栅极绝缘膜47形成在衬底41上使得覆盖凹陷图案41a的内壁。通过旋涂、狭缝涂布等的形成栅极绝缘膜47。此时，重要的是调节膜形成条件使得相应于凹陷图案41a的凹陷图案47a形成在栅极绝缘膜47的表面。
如图5E所示，通过这样的方式构图形成了源/漏电极49，即源/漏电极49设置在凹陷图案47a的两个边缘上。在此情形，如在参照图1B的第一实施例中描述的，通过使用诸如喷墨印刷、微接触印刷或丝网印刷的印刷或光刻的构图形成源/漏电极49。
如图5E所示，通过印刷，包含有机半导体材料的施加材料51通过施加喷嘴的尖端提供到凹陷图案47a中。在此情形，例如，利用喷墨印刷、滴涂等，通过施加喷嘴的尖端被滴，施加材料51提供到凹陷图案47a中。包含在溶剂中溶化的有机半导体材料的液体施加材料51的量基本等于凹陷图案47a的容量。
凝固了通过印刷供应的施加材料51以形成由有机半导体材料构成的有源层51a。在此情形，通过蒸发移除了在液体施加材料51中的溶剂以凝固施加材料51，结果形成有源层51a。而且，在此情形，通过印刷供应的施加材料51的量基本等于凹陷图案47a的容量，且随后凝固施加材料51。因此，有源层51a表面的高度基本与栅极绝缘膜47的表面高度相同。在凹陷图案47a的侧壁，有源层51a接触源/漏电极49。
只要防止了对有源层51a的损害，参照图5D描述的源/漏电极49的形成和参照图5E描述的有源层51a的形成可以按相反顺序进行。当形成步骤按相反顺序实施时，且通过印刷形成的有源层51a表面的高度高于衬底41的表面，如有必要，通过以有源层51a表面的高度基本等于衬底41的表面的高度的这样的方式磨光，可以平面化有源层51a，并随后可以形成源/漏电极49。
如上所述，底栅薄膜晶体管制造为半导体器件53。半导体器件53包括由有机半导体材料构成并通过固化施加材料形成的有源层51a；和覆盖衬底41表面的栅极绝缘膜47的凹陷图案47a，凹陷图案47a选择性地填充有有源层51a。
在根据第四实施例的制造工艺中，如参照图5B所述，凹陷图案41a通过压印形成。形成栅极绝缘膜47以覆盖凹陷图案41a的内壁。施加材料通过印刷提供到覆盖有栅极绝缘膜47的凹陷图案47a中以形成有源层51a。因此，如第一实施例中所述，通过印刷有源层51a可以高精度地形成，并不会导致制造工艺的复杂化。所以，可能获得较高的集成水平的包括有源层51a的半导体器件53(底栅薄膜晶体管)。
以上描述的第一到第四的实施例的每一个中，在通过印刷把施加材料提供到凹陷图案中之前，可以进行选择性地提供对施加材料的抗液性的处理，进行该处理以选择性地把抗液性提供给除了凹陷图案内壁的凹陷图案的外部表面。因此，在通过印刷把施加材料提供到凹陷图案中的步骤中，在凹陷图案的外部抑制了施加材料的扩展。所以，可能通过印刷以较高的形式精确度形成施加材料图案。
提供抗液性的方法包括在凹陷图案外部表面形成材料层(抗液材料层)，该材料层具有对目标施加材料的低可湿性并呈现大的接触角。在此情形，在另一个衬底上形成了抗液材料层。包括凹陷图案的表面放置在抗液材料层上以把抗液材料层转化为包括凹陷图案的表面。
本发明不限于第一到第四实施例。基于本发明的技术思想可以制造各种改进体。
例如，在第一到第四实施例的每一个中，已经描述了一工艺，其中通过印刷在通过压印形成的凹陷图案中形成了有源层或源/漏电极的任一个以制造薄膜晶体管。
然而，本发明可以应用到用于在通过压印形成的凹陷图案中通过印刷形成有源层和源/漏电极的方法。例如，以在参照图4A到4E的第三实施例中描述的过程作为例子。过程被示例如下：在如图4B中所示的源/漏电极25a的形成之后，通过在源/漏电极25a之间的衬底21上压印形成了具有矩形的凹陷图案。然后，在凹陷图案中通过印刷形成了有源层。
而且，本发明不限于形成作为半导体器件的薄膜晶体管的应用。例如，当形成有机场致发光元件，即有机发光二极管(LED)时，在通过印刷把有机半导体材料施加(有机电致发光材料)到相应于将要形成的有机电致发光元件的像素的区域之前，通过压印在通过印刷施加有机半导体材料的区域上形成凹陷图案。因此，在通过印刷施加有机半导体材料中，有机半导体材料可以仅提供到凹陷图案中。而且，如实施例中所述，由于凹陷图案通过压印形成，可能最小化元件的增加。所以，可能通过较少步骤制造高密度像素显示器。
本领域的技术人员应该理解，根据设计要求和其它因素，可以出现各种改进体、组合、子组合和替换体，只要它们在所附权利要求及其等价物的范围内。

Claims (11)

1.一种半导体器件的制造工艺，包括：
第一压印步骤，把具有凸纹图案的印模压到衬底表面上以在所述衬底表面上形成凹陷图案；
第二步骤，通过印刷，把包括半导体材料或导电材料的施加材料提供到所述凹陷图案中；和
第三步骤，固化通过印刷提供的所述施加材料。
2.根据权利要求1所述的半导体器件的制造工艺，其中所述衬底覆盖有树脂材料层，和
在所述第一步骤中，当具有凸纹图案的所述印模被挤压抵靠所述未固化树脂材料层时，固化所述树脂材料层，且随后所述印模从所述衬底分离以形成所述凹陷图案。
3.根据权利要求2所述的半导体器件的制造工艺，其中所述树脂材料层包括紫外线可固化树脂。
4.根据权利要求1所述的半导体器件的制造工艺，其中在所述第二步骤中，通过印刷提供的所述施加材料的量基本等于所述凹陷图案的容量。
5.根据权利要求1所述的半导体器件的制造工艺，其中在所述第二步骤中，所述施加材料通过经由施加喷嘴滴下而提供到所述凹陷图案中。
6.根据权利要求1所述的半导体器件的制造工艺，还包括：
在所述第一步骤和第二步骤之间，选择性地给所述衬底表面上的凹陷图案的外部提供对所述施加材料的抗液性的处理步骤。
7.根据权利要求1所述的半导体器件的制造工艺，还包括：
在所述第一步骤之后，在所述衬底上形成绝缘膜以覆盖所述凹陷图案的内壁，其中在所述第二步骤中，所述施加材料通过印刷提供到覆盖有所述绝缘膜的所述凹陷图案中。
8.根据权利要求1所述的半导体器件的制造工艺，还包括：
在所述第一步骤之前，在所述衬底上形成栅电极；和
在所述第一步骤和第二步骤之间，在所述衬底上形成绝缘膜以覆盖所述凹陷图案的内壁，其中在所述第一步骤中，形成了所述凹陷图案以部分包括所述栅电极，且在所述第二步骤中，构造有源区的作为所述施加材料的半导体材料通过施加方法提供到覆盖有所述绝缘膜的所述凹陷图案。
9.根据权利要求1所述的半导体器件的制造工艺，其中有机半导体材料用作所述施加材料。
10.根据权利要求1所述的半导体器件的制造工艺，其中包含发光材料的有机材料用作所述施加材料以在有机发光元件中形成有机层。
11.一种半导体器件包括：
衬底；
半导体材料层或导电层，通过固化施加材料而制造；和
凹陷图案，设置在所述衬底的表面，其中所述凹陷图案选择性地填充有所述半导体材料层或导电材料层。
CNA2006101100197A 2005-07-28 2006-07-28 半导体器件及其制造工艺 Pending CN1905131A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP218224/05 2005-07-28
JP2005218224A JP4506605B2 (ja) 2005-07-28 2005-07-28 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2009101496338A Division CN101577312B (zh) 2005-07-28 2006-07-28 半导体器件及其制造工艺

Publications (1)

Publication Number Publication Date
CN1905131A true CN1905131A (zh) 2007-01-31

Family

ID=36940212

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2009101496338A Expired - Fee Related CN101577312B (zh) 2005-07-28 2006-07-28 半导体器件及其制造工艺
CNA2006101100197A Pending CN1905131A (zh) 2005-07-28 2006-07-28 半导体器件及其制造工艺

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2009101496338A Expired - Fee Related CN101577312B (zh) 2005-07-28 2006-07-28 半导体器件及其制造工艺

Country Status (7)

Country Link
US (2) US7718465B2 (zh)
EP (1) EP1748502B1 (zh)
JP (1) JP4506605B2 (zh)
KR (1) KR20070014971A (zh)
CN (2) CN101577312B (zh)
DE (1) DE602006019670D1 (zh)
TW (1) TW200707744A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103548115A (zh) * 2011-05-20 2014-01-29 住友商事株式会社 图案构造体的制造方法
WO2018149000A1 (zh) * 2017-02-20 2018-08-23 武汉华星光电技术有限公司 薄膜晶体管的制备方法、显示面板的制备方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008075625A1 (ja) 2006-12-18 2008-06-26 Panasonic Corporation 半導体デバイス
JP2008251888A (ja) * 2007-03-30 2008-10-16 Sony Corp パターン形成方法および電子素子の製造方法
US8057656B2 (en) * 2008-01-30 2011-11-15 Hewlett-Packard Development Company, Lp Crossover
JP5459570B2 (ja) * 2008-02-05 2014-04-02 セイコーエプソン株式会社 半導体装置の製造方法、電気光学装置の製造方法、および電子機器の製造方法
WO2009101862A1 (ja) 2008-02-12 2009-08-20 Konica Minolta Holdings, Inc. 有機半導体層の成膜方法、および有機薄膜トランジスタの製造方法
WO2010061035A1 (en) * 2008-11-27 2010-06-03 Upm-Kymmene Corporation Embossing of electronic thin-film components
JP5739257B2 (ja) * 2010-08-05 2015-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN109860207B (zh) * 2019-02-27 2022-07-19 合肥鑫晟光电科技有限公司 一种阵列基板、其制作方法、显示面板及显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6517995B1 (en) * 1999-09-14 2003-02-11 Massachusetts Institute Of Technology Fabrication of finely featured devices by liquid embossing
GB0024294D0 (en) * 2000-10-04 2000-11-15 Univ Cambridge Tech Solid state embossing of polymer devices
GB0207134D0 (en) * 2002-03-27 2002-05-08 Cambridge Display Tech Ltd Method of preparation of organic optoelectronic and electronic devices and devices thereby obtained
US6946677B2 (en) * 2002-06-14 2005-09-20 Nokia Corporation Pre-patterned substrate for organic thin film transistor structures and circuits and related method for making same
JP4314557B2 (ja) * 2002-09-12 2009-08-19 セイコーエプソン株式会社 成膜方法、光学素子、半導体素子および電子機器、電気光学装置の製造方法、カラーフィルターの製造方法
JP4356309B2 (ja) * 2002-12-03 2009-11-04 セイコーエプソン株式会社 トランジスタ、集積回路、電気光学装置、電子機器
GB0229191D0 (en) * 2002-12-14 2003-01-22 Plastic Logic Ltd Embossing of polymer devices
JP2004241397A (ja) * 2003-01-23 2004-08-26 Dainippon Printing Co Ltd 薄膜トランジスタおよびその製造方法
FI20030919A (fi) * 2003-06-19 2004-12-20 Avantone Oy Menetelmä ja laitteisto elektronisen ohutkalvokomponentin valmistamiseksi sekä elektroninen ohutkalvokomponentti
GB0324189D0 (en) * 2003-10-16 2003-11-19 Univ Cambridge Tech Short-channel transistors

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103548115A (zh) * 2011-05-20 2014-01-29 住友商事株式会社 图案构造体的制造方法
WO2018149000A1 (zh) * 2017-02-20 2018-08-23 武汉华星光电技术有限公司 薄膜晶体管的制备方法、显示面板的制备方法

Also Published As

Publication number Publication date
EP1748502B1 (en) 2011-01-19
JP2007035981A (ja) 2007-02-08
JP4506605B2 (ja) 2010-07-21
US20090152540A1 (en) 2009-06-18
CN101577312A (zh) 2009-11-11
US7718465B2 (en) 2010-05-18
EP1748502A1 (en) 2007-01-31
TWI364841B (zh) 2012-05-21
CN101577312B (zh) 2011-09-28
TW200707744A (en) 2007-02-16
DE602006019670D1 (de) 2011-03-03
KR20070014971A (ko) 2007-02-01
US20070026554A1 (en) 2007-02-01

Similar Documents

Publication Publication Date Title
CN1905131A (zh) 半导体器件及其制造工艺
JP2004515928A (ja) 有機電界効果トランジスタ、ｏｆｅｔの構造化法および集積回路
KR19990078180A (ko) 미세 구조체 제조 방법 및 미세 구조체 제조용 주형
CN1883958A (zh) 制造软模的方法
WO2018090647A1 (zh) 显示基板的制备方法
TW201109191A (en) Production method of three dimensional pattern, workpiece with three demensional pattern, and production device of three dimensional pattern
US8413576B2 (en) Method of fabricating a structure
TW202004261A (zh) 光學結構與印刷微發光二極體之隨機陣列之自對準
US8048725B2 (en) Method of forming pattern and method of producing electronic element
CN1976790A (zh) 由非晶体氟树脂制成的模及其制造方法
KR101853327B1 (ko) 발광소자 패키지의 제조방법
JP2016110942A (ja) ナノ撥液構造を有する隔壁、その隔壁を用いた有機ｅｌ素子、およびそれらの製造方法
JP4083725B2 (ja) 薄膜トランジスタの製造方法及びその製造装置
JP4952915B2 (ja) インク層の転写方法および電子装置の製造方法
JP2011014829A (ja) パターン化膜およびその形成方法
KR20130090590A (ko) 기판 상에 기능성 조성물의 패턴을 형성하는 방법 및 그 방법에 의하여 형성된 기능성 패턴을 구비한 전자 장치
KR20100112444A (ko) 메탈 잉크를 이용한 회로 기판과, 이의 제조 방법
TWI316773B (en) Printed electonic device and transistor device and manufacturing method thereof
KR101431225B1 (ko) 잉크 전사를 통한 패턴 형성방법
Ra et al. Micro via and line patterning for PCB using imprint technique
KR20090080324A (ko) 프린팅 및 경화 시스템과 그 방법
CN117872673A (zh) 一种自加热纳米压印工艺
WO2013121773A1 (ja) 配線構造体およびその製造方法
CN118269470A (zh) 转印装置及制备方法、薄膜转印方法、发光器件及制备方法
KR100861463B1 (ko) 임프린트용 레진 양면 디스펜싱 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication