WO2009101862A1 - 有機半導体層の成膜方法、および有機薄膜トランジスタの製造方法 - Google Patents

有機半導体層の成膜方法、および有機薄膜トランジスタの製造方法 Download PDF

Info

Publication number
WO2009101862A1
WO2009101862A1 PCT/JP2009/051562 JP2009051562W WO2009101862A1 WO 2009101862 A1 WO2009101862 A1 WO 2009101862A1 JP 2009051562 W JP2009051562 W JP 2009051562W WO 2009101862 A1 WO2009101862 A1 WO 2009101862A1
Authority
WO
WIPO (PCT)
Prior art keywords
groove
semiconductor layer
droplet
substrate
organic
Prior art date
Application number
PCT/JP2009/051562
Other languages
English (en)
French (fr)
Inventor
Jun Yamada
Yuya Hirao
Original Assignee
Konica Minolta Holdings, Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Holdings, Inc. filed Critical Konica Minolta Holdings, Inc.
Priority to JP2009527643A priority Critical patent/JP4434312B2/ja
Priority to US12/866,839 priority patent/US8329504B2/en
Priority to EP09709807.3A priority patent/EP2244302B1/en
Publication of WO2009101862A1 publication Critical patent/WO2009101862A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate

Definitions

  • the present invention relates to a method for forming an organic semiconductor layer and a method for manufacturing an organic thin film transistor.
  • TFT thin film transistor
  • Non-Patent Document Since organic TFT elements can be manufactured by a low-temperature process, it is said that a light and hard-to-break resin substrate can be used, and that a flexible display using a resin film as a support can be realized (Non-Patent Document). See 2).
  • Such TFTs for driving the pixels of the display panel need to be formed in a matrix on the substrate at the same intervals as the pixel arrangement. For this reason, in the step of forming the TFT, the head in which the nozzles for injecting the semiconductor solution are arranged in a row is moved on the substrate, and the semiconductor solution is sequentially injected from the nozzles onto the substrate. The solvent is gradually evaporated from the semiconductor solution applied on the substrate, and crystals of the semiconductor material grow as the concentration of the semiconductor solution increases. In this way, a TFT semiconductor film is formed.
  • crystallization proceeds from the outer periphery of the droplet toward the center of the droplet, and there are a plurality of portions that are the starting points of crystallization. It is difficult to control a plurality of starting points, and since crystallization proceeds from a plurality of starting points, there are a plurality of crystal grain boundaries, and the formed semiconductor film is not in a state close to a single crystal but in an amorphous state or a microcrystal There were many parts of the assembly.
  • the molecules are not regularly arranged, so the carrier mobility is lower than that in the crystalline state.
  • the crystal is small, a large number of grain boundaries exist between the crystals, the number of carrier traps increases, and when a transistor is formed, there is a problem that hysteresis is increased.
  • the present invention has been made in view of the above problems, and a method for forming an organic semiconductor layer in which a large crystal semiconductor layer is formed on a substrate, and an organic thin film transistor for manufacturing an organic thin film transistor having excellent characteristics. It aims to provide a method.
  • a method for forming an organic semiconductor layer comprising: Preparing a substrate having grooves formed on the surface; On the substrate, attaching a droplet of an organic semiconductor solution in which an organic semiconductor material is dissolved or dispersed in a solvent; and And forming the organic semiconductor layer by drying the droplets, A method of forming an organic semiconductor layer, wherein the droplet is attached to a position where a part of the outer periphery of the droplet flows into the groove.
  • a large crystal organic semiconductor layer can be formed on a substrate by attaching the droplet to a position where a part of the outer periphery of the droplet flows into the groove. Moreover, the manufacturing method of the organic thin-film transistor which produces the thin-film transistor excellent in the characteristic on a board
  • substrate can be provided.
  • FIG. 5 is an explanatory diagram for explaining a state in which a part of the outer periphery of a droplet of a semiconductor solution flows into a groove 19. It is explanatory drawing explaining the relationship between the position which inject
  • channel 19. FIG. 2 It is explanatory drawing explaining the manufacturing method of the bottom gate bottom contact type organic TFT using the film-forming method of the organic-semiconductor layer of this embodiment.
  • 2 is an example of a micrograph of the semiconductor layer 10 formed in Example 1.
  • FIG. 2 is an example of a microphotograph of a semiconductor layer 10 having an evaluation of x formed in Comparative Example 1.
  • FIG. 1 is a perspective view schematically showing a configuration of a main part of a coating apparatus 90 according to an embodiment of the present invention
  • FIG. 2 is a schematic configuration of a main part of the coating apparatus 90 according to the embodiment of the present invention.
  • FIG. A coating apparatus 90 according to an embodiment of the present invention will be described with reference to FIGS. 1 and 2.
  • the coating apparatus 90 is an apparatus that applies a semiconductor solution to a predetermined position of the substrate 1 and forms the semiconductor layer 10 in a matrix.
  • the coating apparatus 90 includes a substrate table 20 on which the substrate 1 is placed, a head 80, a head driving unit 97, a nozzle driving unit 95, a control unit 93, and the like.
  • a groove 19 is provided on the surface of the substrate 1 on which the semiconductor solution is applied. The groove 19 will be described in detail later.
  • FIG. 1 In the lower left of FIG. 1, X, Y, and Z coordinate axes indicating a three-dimensional coordinate system are illustrated. 2 is a cross-sectional view of the coordinate system shown in FIG. 1 in the Y-axis direction.
  • the drawings will be described based on this coordinate system.
  • the nozzle 81 shown in FIG. 2 is connected to a storage tank (not shown) that stores the semiconductor solution, and is configured so that the semiconductor solution is supplied to the nozzle 81.
  • a plurality of nozzles 81 are arranged on the surface of the head 80 facing the substrate 1 at a predetermined interval in the X-axis direction.
  • Each nozzle 81 includes, for example, a piezoelectric element that is used in a known inkjet nozzle, and the control unit 93 can control the injection amount via the nozzle driving unit 95.
  • the head driving unit 97 sequentially moves the head 80 in the arrow B direction (Y-axis positive direction).
  • the nozzle driving unit 95 drives, for example, a piezoelectric element of each nozzle 81, and ejects a predetermined amount of the semiconductor solution droplet 50 a to a position where a part of the outer periphery of the semiconductor solution droplet 50 a flows into the groove 19. Thereby, a droplet of the semiconductor solution is deposited on the substrate.
  • the semiconductor solution is a liquid droplet 50 b immediately after being applied onto the substrate 1.
  • the solvent of the semiconductor solution is vaporized, a semiconductor crystal grows to become the semiconductor layer 10.
  • FIG. 3 is a perspective view of a cross section of the groove 19
  • FIG. 4 is an explanatory diagram for explaining a state in which a part of the outer periphery of the droplet of the semiconductor solution flows into the groove 19
  • FIG. 5 is a position where the droplet of the semiconductor solution is ejected. It is explanatory drawing explaining the relationship between and the groove
  • FIG. 3 (a) shows an example in which the cross section of the groove 19 is rectangular
  • FIG. 3 (b) shows an example in which the cross section of the groove 19 is V-shaped.
  • the shape of the cross section is not particularly limited, and may be a shape other than a rectangle or a V shape.
  • D is the depth of the groove 19 in the thickness direction (Z-axis direction) of the substrate 1
  • w is the width of the groove 19
  • L is the length.
  • FIG. 4A is a view of one of the droplets of the semiconductor solution 50b immediately after being applied on the substrate 1 described in FIG. 2, as viewed from the positive direction of the Z-axis.
  • 4B is an enlarged view of the portion indicated by A in FIG. 4A
  • FIG. 4C is a cross-sectional view of the groove 19 indicated by A in FIG. 4A.
  • reference numeral 50 c denotes the semiconductor solution that has flowed into the groove 19.
  • the semiconductor solution 50 c flowing into the groove 19 flows so as to spread along the groove 19.
  • the tip of the semiconductor solution 50c is shallow with respect to the depth d of the groove 19 as shown in FIG. Therefore, crystal precipitation starts from the tip portion.
  • the crystallization started from the portion A grows in the direction of the droplet 50b of the semiconductor solution in which the solvent is not volatilized (direction of arrow S), and a large crystal can be grown.
  • the groove 19 serves as a starting point for starting the crystallization of the semiconductor solution, a large crystal can be stably obtained.
  • FIGS. 5A and 5B show an example in which the groove 19 penetrates the region of the semiconductor solution droplet 50b.
  • FIGS. 5C and 5D show the region of the semiconductor solution droplet 50b. Is an example in which the grooves 19 partially intersect.
  • FIGS. 5E and 5F show examples in which the groove 19 does not intersect the region of the semiconductor solution droplet 50b at all.
  • the length L of the groove 19 and the relative positional relationship between the droplet 50b and the groove 19 are different.
  • the groove 19 becomes a starting point for starting the crystallization of the semiconductor solution, and a large crystal can be stably obtained.
  • the length of the portion of the groove 19 that does not intersect the droplet 50b is such that the tip portion of the semiconductor solution 50c that has flowed into the groove 19 is shallower than the depth d as shown in FIG. Therefore, it is desirable that the diameter is 10% or more of the diameter of the region of the droplet 50b.
  • the depth d is in the range of 5 nm to 50 nm and the width w is in the range of 450 nm to 1200 nm.
  • FIG. 6 is an explanatory diagram for explaining a manufacturing method of a bottom-gate / bottom-contact type organic TFT using a method for forming an organic semiconductor layer according to an embodiment of the present invention.
  • Step S1 Step for forming gate electrode and gate insulating layer
  • S2 Step for forming groove
  • S3 Step for forming source and drain electrodes
  • S4 Step of drying semiconductor solution to form a semiconductor layer
  • a manufacturing method in the case of forming a bottom-gate / bottom-contact TFT will be described in order with reference to FIG.
  • 6 (a) to 6 (e) are cross-sectional views of the channel portion of the TFT element.
  • Step of forming gate electrode and gate insulating layer After forming the gate electrode 2 on the substrate 1 as shown in FIGS. 6 (a) and 6 (b), the gate insulating layer is formed thereon. 7 is formed.
  • the material of the substrate 1 is not particularly limited.
  • glass polyimide, polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyethersulfone (PES), or the like can be used.
  • PET polyethylene terephthalate
  • PEN polyethylene naphthalate
  • PES polyethersulfone
  • the gate electrode 2 can be formed by patterning the substrate 1 on the surface of which a thin film made of an electrode material is formed by sputtering or vapor deposition using a photolithography method, various printing methods or droplets. A method of forming an electrode material thin film only at a desired portion using a coating method can be used.
  • the electrode material Au, Ag, Pb, Al, Cr, Pt, Cu, ITO or the like can be used when a thin film is formed by sputtering or vapor deposition.
  • metal nanoparticle ink in which metal nanoparticles such as Ag nanoparticles, Au nanoparticles, and AgPb nanoparticles are dispersed in a solvent
  • metal oxide in which metal oxides such as ITO nanoparticles are dispersed in a solvent
  • An organic material-dispersed ink in which an organic material such as nanoparticle ink or PEDOT / PSS is dispersed in a solvent can be used.
  • the gate insulating layer 7 is formed.
  • the formation method include spin coating, CVD, and sputtering.
  • inorganic oxides such as silicon oxide, aluminum oxide, tantalum oxide, and titanium oxide
  • inorganic nitrides such as silicon nitride and aluminum nitride
  • polyimide, polyamide, polyester, polyacrylate, photo-curing polymer of photo radical polymerization, photo cation polymerization, copolymer containing acrylonitrile component, organic compound such as polyvinyl phenol, polyvinyl alcohol, novolac resin, cyanoethyl pullulan Etc. can also be used.
  • Step of forming a trench A trench 19 is formed on the gate insulating layer 7 as shown in FIG.
  • the groove 19 a configuration in which a groove is physically formed on the surface of the gate insulating layer 7 can be adopted.
  • a physical groove forming method an EB drawing method, an embossing method, a scraper method, or the like may be used.
  • the groove may be formed by using a two-layer structure in which the lower layer is a lyophilic film and the upper layer is a lyophobic film, and a part of the lyophilic film is exposed in a groove shape.
  • FIG. 6C shows a groove 19 formed in a direction parallel to the longitudinal direction of the channel between the source electrode 9 and the drain electrode 8.
  • the groove 19 can surely penetrate the region of the semiconductor solution 50b, and can be used as a starting point for crystallization.
  • a source electrode 9 and a drain electrode 8 are formed on the substrate 1 as shown in FIG.
  • the source electrode 9 and the drain electrode 8 are formed using a photolithography method, various printing methods, and a droplet coating method in the same manner as the method for forming the gate electrode 2.
  • the same electrode material as that of the gate electrode 2 can be used as the electrode material of the source electrode 9 and the drain electrode 8.
  • any semiconductor material can be used as long as it is dissolved or dispersed in a solvent. This applies not only to organic polymer materials, but also to organic low-molecular materials provided with soluble side chains in order to increase solubility, and the semiconductor material may be a low-molecular material, a polymer material, or an oligomer.
  • an organic-inorganic hybrid material or an inorganic material can be applied as long as it is applied simultaneously with a solvent and the semiconductor layer is formed by drying the solvent. The same applies to a solution of a semiconductor precursor.
  • the solvent is not particularly limited, and is a solvent suitable for semiconductor materials from aromatic hydrocarbons, aliphatic hydrocarbons, alcohols, ketones, ethers, esters, halogenated hydrocarbons, phenols, and the like. Can be selected.
  • Step of drying semiconductor solution to form semiconductor layer The semiconductor solution flowing between the source electrode 9 and the drain electrode 8 is dried to form the semiconductor layer 10 as shown in FIG. To do.
  • the ejected droplets of the semiconductor solution flow into the groove 19 as shown in FIG. 4 (e), and the flowed tip becomes the starting point of crystallization. Therefore, a semiconductor crystal grows greatly, and a TFT element with good performance can be obtained.
  • Example 1 196 glass substrates of 50 mm ⁇ 60 mm with a Cr film formed on the surface of 125 nm were used, and an acrylic thin film (PC403) of 500 nm was formed on each Cr film.
  • PC403 acrylic thin film
  • Grooves 19 were respectively formed on the surface of the acrylic thin film on the 196 substrates 1 produced in this way under the combination conditions of 196 in which the conditions of depth d and width w were changed.
  • the cross-sectional shape of the groove 19 was a rectangular shape as shown in FIG.
  • the depth d of the groove 19 was changed from 3 nm to 60 nm, and the width w was changed from 400 nm to 1500 nm.
  • the length L of the groove 19 is 100 ⁇ m, and the head feed direction is set at 100 locations in the head scanning direction in accordance with the position where the semiconductor solution is ejected as shown in FIG. 80 grooves 19 were formed in the direction.
  • the semiconductor solution a solution in which 5% by mass of 6,13-bistriisopropylsilylethynylpentacene, a low molecular organic semiconductor material, was dissolved in tetralin having a boiling point of 207.4 ° C. was used.
  • the coating of the semiconductor solution was performed using a coating apparatus 90 configured as shown in FIG.
  • a head 80 a head manufactured by Konica Minolta IJ Co., Ltd., in which 512 nozzles 81 were arranged at a pitch of 70.5 ⁇ m, was used.
  • the head 80 was sent in the direction of arrow B in FIG. 1 at a pitch of 352.5 ⁇ m, and the semiconductor solution was ejected at 100 locations in the head scanning direction and 80 locations in the head feeding direction by one head scan.
  • the solution temperature was 45 ° C.
  • the substrate temperature was 40 ° C.
  • the semiconductor solution dropped onto the substrate 1 was dried at room temperature for 15 minutes, and the crystal state of the semiconductor layer 10 was observed using a polarizing microscope.
  • the groove 19 was not formed on the surface of the acrylic thin film on the substrate 1 thus manufactured.
  • the semiconductor solution was injected under the same conditions as in Example 1 for other conditions. After injecting the semiconductor solution, the semiconductor solution dropped onto the substrate 1 was dried at room temperature for 15 minutes, and the crystal state of the semiconductor layer 10 was observed using a polarizing microscope.
  • A Good crystallinity over a wide range of the semiconductor layer 10.
  • ⁇ Although the crystal size varies depending on the location, a large crystal portion can be confirmed in some areas.
  • FIG. 7 is an example of a micrograph of the semiconductor layer 10 formed in Example 1.
  • the portion 10a in the figure is the portion that flows into the groove 19, and it can be seen that a large crystal has grown from the groove 19 as a starting point.
  • Example 1 in which the groove 19 was formed under conditions other than the above range was evaluated as ⁇ or ⁇ , and although a crystal size varied, a large crystal could be obtained. From this result, it can be seen that in order to obtain a large crystal stably having good crystallinity, it is desirable that the groove has a depth d of 5 nm to 50 nm and a width w of 450 nm to 1200 nm.
  • Comparative Example 1 in the case where the groove 19 was not formed in the substrate 1 was evaluated as x, and a large crystal was not obtained.
  • FIG. 8 is an example of a photomicrograph of the semiconductor layer 10 evaluated as x formed in Comparative Example 1. It can be seen that no large crystal portion is seen in the semiconductor layer 10 of FIG.
  • Example 2 a 90 mm ⁇ 120 mm glass substrate having a Cr film formed on its surface with a thickness of 125 nm was used as the substrate 1.
  • Example 2 a total of 243960 bottom-gate / bottom-contact TFTs were fabricated on the substrate 1.
  • a bottom gate bottom contact type TFT was manufactured by the steps S1 to S5 described with reference to FIG. 6 using the coating apparatus 90 described with reference to FIG.
  • the channel width is 80 ⁇ m and the channel length is 10 ⁇ m.
  • the channel width is 80 ⁇ m and the channel length is 10 ⁇ m.
  • 512 nozzles 81 are arranged in the head 80.
  • the head 80 is driven in the arrow B direction by a head driving unit 97 at a pitch of 140 ⁇ m.
  • Step of forming gate electrode and gate insulating layer After applying a photosensitive resist on the substrate 1 on which the conductive thin film is formed, it is exposed and developed through a photomask having a pattern of the gate electrode 2 Thus, a resist layer having the shape of the gate electrode 2 was formed. After the etching, the resist layer was removed, and the gate electrode 2 was formed.
  • SiO 2 is formed by sputtering or CVD to form an insulating film.
  • a photosensitive acrylate material was applied to a thickness of 100 nm using a spin coating method, and then patterned using a photolithography method to form a gate insulating layer 7 having a two-layer structure using SiO 2 and the photosensitive acrylate material.
  • S3 Step of forming source and drain electrodes A source electrode 9 and a drain electrode 8 having a thickness of 50 ⁇ m made of Au were formed by photolithography.
  • Step of injecting semiconductor solution The head 80 was sequentially moved in the direction of arrow B at a pitch of 140 .mu.m, and droplets 50a of the semiconductor solution were ejected from the nozzle 81.
  • the semiconductor solution a solution in which 5 mass% of 6,13-bistriethylsilylethynylpentacene was dissolved in tetrahydronaphthalene was used.
  • Step of drying the semiconductor solution to form the semiconductor layer The semiconductor solution flowing between the source electrode 9 and the drain electrode 8 is dried to form the semiconductor layer 10 as shown in FIG. Formed.
  • Example 2 This comparative example was performed in order to confirm the effect of the groove 19 formed in step S2 performed in Example 2. The difference from Example 2 is that the TFT was fabricated without performing the step of forming the groove in step S2. Other than that, a bottom-gate bottom-contact TFT was fabricated under the same conditions as in Example 2.
  • the TFT element was energized and the mobility was measured.
  • the average value of the mobility of the TFT element manufactured in Example 2 was 0.3 cm 2 / Vs, and the On / Off current ratio was 7 digits.
  • the average value of the mobility of the TFT element produced in Comparative Example 2 was 0.08 cm 2 / Vs, and the On / Off current ratio was 6 digits.
  • the TFT element manufactured by providing the groove 19 in Example 2 has a high mobility and On / Off current ratio and excellent characteristics as compared with the TFT without the groove 19 manufactured in Comparative Example 2. It was confirmed that it could be produced.
  • a method for forming an organic semiconductor layer for forming a large crystal semiconductor layer on a substrate and a method for manufacturing an organic thin film transistor for producing an organic thin film transistor having excellent characteristics can be provided.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

　有機半導体層の成膜方法であって、表面に溝が形成された基板を準備する工程と、基板の上に、有機半導体材料を溶媒に溶解または分散した有機半導体溶液の液滴を付着させる工程と、液滴を乾燥させて有機半導体層を形成する工程とを備え、液滴の外周の一部が溝に流れ込む位置に液滴が付着されることを特徴とする有機半導体層の成膜方法。

Description

有機半導体層の成膜方法、および有機薄膜トランジスタの製造方法
　本発明は、有機半導体層の成膜方法、および有機薄膜トランジスタの製造方法に関する。
　近年、従来のシリコンを材料とした薄膜トランジスタ（以下ＴＦＴと記す）素子のデメリットを補う技術として、有機半導体材料を用いた有機ＴＦＴ素子の研究開発が盛んに進められている（特許文献１、非特許文献１等参照）。
　有機ＴＦＴ素子は低温プロセスで製造可能であるため、軽く、割れにくい樹脂基板を用いることができ、さらに、樹脂フィルムを支持体として用いたフレキシブルなディスプレイが実現できると言われている（非特許文献２等参照）。
　また、近年、画素駆動素子として、製造コスト削減，生産性向上を目的に、大気圧下でインクジェット法等に代表される塗布装置を用いてＴＦＴを作製する方法が多く提案されている。例えば、表示装置に用いる液晶パネルや有機ＥＬ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ）パネルのＴＦＴを形成する工程で、塗布装置を用いて半導体材料を溶解または分散した半導体溶液の液滴を射出し、基板の上に順次半導体溶液を塗布し半導体膜を形成する技術が開示されている（特許文献２参照）。
　このような表示パネルの画素を駆動するＴＦＴは、画素の配列と同じ間隔で基板上にマトリクス状に形成する必要がある。そのため、ＴＦＴを形成する工程では、半導体溶液を射出するノズルを一列に配設したヘッドを基板の上を移動させて順次ノズルから基板の上に半導体溶液を射出させている。基板の上に塗布した半導体溶液から溶媒は徐々に気化し、半導体溶液の濃度が高まるにつれて半導体材料の結晶が成長する。このようにして、ＴＦＴの半導体膜を形成している。
特開平１０－１９０００１号公報 特開２００７－２４３０８１号公報 Ａｄｖａｎｃｅｄ　Ｍａｔｅｒｉａｌ誌　２００２年　第２号　９９頁（レビュー） ＳＩＤ’０１　Ｄｉｇｅｓｔ　５７頁
　しかしながら、従来の結晶の作製方法では液滴の外周部から液滴中心方向へ結晶化が進み、結晶化の起点となる部分も複数存在していた。起点となる複数の部分を制御することは難しく、複数の起点から結晶化が進む為結晶粒界も複数存在し、成膜された半導体膜は単一結晶に近い状態ではなくアモルファス状態又は微結晶の集合体の部分が多くなってしまっていた。
　アモルファス状態では分子は規則正しく並んでいるわけではないので、結晶状態に比べてキャリア移動度は低くなってしまう。また、結晶が小さい場合は、結晶と結晶の間に粒界が多数存在することとなり、キャリアのトラップが増えてしまい、トランジスタとした場合にはヒステリシスが大きくなるなどの問題となる。
　本発明は、上記課題に鑑みてなされたものであって、大きな結晶の半導体層を基板の上に形成する有機半導体層の成膜方法、および特性の優れた有機薄膜トランジスタを作製する有機薄膜トランジスタの製造方法を提供することを目的とする。
　１．有機半導体層の成膜方法であって、
表面に溝が形成された基板を準備する工程と、
前記基板の上に、有機半導体材料を溶媒に溶解または分散した有機半導体溶液の液滴を付着させる工程と、
前記液滴を乾燥させて有機半導体層を形成する工程とを備え、
前記液滴の外周の一部が前記溝に流れ込む位置に前記液滴が付着されることを特徴とする有機半導体層の成膜方法。
　２．前記溝の形状は、前記基板の厚み方向に深さが５ｎｍ～５０ｎｍ、前記液滴を射出する面上の幅が４５０ｎｍ～１２００ｎｍであることを特徴とする請求の範囲１に記載の有機半導体層の成膜方法。
　３．ゲート電極、ゲート絶縁層、ソース電極、ドレイン電極及び半導体層を有する有機薄膜トランジスタの製造方法において、
請求の範囲１または２に記載の有機半導体層の成膜方法を用いて前記半導体層を形成することを特徴とする有機薄膜トランジスタの製造方法。
　本発明によれば、液滴の外周の一部が溝に流れ込む位置に液滴を付着させることによって大きな結晶の有機半導体層を基板の上に形成することができる。また、特性の優れた薄膜トランジスタを基板の上に作製する有機薄膜トランジスタの製造方法を提供できる。
本発明の実施形態に係る塗布装置９０の要部の構成を模式的に示した斜視図である。 本発明の実施形態に係る塗布装置９０の要部の構成を模式的に示した断面図である。 本実施形態の溝１９の断面の斜視図である。 溝１９に半導体溶液の液滴の外周の一部が流れ込んだ状態を説明する説明図である。 半導体溶液を射出する位置と溝１９との関係を説明する説明図である。 本実施形態の有機半導体層の成膜方法を用いたボトムゲートボトムコンタクト型有機ＴＦＴの製造方法を説明する説明図である。 実施例１で形成した半導体層１０の顕微鏡写真の一例である。 比較例１で形成した×の評価の半導体層１０の顕微鏡写真の一例である。
符号の説明
　１　基板
　２　ゲート電極
　７　ゲート絶縁層
　８　ドレイン電極
　９　ソース電極
　１０　半導体層
　１９　溝
　２０　基板台
　５０ａ、５０ｂ、５０ｃ　液滴
　８０　ヘッド
　８１　ノズル
　９０　塗布装置
　９３　制御部
　９５　ノズル駆動部
　９７　ヘッド駆動部
　以下、実施形態により本発明を詳しく説明するが、本発明はこれに限定されるものではない。
　図１は、本発明の実施形態に係る塗布装置９０の要部の構成を模式的に示した斜視図、図２は、本発明の実施形態に係る塗布装置９０の要部の構成を模式的に示した断面図である。図１、図２を用いて本発明の実施形態に係る塗布装置９０を説明する。
　塗布装置９０は、基板１の所定の位置に半導体溶液を塗布し、マトリクス状に半導体層１０を形成する装置である。塗布装置９０は、図１のように基板１を載置する基板台２０、ヘッド８０、ヘッド駆動部９７、ノズル駆動部９５、制御部９３などから構成される。図１、図２に示すように基板１の半導体溶液を塗布する面には溝１９が設けられている。溝１９については後に詳しく説明する。
　また、図１の左下に、３次元の座標系を示すＸ、Ｙ、Ｚの座標軸を図示している。図２は、図１に示す座標系のＹ軸方向の断面図である。以下、図面の説明はこの座標系に基づいて行う。
　図２に示すノズル８１は、半導体溶液を貯留する図示せぬ貯留タンクに接続されており、ノズル８１に半導体溶液が供給されるように構成されている。また、ノズル８１は、ヘッド８０の基板１と対向する面に、Ｘ軸方向に所定の間隔で複数配置されている。各ノズル８１は、公知のインクジェット方式のノズルで用いられている例えば圧電素子などを備え、制御部９３がノズル駆動部９５を介して射出量を制御できるようになっている。ヘッド駆動部９７は、ヘッド８０を矢印Ｂ方向（Ｙ軸正方向）に順次移動する。ノズル駆動部９５は、各ノズル８１の例えば圧電素子を駆動し、所定量の半導体溶液の液滴５０ａを溝１９に半導体溶液の液滴５０ａの外周の一部が流れ込む位置に射出する。これにより、半導体溶液の液滴が基板上に付着される。
　図２に示すように、半導体溶液は、基板１の上に塗布した直後は液体状の液滴５０ｂであり、半導体溶液の溶媒が気化すると半導体の結晶が成長して半導体層１０になる。
　次に、溝１９の形状と半導体溶液を射出する位置について図３、図４、図５を用いて説明する。
　図３は、溝１９の断面の斜視図、図４は溝１９に半導体溶液の液滴の外周の一部が流れ込んだ状態を説明する説明図、図５は半導体溶液の液滴を射出する位置と溝１９との関係を説明する説明図である。
　図３（ａ）は溝１９の断面が矩形の例であり、図３（ｂ）は溝１９の断面がＶ字形の例である。本発明においては断面の形状は特に限定されるものではなく、矩形、Ｖ字形以外の形状でも良い。
　ｄは溝１９の基板１の厚み方向（Ｚ軸方向）の深さ、ｗは溝１９の幅、Ｌは長さである。
　図４（ａ）は、図２で説明した基板１の上に塗布した直後の半導体溶液５０ｂの液滴の一つをＺ軸正方向から見た図である。図４（ｂ）は、図４（ａ）にＡで示す部分の拡大図、図４（ｃ）は、図４（ａ）にＡで示す部分の溝１９の断面図である。
　図４（ａ）のように、溝１９の上に半導体溶液の液滴５０ｂが滴下されると、図４（ｂ）、図４（ｃ）のように溝１９に半導体溶液の液滴５０ｂの外周の一部が流れ込んでいく。図中５０ｃは溝１９の中に流れ込んだ半導体溶液を示している。溝１９に流れ込んだ半導体溶液５０ｃは溝１９に沿って広がるように流れていく。
　半導体溶液５０ｃの先端部分は図４（ｃ）のように溝１９の深さｄに対して浅くなっており溶媒が気化しやすい。そのため、先端部分から結晶の析出が始まる。Ａの部分から始まった結晶化は、溶媒が揮発していない半導体溶液の液滴５０ｂの方向（矢印Ｓ方向）に成長していき、大きな結晶を成長させることができる。
　このように、溝１９が半導体溶液の結晶化を開始させる起点の役割を担うので安定して大きな結晶を得ることが出来る。
　次に、半導体溶液を射出する位置と溝１９との関係について説明する。図５（ａ）、図５（ｂ）は半導体溶液の液滴５０ｂの領域を溝１９が貫通している例、図５（ｃ）、図５（ｄ）は半導体溶液の液滴５０ｂの領域を溝１９が一部交差している例である。また、図５（ｅ）、図５（ｆ）は半導体溶液の液滴５０ｂの領域を溝１９が全く交差していない例である。
　図５（ａ）、図５（ｂ）、図５（ｃ）、図５（ｄ）の例は、溝１９の長さＬと液滴５０ｂと溝１９の相対的な位置関係がそれぞれ異なっているが、何れの場合でも溝１９は半導体溶液の結晶化を開始させる起点となり、安定して大きな結晶を得ることが出来る。このような場合、溝１９の液滴５０ｂと交差していない部分の長さは、図４（ｃ）のように溝１９に流れ込んだ半導体溶液５０ｃの先端部分が深さｄに対して浅くなるようにするために液滴５０ｂの領域の直径の１０％以上であることが望ましい。
　一方、図５（ｅ）、図５（ｆ）は半導体溶液の液滴５０ｂと溝１９とが交差していないので、このような効果を得ることはできない。半導体溶液を射出するときは、少なくとも図４（ｃ）のように溝１９に半導体溶液が流れ込む位置に射出する必要がある。
　溝１９の深さｄ、幅ｗの条件は、後に説明するように、深さｄは５ｎｍ～５０ｎｍ、幅ｗは４５０ｎｍ～１２００ｎｍの範囲であることが望ましい。
　図６は、本発明の実施形態に係る有機半導体層の成膜方法を用いたボトムゲートボトムコンタクト型有機ＴＦＴの製造方法を説明する説明図である。
　ボトムゲートボトムコンタクト型有機ＴＦＴを製造する製造方法として、次の工程Ｓ１～Ｓ５を説明する。
Ｓ１・・・・・ゲート電極とゲート絶縁層を形成する工程
Ｓ２・・・・・溝を形成する工程
Ｓ３・・・・・ソース電極とドレイン電極を形成する工程
Ｓ４・・・・・半導体溶液を射出する工程
Ｓ５・・・・・半導体溶液を乾燥させて半導体層を形成する工程
　図６を用いて、ボトムゲートボトムコンタクト型のＴＦＴを形成する場合の製造方法について順を追って説明する。
　図６（ａ）～図６（ｅ）はＴＦＴ素子のチャネル部分の断面図である。
　Ｓ１・・・・・ゲート電極とゲート絶縁層を形成する工程
　図６（ａ）及び図６（ｂ）のように、基板１の上にゲート電極２を形成した後、その上にゲート絶縁層７を形成する。
　本実施形態において、基板１は特に材料を限定されない。例えばガラスやポリイミド、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）などを用いることができる。
　ゲート電極２の形成方法としては、電極材料でできた薄膜をスパッタ法や蒸着法などで表面に形成した基板１を、フォトリソグラフィー法を用いてパターンニングする方法や、種々の印刷法や液滴塗布法を用いて所望部分のみに電極材料薄膜を形成する方法を用いることができる。
　電極材料としては、スパッタや蒸着で薄膜を形成する場合は、Ａｕ、Ａｇ、Ｐｂ、Ａｌ、Ｃｒ、Ｐｔ、Ｃｕ、ＩＴＯ等を用いることが出来る。液滴塗布法の場合は、Ａｇナノ粒子、Ａｕナノ粒子、ＡｇＰｂナノ粒子などの金属ナノ粒子を溶媒に分散した金属ナノ粒子インク、ＩＴＯナノ粒子などの金属酸化物を溶媒に分散した金属酸化物ナノ粒子インク、ＰＥＤＯＴ／ＰＳＳなどの有機材料を溶媒に分散した有機材料分散インクなどを用いることができる。
　次にゲート絶縁層７を形成する。その形成方法としては、スピンコート法や、ＣＶＤ法、スパッタ法などがある。ゲート絶縁層７の材料としては、酸化ケイ素、酸化アルミニウム、酸化タンタル、酸化チタン等の無機酸化物や、窒化ケイ素、窒化アルミニウム等の無機窒化物を用いることができる。あるいは、ポリイミド、ポリアミド、ポリエステル、ポリアクリレート、光ラジカル重合系、光カチオン重合系の光硬化性樹脂、アクリロニトリル成分を含有する共重合体、ポリビニルフェノール、ポリビニルアルコール、ノボラック樹脂、シアノエチルプルラン等の有機化合物なども用いることができる。
　Ｓ２・・・・・溝を形成する工程
　図６（ｂ）のようにゲート絶縁層７の上に溝１９を形成する。
　溝１９の構成としては、ゲート絶縁層７の表面上に物理的に溝を形成した構成を採用することができる。物理的な溝形成方法としては、ＥＢ描画法や型押し法、スクレーバ法などを用いればよい。また、下層を親液性膜、上層を撥液性膜の２層構成を用い、親液性膜の一部を溝状に露出させて溝を形成してもよい。さらに、親液性膜上に撥液性の単分子膜を表面処理し光照射などで単分子膜をパターニングして撥液／親液のパターンを設け、溝状の親液パターンを形成した構成であってもよい。図６（ｃ）ではソース電極９、ドレイン電極８の間のチャネル長手方向と平行な方向に形成された溝１９を示している。このように、チャネル長手方向と平行な方向にチャネル長手方向の長さより長い溝１９を設けると、半導体溶液５０ｂの領域を溝１９が確実に貫通させ、結晶化の起点にすることができる。
　Ｓ３・・・・・ソース電極とドレイン電極を形成する工程
　図６（ｃ）のように基板１の上にソース電極９、ドレイン電極８を形成する。
　ゲート絶縁層７を形成した基板を洗浄後、ゲート電極２の形成方法と同様にフォトリソグラフィー法や、種々の印刷法や液滴塗布法を用いてソース電極９、ドレイン電極８を形成する。ソース電極９、ドレイン電極８の電極材料はゲート電極２と同じ電極材料を用いることができる。
　Ｓ４・・・・・半導体溶液を射出する工程
　塗布装置９０を用いて、図６（ｄ）のように半導体材料を溶解または分散した半導体溶液の液滴５０ａをノズル８１から射出する。半導体溶液の液滴５０ａは、溝１９に半導体溶液の液滴５０ａの外周の一部が流れ込む位置に射出される。
　半導体材料は溶媒に溶解または分散させるものであれば、その材料については問わない。有機高分子材料はもちろんのこと、有機低分子材料に溶解性を上げるために可溶性の側鎖を設けたものについても同様であり、半導体材料は低分子材料でも高分子材料でもオリゴマーでも構わない。また、有機無機ハイブリッド材料でも、無機材料でも溶媒と同時に塗布し、溶媒を乾燥させることで半導体層を形成するものであれば適用することができる。また、半導体の前駆体の溶液についても同様に適用可能である。
　溶媒は特に限定されるものではなく、芳香族炭化水素類、脂肪族炭化水素類、アルコール類、ケトン類、エーテル類、エステル類、ハロゲン化炭化水素類、フェノール類などから半導体材料に適した溶媒を選択することができる。
　Ｓ５・・・・・半導体溶液を乾燥させて半導体層を形成する工程
　ソース電極９とドレイン電極８の間に流入した半導体溶液を乾燥させて、図６（ｅ）のように半導体層１０を形成する。射出した半導体溶液の液滴は図４（ｅ）のように溝１９に流れ込み、流れ込んだ先端部が結晶化の起点になる。したがって、半導体の結晶が大きく成長し、性能の良いＴＦＴ素子が得られる。
　実施形態のボトムゲートボトムコンタクト型有機ＴＦＴの製造方法の説明は以上である。
　なお、本実施形態ではボトムゲートボトムコンタクト型有機ＴＦＴを作製する例について説明したが、ボトムゲートトップコンタクト型有機ＴＦＴ、トップゲート型有機ＴＦＴなどにも本実施形態の有機半導体層の成膜方法を適用できる。
　以下、本発明の効果を確認するために行った実施例について説明するが、本発明はこれらに限定されるものではない。
　［実施例１］
　Ｃｒ膜を表面に１２５ｎｍ形成した５０ｍｍ×６０ｍｍのガラス基板を１９６枚用い、それぞれＣｒ膜の上にアクリル薄膜（ＰＣ４０３）を５００ｎｍ形成した。
　このようにして作製した１９６枚の基板１の上のアクリル薄膜の表面に、深さｄと幅ｗの条件を変えた１９６の組み合わせ条件でそれぞれ溝１９を形成した。溝１９の断面の形状は図３（ａ）のように矩形形状とした。溝１９の深さｄは、３ｎｍから６０ｎｍまで変え、幅ｗは、４００ｎｍから１５００ｎｍまで変えた。また、溝１９の長さＬは１００μｍとし、次に説明するノズル８１のピッチと送り間隔にあわせて図１のように半導体溶液を射出する位置にあわせてヘッドの走査方向に１００個所、ヘッド送り方向に８０個所溝１９を形成した。
　半導体溶液は、低分子有機半導体材料の６、１３－ビストリイソプロピルシリルエチニルペンタセンを沸点２０７．４℃のテトラリンに５質量％溶解した溶液を用いた。
　半導体溶液の塗布は、図１に示すような構成の塗布装置９０を用いた。ヘッド８０は、ノズル８１が７０．５μｍピッチで５１２個配設されているコニカミノルタＩＪ社製のヘッドを用いた。
　ヘッド８０を３５２．５μｍピッチで図１の矢印Ｂ方向に送り、１回のヘッドスキャンでヘッドの走査方向に１００個所、ヘッド送り方向に８０個所、半導体溶液を射出した。その際の溶液温度は４５℃、基板温度は４０℃とした。半導体溶液を射出後、基板１に滴下された半導体溶液を室温で１５分間乾燥させ、偏光顕微鏡を用いて半導体層１０の結晶状態を観察した。
　［比較例１］
　Ｃｒ膜を表面に１２５ｎｍ形成した５０ｍｍ×６０ｍｍのガラス基板を用い、それぞれＣｒ膜の上にアクリル薄膜（ＰＣ４０３）を５００ｎｍ形成した。
　このようにして作製した基板１の上のアクリル薄膜の表面には、溝１９を形成しなかった。
　そのほかの条件は実施例１と同じ条件で半導体溶液を射出した。半導体溶液を射出後、基板１に滴下された半導体溶液を室温で１５分間乾燥させ、偏光顕微鏡を用いて半導体層１０の結晶状態を観察した。
　［実験結果］
　本実験では基板１上に形成した８０００個の半導体層１０それぞれについて、偏光顕微鏡を用いて半導体層１０の結晶状態を観察し、以下の基準で◎、○、△、×の４段階の評価を行った。
　◎：半導体層１０の広範囲において結晶性が良好である。
　○：大半の結晶性は良好であるが、結晶化されていない部分が確認できる。
　△：場所により結晶のサイズにばらつきがあるものの、一部では大きな結晶部分が確認できる。
　×：大きな結晶は観察されない。
　評価結果を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　表１からわかるように、深さｄが５ｎｍ～５０ｎｍ、幅ｗが４５０ｎｍ～１２００ｎｍの範囲の実施例１の評価結果はすべて◎であり、結晶性が良好で大きな結晶が得られることがわかった。図７は、実施例１で形成した半導体層１０の顕微鏡写真の一例である。図中１０ａの部分は溝１９に流れ込んだ部分であり、溝１９を起点に大きな結晶が成長していることがわかる。
　一方、上記範囲以外の条件で溝１９を形成した実施例１は、○または△の評価であり、結晶のサイズにばらつきが生じているものの、一応大きな結晶を得ることができた。この結果から、安定して結晶性が良好で大きな結晶が得るためには、溝の形状を、深さｄが５ｎｍ～５０ｎｍ、幅ｗが４５０ｎｍ～１２００ｎｍの範囲とすることが望ましいことがわかる。
　一方、基板１に溝１９を形成しなかった場合の比較例１は、×の評価であり大きな結晶は得られなかった。図８は、比較例１で形成した×の評価の半導体層１０の顕微鏡写真の一例である。図８の半導体層１０には大きな結晶部分が見られないことがわかる。
　次に説明する実施例２と比較例２では、Ｃｒ膜を表面に１２５ｎｍ形成した９０ｍｍ×１２０ｍｍのガラス基板を基板１として用いた。実施例２では、基板１上に４２８×５７０の計２４３９６０個のボトムゲートボトムコンタクト型ＴＦＴを作製した。
　［実施例２］
　本実施例では、図１で説明した塗布装置９０を用いて、図６で説明したＳ１～Ｓ５の工程でボトムゲートボトムコンタクト型ＴＦＴを作製した。本実施例で形成した溝１９の断面の形状は図３（ａ）のように矩形形状であり、各部の寸法は、ｄ＝３０ｎｍ、ｗ＝８００ｎｍ、Ｌ＝１００μｍである。また、チャネル幅は８０μｍ、チャネル長は１０μｍである。また、チャネル幅は８０μｍ、チャネル長は１０μｍである。ヘッド８０には５１２個のノズル８１が配置されている。ヘッド８０はヘッド駆動部９７により１４０μｍピッチで矢印Ｂ方向に駆動される。
　以降の工程は、図６と同じ工程の番号を付して順に説明し、共通する点は説明を省略する。
　Ｓ１・・・・・ゲート電極とゲート絶縁層を形成する工程
　導電性薄膜が形成された基板１上に感光性レジストを塗布後、ゲート電極２のパターンを有するフォトマスクを介して露光、現像して、ゲート電極２の形状のレジスト層を形成した。エッチング後レジスト層を除去し、ゲート電極２を形成した。
　次に、ＳｉＯ２をスパッタ法又はＣＶＤ法にて成膜し絶縁膜を形成する。その後感光性アクリレート材料をスピンコート法を用いて１００ｎｍ塗布した後、フォトリソグラフィー法を用いてパターニングを行ってＳｉＯ２と感光性アクリレート材料を用いた２層構成のゲート絶縁層７を形成した。
　Ｓ２・・・・・溝を形成する工程
　ＥＢ描画法を用いてｄ＝３０ｎｍ、ｗ＝８００ｎｍ、Ｌ＝１００μｍの溝１９を図６（ｂ）のようにチャネル領域に、チャネル長手方向と平行な方向に設けた。
　Ｓ３・・・・・ソース電極とドレイン電極を形成する工程
　フォトリソグラフィー法を用いてＡｕを材料とした厚み５０μｍのソース電極９、ドレイン電極８を形成した。
　Ｓ４・・・・・半導体溶液を射出する工程
　ヘッド８０を順次１４０μｍピッチで矢印Ｂ方向に移動させて半導体溶液の液滴５０ａをノズル８１から射出した。半導体溶液は、テトラヒドロナフタレンに６、１３－ビストリエチルシリルエチニルペンタセンを５質量％溶解した溶液を用いた。
　Ｓ５・・・・・半導体溶液を乾燥させて半導体層を形成する工程
　ソース電極９とドレイン電極８との間に流入した半導体溶液を乾燥させて、図６（ｅ）のように半導体層１０を形成した。
　［比較例２］
　本比較例は、実施例２で行った工程Ｓ２で形成した溝１９の効果を確認するために行った。実施例２との違いは、工程Ｓ２の溝を形成する工程を行わずにＴＦＴを作製した点である。それ以外は実施例２と同じ条件でボトムゲートボトムコンタクト型ＴＦＴを作製した。
　〔実験結果〕
　本実験では基板１上のＴＦＴ素子２４３９６０個のうち、１０００個のＴＦＴ素子をランダムに選び、それぞれについて評価した。
　ＴＦＴ素子に通電し移動度を測定した。実施例２で作製したＴＦＴ素子の移動度の平均値は０．３ｃｍ２／Ｖｓ、Ｏｎ／Ｏｆｆ電流比は７桁の値を示した。一方、比較例２で作製したＴＦＴ素子の移動度の平均値は０．０８ｃｍ２／Ｖｓ、Ｏｎ／Ｏｆｆ電流比は６桁の値を示した。このように、実施例２で溝１９を設けて作製したＴＦＴ素子は、比較例２で作製した溝１９の無いＴＦＴと比べて移動度とＯｎ／Ｏｆｆ電流比が高く優れた特性のＴＦＴ素子を作製できることが確認できた。
　なお、本明細書ではボトムゲートボトムコンタクト型有機ＴＦＴを作製する例について説明したが、本発明の適用はボトムゲートボトムコンタクト型有機ＴＦＴ素子の製造に限定されるものではなく、ボトムゲートトップコンタクト型有機ＴＦＴ、トップゲート型有機ＴＦＴなどの製造にも適用できる。
　以上、このように、本発明によれば、大きな結晶の半導体層を基板の上に形成する有機半導体層の成膜方法、および特性の優れた有機薄膜トランジスタを作製する有機薄膜トランジスタの製造方法を提供できる。

Claims (3)

  1. 有機半導体層の成膜方法であって、
    表面に溝が形成された基板を準備する工程と、
    前記基板の上に、有機半導体材料を溶媒に溶解または分散した有機半導体溶液の液滴を付着させる工程と、
    前記液滴を乾燥させて有機半導体層を形成する工程とを備え、
    前記液滴の外周の一部が前記溝に流れ込む位置に前記液滴が付着されることを特徴とする有機半導体層の成膜方法。
  2. 前記溝の形状は、前記基板の厚み方向に深さが５ｎｍ～５０ｎｍ、前記液滴を射出する面上の幅が４５０ｎｍ～１２００ｎｍであることを特徴とする請求の範囲第１項に記載の有機半導体層の成膜方法。
  3. ゲート電極、ゲート絶縁層、ソース電極、ドレイン電極及び半導体層を有する有機薄膜トランジスタの製造方法において、
    請求の範囲第１項または第２項に記載の有機半導体層の成膜方法を用いて前記半導体層を形成することを特徴とする有機薄膜トランジスタの製造方法。
PCT/JP2009/051562 2008-02-12 2009-01-30 有機半導体層の成膜方法、および有機薄膜トランジスタの製造方法 WO2009101862A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009527643A JP4434312B2 (ja) 2008-02-12 2009-01-30 有機半導体層の成膜方法、および有機薄膜トランジスタの製造方法
US12/866,839 US8329504B2 (en) 2008-02-12 2009-01-30 Method of forming organic semiconductor layer and method of manufacturing organic thin film transistor
EP09709807.3A EP2244302B1 (en) 2008-02-12 2009-01-30 Method for forming an organic semiconductor layer and method for manufacturing an organic thin film transistor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008030214 2008-02-12
JP2008-030214 2008-02-12

Publications (1)

Publication Number Publication Date
WO2009101862A1 true WO2009101862A1 (ja) 2009-08-20

Family

ID=40956891

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/051562 WO2009101862A1 (ja) 2008-02-12 2009-01-30 有機半導体層の成膜方法、および有機薄膜トランジスタの製造方法

Country Status (4)

Country Link
US (1) US8329504B2 (ja)
EP (1) EP2244302B1 (ja)
JP (1) JP4434312B2 (ja)
WO (1) WO2009101862A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8329504B2 (en) 2008-02-12 2012-12-11 Konica Minolta Holdings, Inc. Method of forming organic semiconductor layer and method of manufacturing organic thin film transistor

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100075100A (ko) * 2008-12-24 2010-07-02 서울대학교산학협력단 잉크젯 프린팅 방법을 이용한 유기 전계효과 트랜지스터의 활성 채널층 형성방법 및 이를 이용한 유기 전계효과 트랜지스터
US8921152B2 (en) * 2009-10-02 2014-12-30 Osaka University Method for manufacturing organic semiconductor film, and organic semiconductor film array
RU2012156386A (ru) * 2010-05-27 2014-07-10 Мерк Патент Гмбх Состав и способ получения органических электронных устройств
CN106328812B (zh) * 2015-07-06 2019-10-18 元太科技工业股份有限公司 有源元件及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10190001A (ja) 1996-12-20 1998-07-21 Lucent Technol Inc 有機薄膜トランジスタの製造方法
JP2004172479A (ja) * 2002-11-21 2004-06-17 Seiko Epson Corp 半導体薄膜の製造方法、半導体装置の製造方法、半導体装置、集積回路、電子光学装置及び電子機器
JP2004517737A (ja) * 2000-10-04 2004-06-17 ケンブリッジ ユニバーシティ テクニカル サービシズ リミティド ユニバーシティー オブ ケンブリッジ デパートメント オブ フィジクス ポリマーデバイスの固体エンボス加工
JP2005150328A (ja) * 2003-11-14 2005-06-09 Canon Inc 電界効果トランジスタ、および電界効果トランジスタの製造方法
JP2007515776A (ja) * 2003-05-20 2007-06-14 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体構成用の構造およびその製造方法
JP2007243081A (ja) 2006-03-13 2007-09-20 Hitachi Ltd 薄膜トランジスタ基板及び薄膜トランジスタ基板の生成方法
JP2007300116A (ja) * 2006-04-28 2007-11-15 Samsung Electronics Co Ltd 表示装置とその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6690029B1 (en) 2001-08-24 2004-02-10 University Of Kentucky Research Foundation Substituted pentacenes and electronic devices made with substituted pentacenes
GB0229191D0 (en) 2002-12-14 2003-01-22 Plastic Logic Ltd Embossing of polymer devices
FI20030919A (fi) 2003-06-19 2004-12-20 Avantone Oy Menetelmä ja laitteisto elektronisen ohutkalvokomponentin valmistamiseksi sekä elektroninen ohutkalvokomponentti
DE602005025074D1 (de) * 2004-12-08 2011-01-13 Samsung Mobile Display Co Ltd Methode zur Herstellung einer Leiterstruktur eines Dünnfilmtransistors
JP4506605B2 (ja) * 2005-07-28 2010-07-21 ソニー株式会社 半導体装置の製造方法
US8329504B2 (en) 2008-02-12 2012-12-11 Konica Minolta Holdings, Inc. Method of forming organic semiconductor layer and method of manufacturing organic thin film transistor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10190001A (ja) 1996-12-20 1998-07-21 Lucent Technol Inc 有機薄膜トランジスタの製造方法
JP2004517737A (ja) * 2000-10-04 2004-06-17 ケンブリッジ ユニバーシティ テクニカル サービシズ リミティド ユニバーシティー オブ ケンブリッジ デパートメント オブ フィジクス ポリマーデバイスの固体エンボス加工
JP2004172479A (ja) * 2002-11-21 2004-06-17 Seiko Epson Corp 半導体薄膜の製造方法、半導体装置の製造方法、半導体装置、集積回路、電子光学装置及び電子機器
JP2007515776A (ja) * 2003-05-20 2007-06-14 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体構成用の構造およびその製造方法
JP2005150328A (ja) * 2003-11-14 2005-06-09 Canon Inc 電界効果トランジスタ、および電界効果トランジスタの製造方法
JP2007243081A (ja) 2006-03-13 2007-09-20 Hitachi Ltd 薄膜トランジスタ基板及び薄膜トランジスタ基板の生成方法
JP2007300116A (ja) * 2006-04-28 2007-11-15 Samsung Electronics Co Ltd 表示装置とその製造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
ADVANCED MATERIAL, 2002, pages 99
See also references of EP2244302A4
SID '01 DIGEST, pages 57

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8329504B2 (en) 2008-02-12 2012-12-11 Konica Minolta Holdings, Inc. Method of forming organic semiconductor layer and method of manufacturing organic thin film transistor

Also Published As

Publication number Publication date
US8329504B2 (en) 2012-12-11
US20100323473A1 (en) 2010-12-23
JP4434312B2 (ja) 2010-03-17
EP2244302A1 (en) 2010-10-27
EP2244302A4 (en) 2011-06-29
JPWO2009101862A1 (ja) 2011-06-09
EP2244302B1 (en) 2016-05-18

Similar Documents

Publication Publication Date Title
JP4996846B2 (ja) 電界効果トランジスタ及びその製造方法
KR101296503B1 (ko) 전계 효과 트랜지스터 및 그 제조 방법
US7807496B2 (en) Field effect transistor and its manufacturing method
JP4434312B2 (ja) 有機半導体層の成膜方法、および有機薄膜トランジスタの製造方法
JP4547038B2 (ja) 有機ｅｌディスプレイパネル及びその製造方法
US20080036698A1 (en) Display
US20050212841A1 (en) Patterned substrate, and method and apparatus for manufacturing the same
TW200808110A (en) Method for forming film pattern, method for manufacturing active matrix substrate, device, electro-optical device and electronic apparatus
TW200933560A (en) Active matrix substrate and electronic display device
US8226450B2 (en) Method of manufacturing display device, display device therefrom and manufacturing apparatus therefor
JP2008108570A (ja) 表示装置用基板の製造方法、表示装置の製造方法、及び、吐出装置
JP5868757B2 (ja) 薄膜トランジスタとその製造方法及び表示装置
TW200532958A (en) Electroluminescent display panel
JP5095650B2 (ja) 膜パターンとその膜パターン形成方法、及び導電膜配線、並びに電気光学装置
KR100841284B1 (ko) 금속 배선 형성 방법 및 액티브 매트릭스 기판의 제조 방법
EP1936711B1 (en) Method of forming a transistor
JP2009182090A (ja) 塗布装置、および薄膜トランジスタの製造方法
US11110730B2 (en) Inkjet printer apparatus and method of driving the same
JP2015005618A (ja) 有機半導体膜の製造方法、有機半導体膜、薄膜トランジスタ、アクティブマトリクス装置、電気光学装置および電子機器
JP2011054877A (ja) 薄膜トランジスタの製造方法
CN100440437C (zh) 薄膜晶体管的制造方法、电光学装置和电子仪器
JP4103529B2 (ja) 薄膜形成方法、電子デバイスの形成方法
JP2009218327A (ja) 薄膜トランジスタの製造方法
JP5509629B2 (ja) 薄膜トランジスタアレイの製造方法、及び薄膜トランジスタアレイ
JP2016076570A (ja) 有機半導体薄膜の製造方法、有機半導体素子基板および有機半導体素子基板の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2009527643

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09709807

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12866839

Country of ref document: US

Ref document number: 2009709807

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE